JP4595470B2

JP4595470B2 - チップ・オン・フィルム回路基板及びこのチップ・オン・フィルム回路基板を用いた画像表示装置

Info

Publication number: JP4595470B2
Application number: JP2004286352A
Authority: JP
Inventors: 高志谷口
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-09-30
Filing date: 2004-09-30
Publication date: 2010-12-08
Anticipated expiration: 2024-09-30
Also published as: JP2006100664A

Description

本発明は、ドライバＩＣを実装するフレキシブルプリント基板及びこのフレキシブルプリント基板を用いた画像表示装置に係り、特にチップ・オン・フィルム（Chip On Film、以下「ＣＯＦ」という。）タイプのドライバＩＣからの入出力配線パターンを有する画像表示装置用のＣＯＦ回路基板及びこのＣＯＦ回路基板を用いた画像表示装置に関する。

液晶表示装置、プラズマ表示装置等の画像表示装置においては、画像を表示するために解像度に応じた行の電極と列の電極に映像データ信号や走査信号を与える必要があるため、画像表示パネルの電極と駆動回路のドライバＩＣの出力を接続しなければならない。このような画像表示装置においては、通常の半導体パッケージからなるドライバＩＣでは、ピン数、ピッチ、厚さなどが大きすぎて不適当であるため、絶縁フィルム上に電極、配線パターンを形成したフレキシブルプリント基板を用いて半導体チップを実装した特殊なパッケージが用いられている。この種のパッケージとしては、ＴＣＰ（Tape Carrier Package）とＣＯＦがある。

ＴＣＰは、フレキシブルプリント基板の基材である絶縁フィルムが半導体チップ搭載領域に開口を有し、この開口内に片持ち梁状に突き出した配線パターンの先端部に半導体チップがフェースダウンボンディングで一括接続され、樹脂封止されている。これに対して、ＣＯＦは絶縁フィルムを基材とするＣＯＦ回路基板が開口を持たず、半導体チップがＣＯＦ回路基板の表面に形成された配線パターンに接合され、樹脂封止されている。

液晶表示装置、プラズマ表示装置等の画像表示装置においては、画像表示パネルの周辺部にこのようなＴＣＰあるいはＣＯＦで実装されている駆動用の半導体チップが接続され、画像表示パネルと外付けの制御回路が設けられたプリント基板の間を接続している。近年、画像表示パネルは表示領域の大型化が進んでおり、画像表示パネルの高細精度化、配線のファインピッチ化の必要性が生じており、ＬＳＩの接合部分に開口が不要なため配線の微細化、ファインピッチ化に優れていること等の理由からＣＯＦが多く採用されるようになってきている。

図８は、下記特許文献１に記載されたＣＯＦタイプの回路基板を示している。このＣＯＦ回路基板２０は、多数の半導体チップ１６を搭載する領域２１とそれに対応する数の配線パターンを備えているフレキシブル配線基板を用いて構成される。このＣＯＦ回路基板２０は、自由に折り曲げることが可能な柔軟性の高い薄膜のポリイミド系絶縁テープ（フィルム）１１を基材とし、この絶縁フィルムの表面に所定の厚さの銅箔パターンが形成されている。銅箔パターンの表面には錫めっき又は金めっきが施されている。銅箔パターンは、インナーリード１２及びアウターリード１３及びダミーリード１８からなる配線パターン１４となっている。

配線パターン１４上には、搭載される半導体チップ１６の対応する電極に電気的に接続される部分、つまりインナーリード１２の先端部１２ａと外部の端子に接続されるアウターリード１３とを除いて、ソルダーレジスト１５が塗布され、これにより絶縁状態が確保されている。このソルダーレジスト１５は、絶縁テープ１１の半導体チップ搭載領域２１に対応する箇所に開口１６ａを有し、この開口１６ａからインナーリード１２の先端部１２ａを含む絶縁フィルム１１部分が露出している。

ダミーリード１８は、半導体チップ１６に接続されないリードで、ソルダーレジスト１５の開口１６ａの縁付近において、その箇所でのインナーリード１２を間接的に補強するために、比較的広い間隔で隣り合う２つのインナーリード１２の間に１〜２本あるいはそれ以上設けられている。ダミーリード１８が存在することにより、その箇所に加わる応力をインナーリード１２とダミーリード１８で分担して受けることによりインナーリード１本当たりが受ける応力を小さくして、実質的に機械的強度を高めるものである。

このように構成された回路基板２０は、その上に半導体チップ１６が搭載された後に、図８の枠線２２に沿って、個々のフレキシブル配線基板が打ち抜かれる。
特許第３５３６０２３号公報（図１、段落〔０００８〕〜〔００１２〕、〔００２６〕〜〔００３２〕）

ところで、このようにして打ち抜かれたフレキシブル配線基板１０Ａは、前述のように、インナーリード１２を覆うソルダーレジスト１５の開口の縁付近に半導体チップ１６とは電気的に接続されないダミーリード１８を備えている。

しかし、一般に行われているように、各インナーリードにつきそれぞれ対応するダミーリード（以下、「ダミーパターン」という。）を設けるのでは、ダミーパターン自体の幅及びダミーパターンとインナーリードとの間の幅により、ドライバＩＣの配線パターンのためにドライバＩＣのサイズを大きくすることとなる。このため、ドライバＩＣのチップサイズ拡大に伴うコストの増加が問題となっていた。

また、ドライバＩＣのサイズを拡大させずに維持しようとすると、ダミーパターンの分だけリード線の間隔と幅が狭くなり、リード線の電気抵抗（インピーダンス）が大きくなる。このためリード線にノイズが発生しやすくなることから、電磁妨害（ＥＭＩ）対策が問題となっており、特に、高密度実装で配線の高精細化及び多数化傾向にある今日では、これらの問題が顕著になっている。

さらに、ＣＯＦ回路基板に搭載されたドライバＩＣと外部に接続されるプリント配線板の間の距離が近すぎると、ドライバＩＣの出力パターンがレイアウトを妨害することによりドライバＩＣの入力配線パターンを太くすることができず、そうするとまたドライバＩＣの入力配線パターンのリード一本当たりが受ける外部応力が大きくなり、接続の機械的強度が弱くなり断線の恐れも生ずる。

しかし一方、ドライバＩＣとＣＯＦ回路基板の外部に接続されるプリント配線板の間はノイズ輻射が多いことから、その距離をできるだけ短くするように配慮する必要がある。また、ドライバＩＣとプリント配線板の間の配線パターンにおけるリード線の線幅が狭いと電気信号が弱いものとなってしまう。

本発明は、上述のような従来技術が抱える課題を解決するためになされたものであって、本発明の目的は、ドライバＩＣを小型化してコストを削減し、かつノイズを抑え電磁妨害（ＥＭＩ）対策に有利な配線パターンを有するＣＯＦ回路基板及びこのＣＯＦ回路基板を用いた液晶表示装置を提供することにある。

上記目的を達成するために、請求項１に記載の画像表示装置用のＣＯＦ回路は、絶縁フィルム上に設けた配線パターンにドライバＩＣを実装する画像表示装置用のチップ・オン・フィルム回路基板において、前記配線パターンは、前記配線パターン間にダミーパターンを有せず、前記外部接続端子側から前記ドライバＩＣの入力端子に至るまでの間に複数の屈曲点が設けられており、前記屈曲点間においては均一の幅を有しており、前記屈曲点において段階的に縮幅されてドライバＩＣの入力端子幅に合致することを特徴とする。

さらに、請求項２の発明は、請求項１に記載の画像表示装置用のチップ・オン・フィルム回路基板を用い、前記チップ・オン・フィルム回路基板の出力端子部を画像表示パネルに、前記外部接続端子側を制御用プリント配線基板にそれぞれ接続して枠体に収容したことを特徴とする。

請求項１に記載の発明によれば、画像表示装置用のＣＯＦ回路基板の配線パターンは、配線パターン間にダミーパターンを設けないため、ドライバＩＣはダミーパターンの分だけ小さく形成することができ、以てドライバＩＣのダウンサイジング化が図れ、コストを削減することができる。

また、配線パターンが外部接続端子側からドライバＩＣの入力端子側に向かうに従って縮幅されているため、配線パターンの電気抵抗（インピーダンス）を全体にわたりドライバＩＣの入力端子と同幅にした場合と比すると小さくすることができ、ＥＭＩを軽減できる。同様に、外部接続端子側からドライバＩＣの入力端子側に向かうに従って縮幅してダミーパターンを削除したことに伴う配線パターン一本当たりが受ける外部応力の負担は、配線パターンが細い場合に比べて小さいものとなる。したがって、ダミーパターンを備えていなくても、機械的強度の維持は図られ、入力端子部への外部応力の集中による断線のおそれはなくなる。

請求項２に記載の発明によれば、ＣＯＦ回路基板の配線パターンは、外部接続端子側から前記ドライバＩＣの入力端子側に至るまでの間に屈曲点を設けて配線され、配線パターンは、屈曲点間においては均一の幅を有しており、その屈曲点において段階的に縮幅して最終的にドライバＩＣの入力端子幅に合致させていることから、ＣＯＦ回路基板の配線パターンが外部接続端子側の幅が太くても、また配線数が多数であっても、ドライバＩＣのダウンサイジング化が図れ、ドライバＩＣのコストを削減することができる。

また、配線パターンは、外部接続端子側からドライバＩＣの入力端子側に向けて、その配線パターンの屈曲点において段階的に縮幅されていることから、急激な配線パターンの縮幅によって電気抵抗（インピーダンス）が急増することによる電磁妨害（ＥＭＩ）の発生を低下させることができる。

また、前記屈曲点を複数箇所設けることにより、配線パターンの縮幅はより緩やかに行われインピーダンスの変化が急激でないので電磁妨害（ＥＭＩ）の発生を低下させることができる。

また、請求項３に記載の発明によれば、前記配線パターンは、前記外部接続端子側から前記ドライバＩＣの入力端子側に至るまでの間に滑らかかつ連続的に線幅を縮幅していることから、その配線パターンの屈曲点の角部において電磁波が滞留し電磁妨害（ＥＭＩ）が引き起こされるのを防止することができる。

請求項４に記載の発明によれば、前記配線パターンは、幅の太い部分を幅の狭い部分よりも長くなるように設定して、幅の太い部分が可能な限り長くなるようにしているため、配線パターンの電気抵抗（インピーダンス）を小さくすることができＥＭＩを軽減できる。

請求項５に記載の発明によれば、ＣＯＦ回路基板において、前記配線パターンは、ドライバＩＣの入力端子部とプリント配線板に接続される入力端子部との間が、ドライバＩＣの出力配線パターンがドライバＩＣの入力配線パターンと干渉を起こさずかつノイズレベルが悪化しない配置が可能な距離であるような所定距離離されているので、ドライバＩＣの出力配線パターンがドライバＩＣの入力配線パターンの配置を妨げることがなく、ノイズレベルの悪化を防ぐことができるため電磁妨害（ＥＭＩ）軽減も図ることができる。

請求項６に記載の発明によれば、液晶表示装置において、請求項１ないし請求項６に記載のＣＯＦ回路基板を使用することによって、安価で小型な電磁妨害（ＥＭＩ）を軽減したドライバＩＣ回路を提供することができるので、安価で低電圧、低消費電力の上、ノイズの少ない高表示品質の液晶表示装置を提供することができる。

以下、図面を参照して本発明の最良の実施形態を説明する。ただし、以下に示す実施形態は、本発明の技術思想を具体化するためのＣＯＦ回路基板及びこの基板を用いた液晶表示装置を例示するものであって、本発明をこのＣＯＦ回路基板及びこの基板を用いた液晶表示装置に特定することを意図するものではなく、特許請求の範囲に含まれるその他の実施形態のものにも等しく適応し得るものである。

図１は、本発明の1実施例に係るＣＯＦ回路基板の配線パターンを示す平面図である。

ＣＯＦ回路基板１０は、従来技術のものとほぼ同じ構成を有している。そこで、共通する部分は図８と同じ符合を付し、重複説明を避けて異なる構成を中心にして詳述する。

このＣＯＦ回路基板１０は、前述した従来例のように、幅約３５ｍｍのポリイミド系の絶縁フィルムを用いたフレキシブル回路基板上にドライバＩＣ１６を直接搭載して実装したものであり、実装方法は前述のフレキシブル配線基板１０Ａの方法と同じである。図１に示すように、制御回路等が実装されていて、このＣＯＦ回路基板１０に外付けされるプリント配線板１からの信号・電源・ＧＮＤラインなどの配線パターン１４（以下、総括して「入力配線パターン１４ａ」という）の配線パターン間にダミーリード１８が設けられていない構成が従来と異なる。また、入力配線パターン１４ａの線幅が従来のものよりも拡幅して形成されている構成を特徴とする。ちなみに、拡幅は、電源ラインの配線パターン幅が０．２３ｍｍから０．２５ｍｍに、ＲＳＤＳ端子の配線幅が０．０２５又は０．０７５ｍｍから０．１５ｍｍに拡大できた。なお、１４ｂはドライバＩＣ１６からの出力配線パターンである。

このＣＯＦ回路基板１０は、ダミーリード１８を設けないでかつ入力配線パターン１４ａの線幅を拡幅することができることから電磁妨害（ＥＭＩ）を改善できる。また入力配線パターン１４ａをダミーリード１８のない分狭ピッチ化させることにより、ドライバＩＣ１６の入力端子幅ｄ_１を縮幅させＩＣを小さくすることができる。したがって、ドライバＩＣ１６をダウンサイジング化でき、コストを削減することができる。また、入力配線パターン１４ａの幅を拡幅できることから、外部応力による負担を軽減し、ダミーリード１８を設けないことによる機械的強度減少に対する懸念も生じない。

図２は、プリント配線板１に接続されるＣＯＦ回路基板１０の入力端子側ＹからドライバＩＣ１６の入力端子側Ｚに向けて配線される入力配線パターン１４ａを示す拡大平面図である。

図２において、入力配線パターン１４ａは、ＣＯＦ回路基板１０の入力端子側ＹからドライバＩＣ１６の入力端子側Ｚに向けてクランク状に配線されている。配線パターンの線幅が変わる各屈曲点において、直角ではなくその角が落されて屈曲点ｅ_１〜ｅ_４により構成される２つの鈍角になっているのは、直角とするとその角部に電気エネルギーが集中しやすく、線幅の変化から電圧変動によるＥＭＩが発生しやすいためである。なお、本実施例において、屈曲点ｅ_１〜ｅ_４の角部は鈍角に形成されているが、アール加工等を施してその角を丸めることで、より特定箇所への電気エネルギーの集中を避けることができる。

また、図２の入力配線パターン１４ａは、屈曲点ｅ₁からｅ_４において段階的にその線幅が縮幅されている。これは、太い配線パターンから急激に配線を細くすると、急激に電気抵抗（インピーダンス）が変化することから、電磁妨害（ＥＭＩ）が発生しやすくなるからである。

図２の入力配線パターン１４ａは、最終的にドライバＩＣ１６の入力端子幅に合致させて縮幅しているから、ドライバＩＣ１６の入力端子幅ｄ_１の縮幅が図れ、ドライバＩＣ１６のダウンサイジング化を実現することができる。

上記の通り、入力配線パターン１４ａは、ＣＯＦ回路基板１０の入力端子側Ｙにおける線幅を太くし、ドライバＩＣ１６の入力端子側Ｚにおける線幅を細くしているが、かかる入力配線パターンにおいては線幅の太い部分を可能な限り長くし、細い部分をできるだけ短くすることが好ましい。

図４は、図２に示した入力配線パターン１４ａにおける線幅の太い部分を、細い部分に比較して長くした拡大平面図である。また、この構成によれば、信号・電源・ＧＮＤラインなどを構成する入力配線パターン１４ａの幅の太い部分が長いので、ＥＭＩを軽減することができる。

図６は、ドライバＩＣ１６の入力端子部とプリント配線板１に接続されるＣＯＦ回路基板１０の入力端子部との間が所定距離ｄ_２離されている状態を示す平面図である。この間の距離は、ノイズ輻射が多く発生するので、できるだけ短いことが好ましい。入力配線パターン１４ａはその線幅を拡幅し可能な限り太くすることが望ましい。

ところで、ドライバＩＣ１６の入力端子部側からは入力配線パターン１４ａだけでなく、ダウンサイジングのため出力パターン１４ｂが配線されており、両者の配線パターンに干渉を起こさぬような配置が必要である。

距離ｄ_３は入力配線パターン１４ａの最も外側の配線パターンの縦軸方向の距離を示す。距離ｄ_４はドライバＩＣ１６の入力端子側Ｚから引き出した出力配線パターン１４ｂがＣＯＦ回路基板１０の入力端子側Ｙに向かって縦軸方向に伸び、所定高さで折り返して逆側の縦軸方向に伸びる配線パターンの折り返し点までの距離を示す。そして、距離ｄ_２は、距離ｄ_３と距離ｄ_４の和よりも大きく、ｄ_２＞ｄ_３＋ｄ_４の不等式が成り立つ。

この構成において、ドライバＩＣ１６の入力端子部とプリント配線板１に接続されるＣＯＦ回路基板１０の入力端子部との間の所定距離ｄ_２は、ｄ_２の値が小さい場合（ｄ_２≦ｄ_３＋ｄ_４）、すなわち距離が狭い場合には、ドライバＩＣ１６からの出力パターン１４ｂが入力配線パターン１４ａの配線に抵触して妨害してしまう。特に、上述の通り入力配線パターン１４ａの線幅は太くする必要があることから、距離ｄ_３はなるべく距離をとる必要がある。

もっとも、ドライバＩＣ１６とプリント配線板１の間はノイズ輻射が多いため、距離ｄ_２の値が大きすぎる場合、すなわちドライバＩＣ１６をＣＯＦ回路基板１０の入力端子側Ｙから離しすぎると、ノイズレベルが悪化する。したがって、距離ｄ_２は、距離ｄ_３＋ｄ_４の値よりも大きいことが必要であるが、距離ｄ_３＋ｄ_４の値に近く、かつその値は入力配線パターン１４ａが細くならない程度に小さいものであることが望ましい。

図７は、上述のＣＯＦ回路基板１０を液晶表示装置３０に装着した状態を示し、図７（ａ）は斜視図、図７（ｂ）は液晶表示装置３０のソース側ドライバＩＣの一部分であるＦ部分の拡大図である。

液晶表示装置３０は、液晶表示パネル３１と、液晶表示パネルを収容する内枠３２と、この内枠３２の背面に配設される外部制御回路等を実装したプリント配線基板（図示省略）と、これらを一体に被う額縁（図示省略）とを備えている。

ＣＯＦ回路基板１０は、一端の接続部が液晶表示パネル３１に接続され、他端の接続部が外部制御回路等を実装したプリント配線基板に接続されている。組み立て時には、まず液晶表示パネル３１が内枠３２に収容される。次に液晶表示パネル３１に接続されたＣＯＦ回路基板１０は、内枠３２の外面に当接して屈曲させ、他端に接続されたプリント配線基板が内枠３２の背面に配設される。

液晶表示パネルは、電磁妨害（ＥＭＩ）により直接表示面にドライブ信号が走ることがあるので、電磁妨害（ＥＭＩ）対策が重要である。特に、液晶表示装置のソース側は、ゲート側に比べ、出力される信号の動作スピードが早いのでノイズも出やすいが、本発明はその電磁妨害（ＥＭＩ）を軽減することができる。このＣＯＦ回路基板１０は、ダミーパターンを設けていないことから、ドライバＩＣ１６のダウンサイジング化を実現でき、安価に提供することができ、また、ダミーパターンを設けていないことと線幅を拡大して電磁妨害（ＥＭＩ）の軽減もされているため、液晶表示装置の低価格化をはかり、低電圧化、低消費電力化、ノイズの少ない高表示品質化にも役立つことができる。

以上の説明では、本実施例でＣＯＦ回路基板はポリイミド系樹脂の絶縁フィルムにより形成されるとしたが、可撓性と絶縁性を有する他の素材、例えば、エポキシ系樹脂なども用いることができ、材料、パターン形状等は種々変更できる。

なおまた、以上に述べた本発明は、ＣＯＦタイプの回路基板に限らず、例えばＴＣＰタイプのプリント基板等にも適用できる。

本発明の実施例に係るＣＯＦ回路基板の平面図である。ＣＯＦ回路基板の入力端子側からドライバＩＣの入力端子側に向けて配線される入力配線パターンを示す拡大平面図である。ＣＯＦ回路基板の入力端子側からドライバＩＣの入力端子側に向けて配線される入力配線パターンの参考例を示す拡大平面図である。図２に示した入力配線パターンにおける線幅の太い部分を、比較的長くした拡大平面図である。図３に示した入力配線パターンにおける線幅の太い部分を、比較的長くした参考例を示す拡大平面図である。ドライバＩＣの入力端子部とプリント配線板に接続されるＣＯＦ回路基板の入力端子部との間が所定距離離されている状態を示す説明図である。図７（ａ）は本発明のＣＯＦ回路基板を実装した液晶表示装置の斜視図、図７（ｂ）はその部分的拡大図である。図８は従来のＣＯＦタイプの回路基板を示す平面図である。

符号の説明

１プリント配線板
１０ＣＯＦ回路基板
１４配線パターン
１４ａ入力配線パターン
１４ｂ出力配線パターン
１６ドライバＩＣ
２０従来のＣＯＦタイプ回路基板
ＹＣＯＦ回路基板の入力端子側
ＺドライバＩＣの入力端子側

Claims

絶縁フィルム上に設けた配線パターンにドライバＩＣを実装する画像表示装置用のチップ・オン・フィルム回路基板において、前記配線パターンは、前記配線パターン間にダミーパターンを有せず、前記外部接続端子側から前記ドライバＩＣの入力端子に至るまでの間に複数の屈曲点が設けられており、前記屈曲点間においては均一の幅を有しており、前記屈曲点において段階的に縮幅されてドライバＩＣの入力端子幅に合致することを特徴とする画像表示装置用のチップ・オン・フィルム回路基板。
請求項１に記載の画像表示装置用のチップ・オン・フィルム回路基板を用い、前記チップ・オン・フィルム回路基板の出力端子部を画像表示パネルに、前記外部接続端子側を制御用プリント配線基板にそれぞれ接続して枠体に収容したことを特徴とする、画像表示装置。