JP2007103431A - 配線基板、及び半導体装置 - Google Patents

配線基板、及び半導体装置 Download PDF

Info

Publication number
JP2007103431A
JP2007103431A JP2005287854A JP2005287854A JP2007103431A JP 2007103431 A JP2007103431 A JP 2007103431A JP 2005287854 A JP2005287854 A JP 2005287854A JP 2005287854 A JP2005287854 A JP 2005287854A JP 2007103431 A JP2007103431 A JP 2007103431A
Authority
JP
Japan
Prior art keywords
semiconductor element
conductor wiring
electrode
auxiliary
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005287854A
Other languages
English (en)
Other versions
JP4740708B2 (ja
Inventor
Hiroyuki Imamura
博之 今村
Nobuyuki Koya
信之 幸谷
Yoshifumi Nakamura
嘉文 中村
Kenji Tokushima
健志 徳島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005287854A priority Critical patent/JP4740708B2/ja
Priority to KR1020060085470A priority patent/KR20070037310A/ko
Priority to TW095133141A priority patent/TW200721427A/zh
Priority to US11/534,288 priority patent/US7439611B2/en
Priority to CNA2006101399832A priority patent/CN1941353A/zh
Publication of JP2007103431A publication Critical patent/JP2007103431A/ja
Priority to US12/283,043 priority patent/US20090020318A1/en
Application granted granted Critical
Publication of JP4740708B2 publication Critical patent/JP4740708B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】配線基板の突起電極と半導体素子の電極パッドを接合する際の応力集中に起因する、最外側の導体配線の断線を防止することが可能な配線基板を提供する。
【解決手段】可撓性絶縁基材と、可撓性絶縁性基材上に整列して設けられた複数本の導体配線２と、各導体配線の半導体素子４を搭載する領域に位置する端部に設けられた突起電極３とを備える。更に、最外側の導体配線１０の外側に隣接して、半導体素子を搭載する領域の最外コーナー部に位置する補助導体配線１１と、補助導体配線上に導体配線上の突起電極と整列して形成された補助突起電極１２とを備える。補助導体配線における補助突起電極から半導体素子搭載領域の外側方向は、補助突起電極の近傍に終端が形成され、補助導体配線における前記突起電極から半導体素子搭載領域の外内側方向は、補助突起電極の近傍において屈曲して、隣接する最外側の導体配線の先端と接続されている。
【選択図】図１

Description

本発明は、チップ・オン・フィルム（ＣＯＦ）に用いられるテープキャリア基板のような配線基板、及びその配線基板と半導体素子を接合した半導体装置に関する。
フィルム基材を使用したパッケージモジュールの一種として、ＣＯＦ（Ｃｈｉｐ ＯＮ Ｆｉｌｍ）が知られている。図５は、特許文献１に記載されたＣＯＦの一例の一部を示す断面図である。ＣＯＦは、柔軟な絶縁性のフィルム基材１を用いて作製されたテープキャリア基板の上に、半導体素子４が搭載され、封止樹脂５により保護された構造を有し、フラットパネルディスプレイの駆動用ドライバとして主に使用されている。
テープキャリア基板の主たる要素として、絶縁性のフィルム基材１と、その面上に形成された導体配線２およびその導体配線２上の突起電極（バンプ）３上を含む。必要に応じて導体配線２及び突起電極３上には金属めっき被膜６が形成され、導体配線２上には絶縁樹脂であるソルダーレジスト７の層が形成される。一般的に、フィルム基材１としてはポリイミドが、導体配線２としては銅が使用される。また、突起電極３の形成方法としては、フィルム基材１上に導体配線２を形成後に金属めっきにより形成する方法が一般的である。
導体配線２は、半導体素子４上の電極パッド８と突起電極３を介して接続される。接続方法としては、テープキャリア基板上の半導体搭載部に封止樹脂を塗布した後、半導体素子４の電極パッド８とテープキャリア基板の突起電極を対向させて、超音波および熱圧力を印加することにより接続するのが一般的である。
図６は、半導体素子４上の電極パット８とテープキャリア基板上の突起電極３を対向させた状態の例を模式的に示す平面図である。但し、フィルム基材１の側から見て、フィルム基材１の図示を省略した図である。図６に示すように、半導体素子４の搭載領域における複数の導体配線２は、直線状で互いに平行であるのが一般的である。
特開２００４−３２７９３６号公報
前述したように、テープキャリア基板上に半導体素子を搭載する時には、半導体素子４の電極パッド８とテープキャリア基板の突起電極３に超音波及び熱圧力を印加する。その際、半導体素子４のコーナー部は特に超音波と圧力による応力が集中し易く、特に最外の導体配線２が断線しやすい。図７は、半導体素子４のコーナー部の導体配線２が断線した状態を示す。図７に示すように、導体配線２の断線箇所９は、突起電極３の半導体素子４の外側の辺に沿って一番発生しやすい。
この不具合に対する対策としては、最も外側に配置された導体配線２を、他の導体配線２よりも太くする方法が考えられる。しかし、その場合には、前述したように突起電極３は導体配線２の形成後に金属めっきにより形成されるため、最外側の導体配線２の突起電極３が、他の導体配線２の突起電極３よりも高く形成されてしまう。それにより生じる突起電極３の段差により接続不良が発生し、半導体素子４の搭載に適さない。
また、今後の狭リードピッチ化により導体配線２幅が狭くなると、さらに上述のような断線箇所９が発生しやすくなり問題となる。
本発明は、配線基板の突起電極と半導体素子の電極パッドを接合する際の応力集中に起因する、最外側の導体配線の断線を防止することが可能な配線基板を提供することを目的とする。
本発明の配線基板は、基本構成として、可撓性絶縁基材と、前記可撓性絶縁性基材上に整列して設けられた複数本の導体配線と、前記各導体配線の半導体素子を搭載する領域に位置する端部に設けられた突起電極とを備え、前記半導体素子に形成された電極端子と前記突起電極とを接合させることにより、前記半導体素子を前記導体配線上に実装するように構成される。
上記課題を解決するために、本発明の第１の構成の配線基板は、更に、最外側の前記導体配線の外側に隣接して、前記半導体素子を搭載する領域の最外コーナー部に位置する補助導体配線と、前記補助導体配線上に前記導体配線上の前記突起電極と整列して形成された補助突起電極とを備え、前記補助導体配線における前記補助突起電極から前記半導体素子搭載領域の外側方向は、前記補助突起電極の近傍に終端が形成され、前記補助導体配線における前記補助突起電極から前記半導体素子搭載領域の外側方向は、前記補助突起電極の近傍において屈曲して、隣接する最外側の導体配線の先端と接続されている。
本発明の第２の構成の配線基板は、前記半導体素子を搭載する領域の最外コーナー部に位置する最外側の前記導体配線が、前記突起電極から前記半導体素子搭載領域の外側方向において、前記突起電極の近傍に終端が形成され、前記突起電極から前記半導体素子搭載領域の内側方向において屈曲して、前記半導体素子を搭載する領域における前記突起電極が配列された辺に隣接する辺と交差して外方に延在している。
本発明の第３の構成の配線基板は、前記半導体素子を搭載する領域の最外コーナー部に位置する最外側の前記導体配線が、前記突起電極から前記半導体素子搭載領域の外側方向において、前記突起電極から前記半導体素子を搭載する領域の周縁に至るまでに、少なくとも１つの屈曲部を有する。
第１の構成の配線基板によれば、補助突起電極の配置により最外側の導体配線に対する応力集中が緩和され、断線を抑制することができる。
第２の構成の配線基板によれば、最外側の導体配線における応力が集中する箇所への配線を避けて別経路とすることにより、応力集中による断線を回避することができる。
第３の構成の配線基板によれば、最外側の導体配線における応力が集中する箇所に屈曲部を配置することにより、応力集中を緩和して断線を抑制することができる。
本発明の第１の構成の配線基板において、前記補助導体配線における前記補助突起電極から前記半導体素子搭載領域の外側方向は、前記補助突起電極から０μｍから３００μｍの範囲に終端が形成されていることが好ましい。
また、前記補助導体配線における前記補助突起電極から前記半導体素子搭載領域の外側方向の終端の延長上に、前記補助導体配線とは不連続に形成されたダミー導体配線部を有することが好ましい。
本発明の第２の構成の配線基板において、前記半導体素子を搭載する領域の最外コーナー部に位置する最外側の前記導体配線は、前記突起電極から前記半導体素子搭載領域の外側方向において、前記突起電極から０μｍから３００μｍの範囲に終端が形成されていることが好ましい。
また、前記最外側の導体配線における前記突起電極から前記半導体素子搭載領域の外側方向の終端の延長上に、前記最外側の導体配線とは不連続に形成されたダミー導体配線部を有することが好ましい。
本発明の半導体装置は、上記いずれかの構成の配線基板と、前記配線基板上に搭載された半導体素子とを備え、前記半導体素子の電極パッドと前記導体配線とが前記突起電極を介して接続されている。
以下、本発明の実施の形態について、図面を参照しながら説明する。但し、図５〜図７に基づいて説明した従来例の部材と同一の部材には同一符号を付して、詳しい説明を省略する。
（実施の形態１）
図１を参照して、実施の形態１におけるテープキャリア基板（配線基板）の構造について説明する。図１は、実施の形態１におけるテープキャリア基板の半導体素子搭載部を示す平面図である。但し、フィルム基材１の側から見て、フィルム基材１の図示を省略し、導体配線２および突起電極３と、半導体素子４上電極パッド８の関係のみを模式的に示した図である。以下の実施の形態においても同様に図示されている。
図１に示すように、半導体素子４上の電極パッド８に対応して、複数の導体配線２上に各々突起電極３が形成されている。最外側の導体配線１０の外側、すなわち半導体素子４の最外コーナー部に対応する位置には、補助導体配線１１が配置され、補助突起電極１２が形成されている。補助導体配線１１における前記補助突起電極から前記半導体素子搭載領域の外側方向は、補助突起電極１２の近傍に終端が形成されている。前記補助突起電極から前記半導体素子搭載領域の内側方向の端部は屈曲して、隣接する最外側の導体配線１０の先端と接続されている。但し、補助導体配線１１が接続される導体配線は、隣接する１本の導体配線１０に限られず、半導体素子４の同一辺上に位置する他の導体配線２を含めて複数本の導体配線と接続されてもよい。補助導体配線１１および補助突起電極１２は、通常の導体配線２および突起電極３と同様に形成される。
以上のような構成の場合には、半導体素子４の電極パッド８と配線基板上の突起電極３とを接続する際に、最外側の導体配線１０における突起電極３の端部は、隣接する補助突起電極１２により接続時の応力を緩和される。また、補助突起電極１２より半導体素子４の内側の領域では、最外側の導体配線１０が断線しづらいことが実験から判っており、導体配線の導通を確保できる。
なお、図示しないが、補助導体配線１１は、補助突起電極１２を形成する工程における形成位置ずれ量の分以上に、突起電極３の設計位置より突出して設計されていることが望ましく、特にその突出し量が突起電極３の設計値よりも３００μｍ以下で設計されてあれば十分に効果があることが実験により確認された。
図２は、図１に示した態様の変形例を示す。この例は、補助導体配線１１の補助突起電極１２から半導体素子搭載領域の外側方向延長上に、ダミー導体配線部１３を付加した構造を有する。
ダミー導体配線１３は、補助導体配線１１上の補助突起電極１２には接続されていないが、隣接する最外側の導体配線１０と同一パターンになるように形成されている。図２に示す構成の場合には、半導体素子４のコーナー部の導体配線が実質的に連続したパターンとなるため、半導体素子４搭載時に配線基板の熱膨張が場所によらず均一になる。その結果、接合時の突起電極３と電極パッド８の局所的な位置ずれを回避することができる。なお、図示しないがダミー導体配線１３は、図示されている領域外で最外側の導体配線１０、あるいは他の導体配線２と接続されていても良い。
（実施の形態２）
実施の形態２におけるテープキャリア基板（配線基板）の構造について、図３を参照して説明する。図３は、実施の形態２におけるテープキャリア基板の半導体素子搭載部を示す平面図である。
本実施の形態においては、半導体素子４の最外コーナー部に対応する位置に配置された最外側の導体配線１４は、他の通常の導体配線２と構造が相違している。すなわち、最外側の導体配線１４における前記突起電極から前記半導体素子搭載領域の外側方向は、突起電極３の近傍に終端が形成されている。前記突起電極から前記半導体素子搭載領域の内側方向は、半導体素子４の搭載領域における突起電極３が配列された辺に隣接する辺と交差する方向に屈曲し、外方に延在して屈曲配線部１４ａを形成している。
この構成の場合には、最外側の導体配線１４では、突起電極３より内側の半導体素子４の領域では導体配線が断線しづらいため、最外側の導体配線１４の導通を確保できる。しかも、最外側の導体配線１４に隣接する導体配線２も、最外側の導体配線１４上の突起電極３と電極パッド８との接続により応力を緩和されるため、導体配線２の導通を確保できる。
なお、図示しないが、最外側の導体配線１４は、突起電極３を形成する工程における形成位置ずれ量の分以上に、突起電極３の設計位置より突出して設計されていることが望ましく、特にその突出し量が突起電極３の設計値よりも３００μｍ以下で設計されてあれば十分に効果があることが実験により確認された。
さらに、図示しないが図２と同様に、最外側の導体配線１４の突起電極３から半導体素子搭載領域の外側方向延長上に、突起電極３とは接続されていないが隣接する導体配線２と同一パターンを有するダミー導体配線部を付加することができる。それにより、半導体素子４のコーナー部の導体配線が実質的に連続したパターンとなるため、半導体素子４搭載時に配線基板の熱膨張が場所によらず均一になる。その結果、接合時の突起電極３と電極パッド８の局所的な位置ずれを回避することができる。
（実施の形態３）
実施の形態３におけるテープキャリア基板（配線基板）の構造について、図４を参照して説明する。図４は、実施の形態３におけるテープキャリア基板の半導体素子搭載部を示す平面図である。
本実施の形態においては、半導体素子４の最外コーナー部に対応する位置に配置された最外側の導体配線１５は、他の通常の導体配線２と構造が相違している。すなわち、最外側の導体配線１５は、突起電極３から半導体素子４の搭載領域の周縁に至るまでに、少なくとも１つの屈曲部１５ａを有する。最外側の導体配線１５における半導体素子４の搭載領域内方側の端部は、通常の導体配線２の構造と同様である。
このような構成の場合には、最外側の導体配線１５の突起電極３が受ける応力は、屈曲部１５ａで緩和されるため、最外側の導体配線１５の導通を確保できる。しかも、最外側の導体配線１５に隣接する導体配線２も、最外側の導体配線１５上の突起電極３と電極パッド８との接続により応力を緩和されるため、導体配線２の導通を確保できる。
以上の実施形態により、配線基板への半導体素子の搭載時に最外部の導体配線の断線を抑制することができ、信頼性のある半導体装置を提供できる。
本発明の配線基板によれば、配線基板と半導体素子との接合時における最外側の導体配線の断線を防いで安定した接合を実現でき、例えばＣＯＦ等の薄型を目指す画像表示装置の分野において有用である、
本発明の実施の形態１におけるテープキャリア基板の一部を示す平面図 同テープキャリア基板の一部を変形した例を示す平面図 本発明の実施の形態２におけるテープキャリア基板の一部を示す平面図 本発明の実施の形態３におけるテープキャリア基板の一部を示す平面図 従来例のテープキャリア基板を使用した半導体装置の一部を示す断面図 従来例のテープキャリア基板の一部を示す平面図 従来例の半導体装置の一部を示す平面図
符号の説明
１ フィルム基材
２ 導体配線
３ 突起電極
４ 半導体素子
５ 封止樹脂
６ 金属めっき被膜
７ ソルダーレジスト
８ 電極パッド
９ 導体配線の断線箇所
１０ 最外側の導体配線
１１ 補助導体配線
１２ 補助突起電極
１３ ダミー導体配線
１４ 最外側の導体配線
１４ａ 屈曲配線部
１５ 最外側の導体配線
１５ａ 屈曲部

Claims (8)

  1. 可撓性絶縁基材と、
    前記可撓性絶縁性基材上に整列して設けられた複数本の導体配線と、
    前記各導体配線の半導体素子を搭載する領域に位置する端部に設けられた突起電極とを備え、
    前記半導体素子に形成された電極端子と前記突起電極とを接合させることにより、前記半導体素子を前記導体配線上に実装するように構成された配線基板において、
    最外側の前記導体配線の外側に隣接して、前記半導体素子を搭載する領域の最外コーナー部に位置する補助導体配線と、
    前記補助導体配線上に前記導体配線上の前記突起電極と整列して形成された補助突起電極とを備え、
    前記補助導体配線における前記補助突起電極から前記半導体素子搭載領域の外側方向は、前記補助突起電極の近傍に終端が形成され、
    前記補助導体配線における前記補助突起電極から前記半導体素子搭載領域の内側方向は屈曲して、隣接する最外側の導体配線の先端と接続されていることを特徴とする配線基板。
  2. 前記補助導体配線における前記補助突起電極から前記半導体素子搭載領域の外側方向は、前記補助突起電極から０μｍから３００μｍの範囲に終端が形成されている請求項１に記載の配線基板。
  3. 前記補助導体配線における前記補助突起電極から前記半導体素子搭載領域の外側方向の終端の延長上に、前記補助導体配線とは不連続に形成されたダミー導体配線部を有する請求項１に記載の配線基板。
  4. 可撓性絶縁基材と、
    前記可撓性絶縁性基材上に整列して設けられた複数本の導体配線と、
    前記各導体配線の半導体素子を搭載する領域に位置する端部に設けられた突起電極とを備え、
    前記半導体素子に形成された電極端子と前記突起電極とを接合させることにより、前記半導体素子を前記導体配線上に実装するように構成された配線基板において、
    前記半導体素子を搭載する領域の最外コーナー部に位置する最外側の前記導体配線は、前記突起電極から前記半導体素子搭載領域の外側方向において、前記突起電極の近傍に終端が形成され、前記突起電極から前記半導体素子搭載領域の内側方向において屈曲して、前記半導体素子を搭載する領域における前記突起電極が配列された辺に隣接する辺と交差して外方に延在していることを特徴とする配線基板。
  5. 前記半導体素子を搭載する領域の最外コーナー部に位置する最外側の前記導体配線は、前記突起電極から前記半導体素子搭載領域の外側方向において、前記突起電極から０μｍから３００μｍの範囲に終端が形成されている請求項４に記載の配線基板。
  6. 前記最外側の導体配線における前記突起電極から前記半導体素子搭載領域の外側方向の終端の延長上に、前記最外側の導体配線とは不連続に形成されたダミー導体配線部を有する請求項４に記載の配線基板。
  7. 可撓性絶縁基材と、
    前記可撓性絶縁性基材上に整列して設けられた複数本の導体配線と、
    前記各導体配線の半導体素子を搭載する領域に位置する端部に設けられた突起電極とを備え、
    前記半導体素子に形成された電極端子と前記突起電極とを接合させることにより、前記半導体素子を前記導体配線上に実装するように構成された配線基板において、
    前記半導体素子を搭載する領域の最外コーナー部に位置する最外側の前記導体配線は、前記突起電極から前記半導体素子搭載領域の外側方向において、前記突起電極から前記半導体素子を搭載する領域の周縁に至るまでに、少なくとも１つの屈曲部を有することを特徴とする配線基板。
  8. 請求項１〜７のいずれか１項に記載の配線基板と、前記配線基板上に搭載された半導体素子とを備え、前記半導体素子の電極パッドと前記導体配線とが前記突起電極を介して接続されたことを特徴とする半導体装置。

JP2005287854A 2005-09-30 2005-09-30 配線基板、及び半導体装置 Expired - Fee Related JP4740708B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005287854A JP4740708B2 (ja) 2005-09-30 2005-09-30 配線基板、及び半導体装置
KR1020060085470A KR20070037310A (ko) 2005-09-30 2006-09-06 배선기판 및 반도체 장치
TW095133141A TW200721427A (en) 2005-09-30 2006-09-08 Circuit board, and semiconductor device
US11/534,288 US7439611B2 (en) 2005-09-30 2006-09-22 Circuit board with auxiliary wiring configuration to suppress breakage during bonding process
CNA2006101399832A CN1941353A (zh) 2005-09-30 2006-09-28 布线基板及半导体器件
US12/283,043 US20090020318A1 (en) 2005-09-30 2008-09-09 Circuit board, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005287854A JP4740708B2 (ja) 2005-09-30 2005-09-30 配線基板、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2007103431A true JP2007103431A (ja) 2007-04-19
JP4740708B2 JP4740708B2 (ja) 2011-08-03

Family

ID=37901126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005287854A Expired - Fee Related JP4740708B2 (ja) 2005-09-30 2005-09-30 配線基板、及び半導体装置

Country Status (5)

Country Link
US (2) US7439611B2 (ja)
JP (1) JP4740708B2 (ja)
KR (1) KR20070037310A (ja)
CN (1) CN1941353A (ja)
TW (1) TW200721427A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008168618A (ja) * 2006-12-15 2008-07-24 Canon Inc インクジェット記録ヘッド
JP2009000905A (ja) * 2007-06-21 2009-01-08 Canon Inc インクジェットプリントヘッドおよびその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101468875B1 (ko) * 2008-03-14 2014-12-10 삼성전자주식회사 플립 칩 패키지
JP4775408B2 (ja) * 2008-06-03 2011-09-21 ソニー株式会社 表示装置、表示装置における配線のレイアウト方法および電子機器
KR102299697B1 (ko) 2019-05-09 2021-09-08 한국화학연구원 양극성 첨가제를 이용한 악취 및 유해물질이 저감된 아스팔트 제조 공정
KR102201116B1 (ko) 2019-01-23 2021-01-08 한국화학연구원 악취 및 미세먼지 등을 포함한 유해물질이 저감된 아스팔트 제조 공정 및 그 시스템
KR102176906B1 (ko) 2019-04-16 2020-11-10 인성에이앤티 주식회사 아스콘 악취제거장치 및 방법
KR102458793B1 (ko) 2019-11-18 2022-10-25 김영중 아스콘 제조단계시 발생되는 악취 및 분진 제거방법
KR20240001549A (ko) * 2022-06-27 2024-01-03 엘지이노텍 주식회사 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR102493032B1 (ko) 2022-07-15 2023-01-31 주식회사 메트로엔지니어링 자갈 순환식 건식 전기 집진장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137345A (ja) * 1988-11-18 1990-05-25 Nec Corp Ｔａｂ型半導体装置
JPH02205333A (ja) * 1989-02-03 1990-08-15 Hitachi Cable Ltd Ｔａｂ用テープキャリア
JPH04364744A (ja) * 1991-06-12 1992-12-17 Seiko Epson Corp Ｔａｂ実装の構造
JPH05136312A (ja) * 1991-11-15 1993-06-01 Sony Corp 半導体装置
JPH0897252A (ja) * 1994-09-28 1996-04-12 Fuji Xerox Co Ltd フィルムキャリア
JPH08316270A (ja) * 1995-05-23 1996-11-29 Hitachi Ltd テープキャリアおよびそれを用いた半導体装置
JPH0955407A (ja) * 1995-08-17 1997-02-25 Mitsubishi Electric Corp テープキャリア構造
JP2002026083A (ja) * 2000-07-05 2002-01-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JPH10199912A (ja) * 1997-01-16 1998-07-31 Hitachi Ltd 半導体装置
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
US6451626B1 (en) * 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
SG120879A1 (en) * 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
JP3565835B1 (ja) 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP4786976B2 (ja) * 2005-09-13 2011-10-05 パナソニック株式会社 配線基板及びその製造方法、並びに半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137345A (ja) * 1988-11-18 1990-05-25 Nec Corp Ｔａｂ型半導体装置
JPH02205333A (ja) * 1989-02-03 1990-08-15 Hitachi Cable Ltd Ｔａｂ用テープキャリア
JPH04364744A (ja) * 1991-06-12 1992-12-17 Seiko Epson Corp Ｔａｂ実装の構造
JPH05136312A (ja) * 1991-11-15 1993-06-01 Sony Corp 半導体装置
JPH0897252A (ja) * 1994-09-28 1996-04-12 Fuji Xerox Co Ltd フィルムキャリア
JPH08316270A (ja) * 1995-05-23 1996-11-29 Hitachi Ltd テープキャリアおよびそれを用いた半導体装置
JPH0955407A (ja) * 1995-08-17 1997-02-25 Mitsubishi Electric Corp テープキャリア構造
JP2002026083A (ja) * 2000-07-05 2002-01-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008168618A (ja) * 2006-12-15 2008-07-24 Canon Inc インクジェット記録ヘッド
JP2009000905A (ja) * 2007-06-21 2009-01-08 Canon Inc インクジェットプリントヘッドおよびその製造方法

Also Published As

Publication number Publication date
TW200721427A (en) 2007-06-01
KR20070037310A (ko) 2007-04-04
JP4740708B2 (ja) 2011-08-03
CN1941353A (zh) 2007-04-04
US20090020318A1 (en) 2009-01-22
US7439611B2 (en) 2008-10-21
US20070075439A1 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
JP4740708B2 (ja) 配線基板、及び半導体装置
KR100449463B1 (ko) Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치
JP4068635B2 (ja) 配線基板
JP2007305881A (ja) テープキャリアおよび半導体装置並びに半導体モジュール装置
US20070126090A1 (en) Tape carrier package and display device including tape carrier package
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
JP3722223B2 (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
JP2006073925A (ja) 半導体装置
JP2005252227A (ja) フィルム基板およびその製造方法と画像表示用基板
KR101061278B1 (ko) Ｃｏｆ 기판
JP2005321707A (ja) 液晶表示装置
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP6006527B2 (ja) 半導体装置
US20130032940A1 (en) Chip package structure
JP2013026291A (ja) 半導体装置
JP2005109377A (ja) 半導体装置およびその製造方法
JP3872466B2 (ja) 半導体装置およびその製造方法ならびにディスプレイ装置
JP6001917B2 (ja) 半導体装置
JP2009194058A (ja) 電気接続装置
JP2008091790A (ja) 半導体パッケージ、及びこれを用いた表示装置
JP2005159235A (ja) 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器
JP2007180233A (ja) 配線基板とその製造方法及び半導体装置
JP2013239654A (ja) 半導体装置
JP2006332415A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees