KR101468875B1 - 플립 칩 패키지 - Google Patents

플립 칩 패키지 Download PDF

Info

Publication number
KR101468875B1
KR101468875B1 KR1020080023608A KR20080023608A KR101468875B1 KR 101468875 B1 KR101468875 B1 KR 101468875B1 KR 1020080023608 A KR1020080023608 A KR 1020080023608A KR 20080023608 A KR20080023608 A KR 20080023608A KR 101468875 B1 KR101468875 B1 KR 101468875B1
Authority
KR
South Korea
Prior art keywords
auxiliary
main
opening
bump
pads
Prior art date
Application number
KR1020080023608A
Other languages
English (en)
Other versions
KR20090098316A (ko
Inventor
이종주
황태주
조차제
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080023608A priority Critical patent/KR101468875B1/ko
Priority to US12/401,699 priority patent/US8178969B2/en
Publication of KR20090098316A publication Critical patent/KR20090098316A/ko
Priority to US13/470,572 priority patent/US8723315B2/en
Application granted granted Critical
Publication of KR101468875B1 publication Critical patent/KR101468875B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

플립 칩 패키지는 기판, 반도체 칩, 메인 범프 구조물들 및 보조 범프 구조물들을 포함한다. 기판은 회로 패턴을 갖는다. 반도체 칩은 상기 기판 상부에 배치되고 반도체 구조물들이 내장된 몸체, 상기 반도체 구조물들과 전기적으로 연결되어 상기 반도체 구조물들을 주로(mainly) 제어하기 위한 메인 패드들, 및 상기 반도체 구조물들과 전기적으로 연결되어 상기 반도체 구조물들을 보조적으로 제어하기 위한 보조 패드들을 갖는다. 메인 범프 구조물들은 상기 반도체 칩과 상기 기판 사이에 배열되어, 상기 회로 패턴과 상기 메인 패드들을 전기적으로 연결시킨다. 보조 범프 구조물들은 상기 반도체 칩과 상기 기판 사이에 배열되어, 상기 회로 패턴과 상기 보조 패드들을 전기적으로 연결시킨다.

Description

플립 칩 패키지{FLIP CHIP PACKAGE}
본 발명은 플립 칩 패키지에 관한 것으로서, 보다 구체적으로는 도전성 범프를 갖는 플립 칩 패키지에 관한 것이다.
일반적으로, 반도체 기판에 여러 가지 반도체 공정들을 수행하여 복수개의 반도체 칩들을 형성한다. 그런 다음, 각 반도체 칩들을 인쇄회로기판에 실장하기 위해서, 반도체 기판에 대해서 패키징 공정을 수행하여 반도체 패키지를 형성한다.
한편, 상기된 반도체 패키지의 한 유형으로서 플립 칩 패키지(flip chip package)가 있다. 플립 칩 패키지는 반도체 칩과 기판이 대향하도록 배치되어, 도전성 범프에 의해 반도체 칩의 패드들과 기판의 회로 패턴들이 일대일 방식으로 전기적으로 연결된 구조를 갖는다. 여기서, 패드들은 반도체 칩 내에 형성된 반도체 구조물들로 전원을 공급하는 파워용 패드 및 반도체 구조물들을 접지시키기 위한 접지용 패드들을 포함한다.
그러나, 종래의 패드들은 반도체 칩의 중앙부 상에만 배열된다. 즉, 반도체 구조물들은 오직 중앙 패드들을 통해서 공급된 전원으로만 구동되고 또한 중앙 패드들에 의해서만 접지된다. 이로 인하여, 전원을 반도체 구조물들로 안정적으로 공 급하는데 지장이 있고, 아울러 반도체 구조물들을 안정적으로 접지시키기도 용이하지 않다. 이러한 문제들을 해소하기 위해서는 중앙 패드들의 수를 증가시키거나 또는 반도체 칩의 중앙 이외의 영역에도 패드를 형성시켜야 하는데, 이러한 해소 방안은 플립 칩 패키지의 크기를 증가시키는 새로운 문제를 유발한다. 결과적으로, 종래에는 플립 칩 패키지를 고속 동작시키는데 장애가 존재한다.
본 발명의 실시예들은 크기를 증가시키지 않으면서 전력을 안정적으로 공급할 수 있고 또한 안정적으로 접지시킬 수 있는 플립 칩 패키지를 제공한다.
본 발명의 일 견지에 따른 플립 칩 패키지는 기판, 반도체 칩, 메인 범프 구조물들 및 보조 범프 구조물들을 포함한다. 기판은 회로 패턴을 갖는다. 반도체 칩은 상기 기판 상부에 배치되고 반도체 구조물들이 내장된 몸체, 상기 반도체 구조물들과 전기적으로 연결되어 상기 반도체 구조물들을 주로(mainly) 제어하기 위한 메인 패드들, 상기 반도체 구조물들과 전기적으로 연결되어 상기 반도체 구조물들을 보조적으로 제어하기 위한 보조 패드들, 및 상기 보조 패드들의 하부에 배치된 로직 회로를 갖는다. 메인 범프 구조물들은 상기 반도체 칩과 상기 기판 사이에 배열되어, 상기 회로 패턴과 상기 메인 패드들을 전기적으로 연결시킨다. 보조 범프 구조물들은 상기 반도체 칩과 상기 기판 사이에 배열되어, 상기 회로 패턴과 상기 보조 패드들을 전기적으로 연결시킨다.
본 발명의 일 실시예에 따르면, 상기 메인 패드들은 상기 몸체의 하부면 중앙부 상에 배열되고, 상기 보조 패드들은 상기 중앙부를 제외한 상기 몸체의 나머지 하부면 상에 배열될 수 있다. 또한, 상기 보조 범프 구조물들은 상기 메인 보조 구조물들보다 작은 크기를 가질 수 있다.
본 발명의 다른 실시예에 따르면, 상기 메인 도전성 범프 구조물들 각각은 상기 몸체의 하부면에 형성되고 상기 메인 패드들을 노출시키는 제 1 메인 개구부 를 갖는 패시베이션막, 상기 페이베이션막의 하부면 상에 형성되고 상기 제 1 메인 개구부와 연통된 제 2 메인 개구부를 갖는 절연막, 및 상기 제 1 메인 개구부와 상기 제 2 메인 개구부 내에 형성되어 상기 메인 패드와 전기적으로 연결된 메인 범프를 포함할 수 있다. 상기 패시베이션막(passivation layer)은 상기 몸체의 하부면 상에 형성된 무기질막, 및 상기 무기질막 상에 형성된 유기질막을 포함할 수 있다. 상기 메인 범프는 상기 제 1 메인 개구부와 상기 제 2 메인 개구부 개구부 내에 형성된 메인 금속 범프, 및 상기 메인 금속 범프 상에 형성된 메인 솔더 범프를 포함할 수 있다. 또한, 상기 메인 범프 구조물들 각각은 상기 절연막과 상기 메인 범프 사이에 개재된 메인 UBM(Under Bump Metallurgy)막을 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 보조 범프 구조물들 각각은 상기 몸체의 하부면에 형성되고 상기 보조 패드들을 노출시키는 제 1 보조 개구부를 갖는 패시베이션막, 상기 페이베이션막의 하부면 상에 형성되고 상기 제 1 보조 개구부와 연통된 제 2 보조 개구부를 갖는 절연막, 및 상기 제 1 보조 개구부와 상기 제 2 보조 개구부 내에 형성되어 상기 보조 패드와 전기적으로 연결된 보조 범프를 포함할 수 있다.
상기 제 2 보조 개구부는 상기 제 1 보조 개구부보다 넓거나 또는 좁은 면적을 가질 수 있다. 상기 제 2 보조 개구부는 하나이고, 상기 제 1 보조 개구부는 상기 하나의 제 2 보조 개구부 내에 위치한 복수개일 수 있다. 제 1 보조 개구부들은 상기 반도체 구조물에 포함된 이웃하는 전력 배선들을 노출시키는 크기를 가질 수 있다. 상기 제 2 보조 개구부는 상기 반도체 구조물에 포함된 전력 배선의 폭보다 넓은 폭을 가질 수 있다.
패시베이션막(passivation layer)은 상기 몸체의 하부면 상에 형성된 무기질막, 및 상기 무기질막 상에 형성된 유기질막을 포함할 수 있다. 상기 보조 범프는 상기 제 1 보조 개구부와 상기 제 2 보조 개구부 개구부 내에 형성된 보조 금속 범프, 및 상기 보조 금속 범프 상에 형성된 보조 솔더 범프를 포함할 수 있다. 또한, 상기 보조 범프 구조물들 각각은 상기 절연막과 상기 보조 범프 사이에 개재된 보조 UBM(Under Bump Metallurgy)막을 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 플립 칩 패키지는 상기 기판 상에 형성되어 상기 반도체 칩을 덮는 몰딩 부재, 및 상기 기판의 하부면에 실장되고 상기 회로 패턴과 전기적으로 연결된 외부 접속 단자들을 더 포함할 수 있다.
본 발명의 다른 견지에 따른 플립 칩 패키지는 기판, 반도체 칩, 패시베이션막, 절연막, 메인 범프들, 보조 범프들, 몰딩 부재 및 외부 접속 단자들을 포함한다. 기판은 회로 패턴을 갖는다. 반도체 칩은 상기 기판 상부에 배치되고 반도체 구조물들이 내장된 몸체, 상기 몸체의 하부면 중앙부에 배열되고 상기 반도체 구조물들과 전기적으로 연결되어 상기 반도체 구조물들을 주로(mainly) 제어하기 위한 메인 패드들, 상기 중앙부를 제외한 상기 몸체의 하부면 나머지 부분에 배열되고 상기 반도체 구조물들과 전기적으로 연결되어 상기 반도체 구조물들을 보조적으로 제어하기 위한 보조 패드들, 및 상기 보조 패드들의 하부에 배치된 로직 회로를 갖는다. 패시베이션막은 상기 몸체의 하부면에 형성되고, 상기 메인 패드들을 노출시키는 제 1 메인 개구부들과 상기 보조 패드들을 노출시키고 상기 제 1 메인 개구부들보다 작은 면적을 갖는 제 1 보조 개구부들을 갖는다. 절연막은 상기 페이베이션막의 하부면 상에 형성되고, 상기 제 1 메인 개구부들과 상기 제 1 보조 개구부들과 각각 연통된 제 2 메인 개구부들과 제 2 보조 개구부들을 갖는다. 메인 범프들은 상기 제 1 메인 개구부들과 상기 제 2 메인 개구부들 내에 형성되어, 상기 메인 패드들과 전기적으로 연결된다. 보조 범프들은 상기 제 1 보조 개구부들과 상기 제 2 보조 개구부들 내에 형성되어 상기 보조 패드들과 전기적으로 연결되고, 상기 메인 범프들보다 작은 크기를 갖는다. 몰딩 부재는 상기 기판 상에 형성되어, 상기 반도체 칩을 덮는다. 외부 접속 단자들은 상기 기판의 하부면에 실장되고 상기 회로 패턴과 전기적으로 연결된다.
이와 같이 구성된 본 발명에 따르면, 메인 범프 외에도 보조 범프들이 반도체 칩에 구비됨으로써, 메인 범프 뿐만 아니라 보조 범프를 이용해서 반도체 칩의 전원 공급 및 접지를 안정적으로 유지할 수 있다. 결과적으로, 크기를 증가시키지 않으면서 플립 칩 패키지의 고속 동작화를 실현시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시예 1
도 1은 본 발명의 제 1 실시예에 따른 플립 칩 패키지를 나타낸 단면도이고, 도 2는 도 1에 도시된 플립 칩 패키지의 반도체 칩을 나타낸 평면도이며, 도 3은 도 1에 도시된 플립 칩 패키지의 메인 범프 구조물을 확대해서 나타낸 단면도이고, 도 4는 도 1에 도시된 플립 칩 패키지의 보조 범프 구조물을 확대해서 나타낸 단면도이며, 도 5는 도 4에 도시된 보조 범프 구조물의 개구부들을 나타낸 평면도이다.
도 1을 참조하면, 본 실시예에 따른 플립 칩 패키지(100)는 기판(140), 반도체 칩(110), 메인 범프 구조물(120), 보조 범프 구조물(130), 언더필링층(150), 몰딩 부재(160) 및 외부 접속 단자(170)들을 포함한다.
기판(140)은 절연 물질로 이루어진 대략 플레이트 형상을 갖는다. 기판(140)은 회로 패턴(142)을 갖는다. 본 실시예에서, 회로 패턴(142)은 기판(140)의 상부면과 하부면을 통해 노출된다.
도 1 및 도 2를 참조하면, 반도체 칩(110)은 기판(140)의 상부에 배치된다. 반도체 칩(110)은 몸체(112), 메인 패드(114)들 및 보조 패드(116)들을 포함한다.
몸체(112)는 기판(140)의 상부에 배치되어, 몸체(112)와 기판(140) 사이에 공간이 형성된다. 또한, 복수개의 반도체 구조물(미도시)들이 몸체(112)에 내장된다. 여기서, 반도체 구조물로 전원을 공급하기 위한 전원 배선(미도시)들과 반도체 구조물들을 접지시키기 위한 접지 배선(미도시)들이 몸체(112)에 내장된다.
메인 패드(114)들은 몸체(112)의 중앙부에 배열된다. 본 실시예에서, 메인 패드(114)들은 기판(140)을 향하는 몸체(112)의 하부면 중앙부에 배열된다. 메인 패드(114)들은 반도체 구조물들을 주로(mainly) 제어하는 역할을 한다. 예를 들어서, 메인 패드(114)들은 데이터와 같은 전기 신호들을 반도체 구조물로 전송하거나 전송받기 위한 메인 신호 패드 및 반도체 구조물들로 주로 전원을 공급하기 위한 메인 전원 패드나 반도체 구조물을 주로 접지시키기 위한 메인 접지 패드일 수 있다.
보조 패드(116)들은 몸체(112)의 중앙부에도 배치될 수 있지만 중앙부를 제외한 나머지 부분들에 주로 배열된다. 본 실시예에서, 보조 패드(116)들은 몸체(112)의 하부면에 불규칙적으로 배열된다. 보조 패드(116)들은 반도체 구조물들을 보조적으로 제어하는 역할을 한다. 예를 들어서, 보조 패드(116)들은 반도체 구조물들로 전원을 보조적으로 공급하기 위한 보조 전원 패드나 반도체 구조물을 보조적으로 접지시키기 위한 보조 접지 패드일 수 있다. 즉, 메인 전원 패드(114)의 이상에 의해서 메인 전원 패드(114)로부터 반도체 구조물을 고속도로 작동시키기 위한 충분한 전원이 공급되지 않을 경우, 보조 전원 패드(116)로부터 반도체 구조물로 보조 전원이 공급될 수 있다. 또한, 메인 접지 패드(114)의 이상에 의해서 반도체 구조물의 접지가 불안정한 경우, 보조 접지 패드(116)를 이용해서 반도체 구조물을 안정적으로 접지시킬 수 있다. 따라서, 보조 패드(116)에 의해서 전원 잡음 등을 감소시켜 반도체 구조물을 고속도로 작동시킬 수가 있다.
여기서, 반도체 칩(110)이 기본적인 기능을 하는데 있어서, 보조 패드(116)들이 반드시 필요하지는 않다. 따라서, 저속으로 이루어지는 반도체 칩(110)의 정상 동작 여부를 확인하기 위한 테스트 공정을 보조 패드(116)들에 대해서 수행할 필요가 없다. 예를 들어서, 프로브 장치(미도시)의 탐침(미도시)을 메인 패드(114)에 접촉시켜서 메인 패드(114)의 전기적 특성을 테스트하게 된다. 이러한 테스트 공정 중에 탐침에 의한 기계적 영향을 방지하기 위해서, 메인 패드(114)는 탐침의 접촉에 의한 영향이 없을 정도의 강도 및 크기를 갖는 것이 요구된다. 반면에, 보조 패드(116)들에는 탐침이 접촉하지 않으므로, 보조 패드(116)들은 메인 패드(114)와 상응하는 강도 및 크기를 반드시 가질 필요가 없다. 예를 들어서, 보조 패드(116)들은 메인 패드(114)들보다 약한 강도 및 작은 크기를 가질 수 있다. 따라서, 메인 패드(114) 하부에는 로직 회로 등이 형성되지 않는 반면, 도 4a에 도시된 바와 같이, 보조 패드(116)의 하부에는 로직 회로(144) 등이 배치될 수 있다.
도 1 및 도 3을 참조하면, 메인 범프 구조물(120)들은 반도체 칩(110)과 기판(140) 사이에 개재된다. 메인 범프 구조물(120)들은 메인 범프(114)들과 기판(140)의 회로 패턴(142)을 전기적으로 연결시킨다. 본 실시예에서, 메인 범프 구조물(120)들 각각은 패시베이션막(121), 절연막(124), UBM막(Under Bump Metallurgy layer:125) 및 메인 범프(126)를 포함한다.
패시베이션막(121)은 반도체 칩(110)의 몸체(112) 상에 형성된다. 패시베이션막(121)은 메인 패드(114)를 노출시키는 제 1 메인 개구부(M1)를 갖는다. 제 1 메인 개구부(M1)는 제 1 폭(W1)을 갖는다. 본 실시예에서, 패시베이션막(121)은 몸체(112) 상에 형성된 무기질막(122) 및 무기질막(122) 상에 형성된 유기질막(123)을 포함할 수 있다.
절연막(124)은 패시베이션막(121) 상에 형성된다. 절연막(124)은 제 1 메인 개구부(M1)와 연통된 제 2 메인 개구부(M2)를 갖는다. 따라서, 메인 패드(114)는 제 1 메인 개구부(M1)와 제 2 메인 개구부(M2)를 통해서 노출된다.
메인 범프(126)는 제 1 메인 개구부(M1)와 제 2 메인 개구부(M2)를 매립하도록 절연막(124) 상에 형성된다. 따라서, 메인 범프(126)는 메인 패드(114)와 전기적으로 접촉한다. 메인 범프(126)가 기판(140)의 회로 패턴(142)과 전기적으로 연결된다. 본 실시예에서, 메인 범프(126)는 제 1 메인 개구부(M1)와 제 2 메인 개구부(M2) 내에 형성된 메인 금속 범프(127) 및 메인 금속 범프(127) 상에 형성된 메인 솔더 범프(128)를 포함할 수 있다. 메인 금속 범프(127)는 대략 원기둥 형상을 갖고, 메인 솔더 범프(128)는 대략 구 형상을 갖는다.
부가적으로, UBM막(125)이 절연막(124)과 메인 범프(126) 사이에 개재될 수 있다. UBM막(125)은 메인 범프(126)를 절연막(124)에 견고하게 고정시키는 역할을 한다.
도 1 및 도 4를 참조하면, 보조 범프 구조물(130)들은 반도체 칩(110)과 기판(140) 사이에 개재된다. 보조 범프 구조물(130)들은 보조 패드(116)들과 기판(140)의 회로 패턴(142)을 전기적으로 연결시킨다. 본 실시예에서, 보조 범프 구조물(130)들 각각은 패시베이션막(131), 절연막(134), UBM막(Under Bump Metallurgy layer:135) 및 보조 범프(136)를 포함한다.
패시베이션막(131)은 반도체 칩(110)의 몸체(112) 상에 형성된다. 여기서, 보조 범프 구조물(130)에 포함되는 패시베이션막(131)은 메인 범프 구조물(120)에 포함된 패시베이션막(121)과 실질적으로 동일할 수 있다. 즉, 보조 범프 구조 물(130)의 패시베이션막(131)과 메인 범프 구조물(120)의 패시베이션막(121)은 동일한 공정을 통해 형성될 수 있다. 패시베이션막(131)은 보조 패드(116)를 노출시키는 제 1 보조 개구부(A1)를 갖는다. 제 1 보조 개구부(A1)는 제 2 폭(W2)을 갖는다. 여기서, 보조 패드(116)는 보조적으로 사용되므로, 메인 패드(114)제 1 보조 개구부(A1)를 통해서 노출되는 보조 패드(116)의 면적이 제 1 메인 개구부(M1)를 통해서 노출되는 메인 패드(114)의 면적보다 넓거나 동일할 필요는 없다. 따라서, 제 1 보조 개구부(A1)의 제 2 폭(W2)은 제 1 메인 개구부(M1)의 제 1 폭(W1)보다 좁다. 본 실시예에서, 패시베이션막(131)은 몸체(112) 상에 형성된 무기질막(132) 및 무기질막(132) 상에 형성된 유기질막(133)을 포함할 수 있다.
절연막(134)은 패시베이션막(131) 상에 형성된다. 여기서, 보조 범프 구조물(130)에 포함되는 절연막(134)은 메인 범프 구조물(120)에 포함된 절연막(124)과 실질적으로 동일할 수 있다. 즉, 보조 범프 구조물(130)의 절연막(134)과 메인 범프 구조물(120)의 절연막(124)은 동일한 공정을 통해 형성될 수 있다. 절연막(134)은 제 1 보조 개구부(A1)와 연통된 제 2 보조 개구부(A2)를 갖는다. 따라서, 보조 패드(116)는 제 1 보조 개구부(A1)와 제 2 보조 개구부(A2)를 통해서 노출된다. 여기서, 보조 패드(116)는 반도체 칩(11) 내부의 전력 배선(P), 즉 전원 배선들 및 접지 배선들의 일부일 수 있다.
본 실시예에서, 도 5에 도시된 바와 같이, 반도체 구조물로 연결되는 전력 배선(P)이 충분히 넓은 폭을 갖는 경우, 제 2 보조 개구부(A2)는 전력 배선(P) 내에 위치하는 대략 정사각형 형상을 가질 수 있다. 또한, 제 1 보조 개구부(A1)는 제 2 보조 개구부(A2)보다 좁은 정사각형 형상을 갖는 하나일 수 있다.
다시, 도 1 및 도 4를 참조하면, 보조 범프(136)는 제 1 보조 개구부(A1)와 제 2 보조 개구부(A2)를 매립하도록 절연막(134) 상에 형성된다. 따라서, 보조 범프(136)는 보조 패드(116)와 전기적으로 접촉한다. 보조 범프(136)가 기판(140)의 회로 패턴(142)과 전기적으로 연결된다. 본 실시예에서, 보조 범프(136)는 제 1 보조 개구부(A1)와 제 2 보조 개구부(A2) 내에 형성된 보조 금속 범프(137) 및 보조 금속 범프(137) 상에 형성된 보조 솔더 범프(138)를 포함할 수 있다. 보조 금속 범프(137)는 대략 원기둥 형상을 갖고, 보조 솔더 범프(138)는 대략 구 형상을 갖는다.
부가적으로, UBM막(135)이 절연막(134)과 보조 범프(136) 사이에 개재될 수 있다. UBM막(135)은 보조 범프(136)를 절연막(134)에 견고하게 고정시키는 역할을 한다.
다시, 도 1을 참조하면, 언더필링층(150)은 반도체 칩(110)과 기판(140) 사이에 형성된 공간을 채운다. 언더필링층(150)은 메인 범프 구조물(120)과 보조 범프 구조물(130)을 외부 충격으로부터 보호한다. 본 실시예에서, 언더필링층(150)의 예로는 액상봉지재(Glop top), 에폭시 몰딩 컴파운드 (Epoxy Molding Compound:EMC) 등을 들 수 있다.
몰딩 부재(160)는 기판(140) 상에 형성되어 반도체 칩(110)을 덮는다. 몰딩 부재(160)는 반도체 칩(110)을 외부 충격으로부터 보호한다. 몰딩 부재(160)의 재질은 언더필링층(150)의 재질과 동일할 수 있고 동일한 공정으로 형성할 수 있다.
외부접속단자(170)들은 기판(140)의 하부면에 실장되어, 회로 패턴(142)과 전기적으로 연결된다. 외부접속단자(170)들의 예로서는 솔더 볼을 들 수 있다.
본 실시예에 따르면, 부가적인 보조 패드에 의해서 반도체 칩으로 전력을 안정적으로 공급할 수 있고, 또한 반도체 칩을 안정적으로 접지시킬 수 있다. 따라서, 플립 칩 패키지가 전원 잡음 등의 영향없이 장시간 고속으로 동작되는 것이 유지될 수 있다.
실시예 2
도 6은 본 발명의 제 2 실시예에 따른 플립 칩 패키지의 보조 범프 구조물을 나타낸 평면도이다.
본 실시예에 따른 플립 칩 패키지(100a)는 패시베이션막과 절연막을 제외하고는 실시예 1의 플립 칩 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들을 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 6을 참조하면, 반도체 구조물로 연결되는 전력 배선(P)이 충분히 넓은 폭을 갖는 경우, 제 2 보조 개구부(A2)는 전력 배선(P) 내에 위치하는 대략 정사각형 형상을 가질 수 있다. 또한, 패시베이션막(131a)에 형성된 제 1 보조 개구부(A1)는 제 2 보조 개구부(A2)보다 넓은 정사각형 형상을 갖는 하나일 수 있다. 즉, 제 1 보조 개구부(A1)의 내벽은 절연막(134a)에 의해 덮여서 보이지 않는다.
실시예 3
도 7은 본 발명의 제 3 실시예에 따른 플립 칩 패키지의 보조 범프 구조물을 나타낸 평면도이다.
본 실시예에 따른 플립 칩 패키지(100b)는 패시베이션막과 절연막을 제외하고는 실시예 1의 플립 칩 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들을 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 7을 참조하면, 반도체 구조물로 연결되는 전력 배선(P)이 충분히 넓은 폭을 갖는 경우, 절연막(134b)에 형성된 제 2 보조 개구부(A2)는 전력 배선(P) 내에 위치하는 대략 정사각형 형상을 가질 수 있다. 또한, 패시베이션막(131b)에 형성된 제 1 보조 개구부(A1)는 제 2 보조 개구부(A2) 내에 위치하고 정사각형 형상을 갖는 4개로 이루어질 수 있다. 즉, 보조 패드(116)는 4개의 제 1 보조 개구부(A1)들을 통해서 노출된다.
실시예 4
도 8은 본 발명의 제 4 실시예에 따른 플립 칩 패키지의 보조 범프 구조물을 나타낸 평면도이다.
본 실시예에 따른 플립 칩 패키지(100c)는 패시베이션막과 절연막을 제외하고는 실시예 1의 플립 칩 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들을 동일한 참조부호들로 나타내고, 또한 동일한 구 성요소들에 대한 반복 설명은 생략한다.
도 8을 참조하면, 반도체 구조물로 연결되는 전력 배선(P)이 좁은 폭을 갖는 경우, 절연막(134c)에 형성된 제 2 보조 개구부(A2)는 전력 배선(P)을 완전히 노출시킬 정도의 폭을 갖는 대략 직사각형 형상을 가질 수 있다. 또한, 패시베이션막(131c)에 형성된 제 1 보조 개구부(A1)는 제 2 보조 개구부(A2) 내에 위치하고 직사각형 형상을 갖는 하나일 수 있다.
실시예 5
도 9는 본 발명의 제 5 실시예에 따른 플립 칩 패키지의 보조 범프 구조물을 나타낸 평면도이다.
본 실시예에 따른 플립 칩 패키지(100d)는 패시베이션막과 절연막을 제외하고는 실시예 1의 플립 칩 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들을 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 9를 참조하면, 반도체 구조물로 연결되는 전력 배선(P)이 좁은 폭을 갖는 경우, 절연막(134d)에 형성된 제 2 보조 개구부(A2)는 전력 배선(P)을 완전히 노출시킬 정도의 폭을 갖는 대략 직사각형 형상을 가질 수 있다. 또한, 패시베이션막(131d)에 형성된 제 1 보조 개구부(A1)는 제 2 보조 개구부(A2) 내에 위치하고 직사각형 형상을 갖는 2개일 수 있다.
실시예 6
도 10은 본 발명의 제 6 실시예에 따른 플립 칩 패키지의 보조 범프 구조물을 나타낸 평면도이다.
본 실시예에 따른 플립 칩 패키지(100e)는 패시베이션막과 절연막을 제외하고는 실시예 1의 플립 칩 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들을 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 10을 참조하면, 동일 전위를 가지면서 평행하게 배열된 인접한 2개의 전력 배선(P2)들이 반도체 구조물로 연결되는 경우, 패시베이션막(131e)에 형성된 제 1 보조 개구부(A1)는 전력 배선(P2)들 각각의 내부에 위치한 2개일 수 있다. 절연막(134e)에 형성된 제 2 보조 개구부(A2)는 2개의 제 1 보조 개구부(A1)들을 노출시키는 크기를 가질 수 있다.
실시예 7
도 11은 본 발명의 제 7 실시예에 따른 플립 칩 패키지의 보조 범프 구조물을 나타낸 평면도이다.
본 실시예에 따른 플립 칩 패키지(100f)는 패시베이션막과 절연막을 제외하고는 실시예 1의 플립 칩 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들을 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 11을 참조하면, 동일 전위를 가지면서 구부러진 형상을 갖는 인접한 3개의 전력 배선(P4, P5)들이 반도체 구조물로 연결되는 경우, 패시베이션막(131f)에 형성된 제 1 보조 개구부(A1)는 전력 배선(P4, P5)들 각각의 내부에 위치한 3개일 수 있다. 여기서, P4와 P5는 전위수준이 다르다. 예를 들면, P4는 전원 배선일 수 있고, P5는 접지 배선일 수 있다. 절연막(134f)에 형성된 제 2 보조 개구부(A2)는 인접한 2개의 제 1 보조 개구부(A1)들을 노출시키는 크기를 갖는 구부러진 형상을 가질 수 있다. 또한, 제 2 보조 개구부(A2)는 다른 위치로 독립된 제 1 보조 개구부(A1)를 노출시키는 크기를 갖는 직사각형 형상을 가질 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따르면, 메인 패드 뿐만 아니라 보조 패드를 통해서도 반도체 칩으로 전력을 공급할 수 있다. 또한, 메인 패드 뿐만 아니라 보조 패드를 이용해서 반도체 칩을 접지시킬 수 있다. 따라서, 반도체 칩으로 전력을 안정적으로 공급할 수 있고, 또한 반도체 칩을 안정적으로 접지시킬 수 있다. 결과적으로, 플립 칩 패키지를 안정적으로 고속으로 동작시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 제 1 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
도 2는 도 1에 도시된 플립 칩 패키지의 반도체 칩을 나타낸 평면도이다.
도 3은 도 1에 도시된 플립 칩 패키지의 메인 범프 구조물을 확대해서 나타낸 단면도이다.
도 4는 도 1에 도시된 플립 칩 패키지의 보조 범프 구조물을 확대해서 나타낸 단면도이다.
도 4a는 본 발명의 다른 실시예에 따른 플립 칩 패키지의 보조 범프 구조물을 확대해서 나타낸 단면도이다.
도 5는 도 4에 도시된 보조 범프 구조물의 개구부들을 나타낸 평면도이다.
도 6은 본 발명의 제 2 실시예에 따른 플립 칩 패키지의 보조 범프 구조물을 나타낸 평면도이다.
도 7은 본 발명의 제 3 실시예에 따른 플립 칩 패키지의 보조 범프 구조물을 나타낸 평면도이다.
도 8은 본 발명의 제 4 실시예에 따른 플립 칩 패키지의 보조 범프 구조물을 나타낸 평면도이다.
도 9는 본 발명의 제 5 실시예에 따른 플립 칩 패키지의 보조 범프 구조물을 나타낸 평면도이다.
도 10은 본 발명의 제 6 실시예에 따른 플립 칩 패키지의 보조 범프 구조물을 나타낸 평면도이다.
도 11은 본 발명의 제 7 실시예에 따른 플립 칩 패키지의 보조 범프 구조물을 나타낸 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
110 ; 반도체 칩 120 ; 메인 범프 구조물
130 : 보조 범프 구조물 140 : 기판
150 : 언더필링층 160 : 몰딩 부재
170 : 외부 접속 단자

Claims (20)

  1. 회로 패턴을 갖는 기판;
    상기 기판 상부에 배치되고 반도체 구조물들이 내장된 몸체, 상기 반도체 구조물들과 전기적으로 연결되어 상기 반도체 구조물들로 전기 신호, 메인 전원 및 메인 접지를 제공하기 위한 메인 패드들, 상기 반도체 구조물들과 전기적으로 연결되어 상기 반도체 구조물들로 보조 전원 및 보조 접지를 제공하기 위한 보조 패드들, 및 상기 보조 패드들의 하부에 배치된 로직 회로를 갖는 반도체 칩;
    상기 반도체 칩과 상기 기판 사이에 배열되어, 상기 회로 패턴과 상기 메인 패드들을 전기적으로 연결시키는 메인 범프 구조물들; 및
    상기 반도체 칩과 상기 기판 사이에 배열되어, 상기 회로 패턴과 상기 보조 패드들을 전기적으로 연결시키는 보조 범프 구조물들을 포함하는 플립 칩 패키지.
  2. 제 1 항에 있어서, 상기 메인 패드들은 상기 몸체의 하부면 중앙부 상에 배열되고, 상기 보조 패드들은 상기 중앙부를 제외한 상기 몸체의 나머지 하부면 상에 배열된 플립 칩 패키지.
  3. 제 1 항에 있어서, 상기 보조 범프 구조물들은 상기 메인 범프 구조물들보다 작은 크기를 갖는 플립 칩 패키지.
  4. 제 1 항에 있어서, 상기 메인 범프 구조물들 각각은
    상기 몸체의 하부면에 형성되고, 상기 메인 패드들을 노출시키는 제 1 메인 개구부를 갖는 패시베이션막;
    상기 패시베이션막의 하부면 상에 형성되고, 상기 제 1 메인 개구부와 연통된 제 2 메인 개구부를 갖는 절연막; 및
    상기 제 1 메인 개구부와 상기 제 2 메인 개구부 내에 형성되어, 상기 메인 패드와 전기적으로 연결된 메인 범프를 포함하는 플립 칩 패키지.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서, 상기 보조 범프 구조물들 각각은
    상기 몸체의 하부면에 형성되고, 상기 보조 패드들을 노출시키는 제 1 보조 개구부를 갖는 패시베이션막;
    상기 패시베이션막의 하부면 상에 형성되고, 상기 제 1 보조 개구부와 연통된 제 2 보조 개구부를 갖는 절연막; 및
    상기 제 1 보조 개구부와 상기 제 2 보조 개구부 내에 형성되어, 상기 보조 패드와 전기적으로 연결된 보조 범프를 포함하는 플립 칩 패키지.
  9. 제 8 항에 있어서, 상기 제 2 보조 개구부는 상기 제 1 보조 개구부보다 넓은 면적을 갖는 플립 칩 패키지.
  10. 제 9 항에 있어서, 상기 제 2 보조 개구부는 하나이고, 상기 제 1 보조 개구부는 상기 하나의 제 2 보조 개구부 내에 위치한 복수개인 플립 칩 패키지.
  11. 제 10 항에 있어서, 상기 제 1 보조 개구부들은 상기 반도체 구조물에 포함된 이웃하는 전력 배선들을 노출시키는 플립 칩 패키지.
  12. 제 9 항에 있어서, 상기 제 2 보조 개구부는 상기 반도체 구조물에 포함된 전력 배선의 폭보다 넓은 폭을 갖는 플립 칩 패키지.
  13. 제 8 항에 있어서, 상기 제 2 보조 개구부는 상기 제 1 보조 개구부보다 좁은 면적을 갖는 플립 칩 패키지.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020080023608A 2008-03-14 2008-03-14 플립 칩 패키지 KR101468875B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080023608A KR101468875B1 (ko) 2008-03-14 2008-03-14 플립 칩 패키지
US12/401,699 US8178969B2 (en) 2008-03-14 2009-03-11 Flip chip package
US13/470,572 US8723315B2 (en) 2008-03-14 2012-05-14 Flip chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080023608A KR101468875B1 (ko) 2008-03-14 2008-03-14 플립 칩 패키지

Publications (2)

Publication Number Publication Date
KR20090098316A KR20090098316A (ko) 2009-09-17
KR101468875B1 true KR101468875B1 (ko) 2014-12-10

Family

ID=41062139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080023608A KR101468875B1 (ko) 2008-03-14 2008-03-14 플립 칩 패키지

Country Status (2)

Country Link
US (2) US8178969B2 (ko)
KR (1) KR101468875B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101468875B1 (ko) * 2008-03-14 2014-12-10 삼성전자주식회사 플립 칩 패키지
JP5445001B2 (ja) * 2009-09-29 2014-03-19 沖電気工業株式会社 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法
KR101632399B1 (ko) 2009-10-26 2016-06-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20140139332A (ko) * 2013-05-27 2014-12-05 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102627991B1 (ko) * 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050233571A1 (en) * 2003-08-22 2005-10-20 Advanced Semiconductor Engineering, Inc. Flip chip package, semiconductor package with bumps and method for manufacturing semiconductor package with bumps
US7696006B1 (en) * 2006-08-29 2010-04-13 Xilinx, Inc. Composite flip-chip package with encased components and method of fabricating same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753253B1 (en) * 1986-06-18 2004-06-22 Hitachi, Ltd. Method of making wiring and logic corrections on a semiconductor device by use of focused ion beams
JP2562906B2 (ja) 1987-07-29 1996-12-11 川惣電機工業株式会社 溶融金属の試料採取容器
US5506499A (en) * 1995-06-05 1996-04-09 Neomagic Corp. Multiple probing of an auxilary test pad which allows for reliable bonding to a primary bonding pad
JPH10321670A (ja) 1997-05-21 1998-12-04 Hitachi Ltd 半導体装置
JP2005086129A (ja) 2003-09-11 2005-03-31 Matsushita Electric Ind Co Ltd 擬似ランド対応プリント基板
US7005752B2 (en) * 2003-10-20 2006-02-28 Texas Instruments Incorporated Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion
US7208776B2 (en) * 2004-01-30 2007-04-24 Broadcom Corporation Fuse corner pad for an integrated circuit
JP4071782B2 (ja) * 2005-05-30 2008-04-02 松下電器産業株式会社 半導体装置
KR100663372B1 (ko) 2005-09-15 2007-01-02 삼성전자주식회사 반도체 메모리 장치 및 이의 유사 접지 패드 생성 방법
JP4740708B2 (ja) * 2005-09-30 2011-08-03 パナソニック株式会社 配線基板、及び半導体装置
US7449785B2 (en) * 2006-02-06 2008-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Solder bump on a semiconductor substrate
US7635643B2 (en) * 2006-04-26 2009-12-22 International Business Machines Corporation Method for forming C4 connections on integrated circuit chips and the resulting devices
JP5151158B2 (ja) * 2007-01-23 2013-02-27 富士通セミコンダクター株式会社 パッケージ、およびそのパッケージを用いた半導体装置
KR101468875B1 (ko) * 2008-03-14 2014-12-10 삼성전자주식회사 플립 칩 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050233571A1 (en) * 2003-08-22 2005-10-20 Advanced Semiconductor Engineering, Inc. Flip chip package, semiconductor package with bumps and method for manufacturing semiconductor package with bumps
US7696006B1 (en) * 2006-08-29 2010-04-13 Xilinx, Inc. Composite flip-chip package with encased components and method of fabricating same

Also Published As

Publication number Publication date
KR20090098316A (ko) 2009-09-17
US20090230549A1 (en) 2009-09-17
US8723315B2 (en) 2014-05-13
US8178969B2 (en) 2012-05-15
US20120223427A1 (en) 2012-09-06

Similar Documents

Publication Publication Date Title
KR101652386B1 (ko) 집적회로 칩 및 이의 제조방법과 집적회로 칩을 구비하는 플립 칩 패키지 및 이의 제조방법
US6768190B2 (en) Stack type flip-chip package
US8525318B1 (en) Semiconductor device and fabricating method thereof
US7880491B2 (en) Multilayer semiconductor device
EP1897138B1 (en) Semiconductor device and mounting structure thereof
CN107180826B (zh) 半导体封装组件
KR20170121671A (ko) 팬-아웃 반도체 패키지
KR101620350B1 (ko) 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드
KR101468875B1 (ko) 플립 칩 패키지
KR20080022454A (ko) 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법
US7786600B2 (en) Circuit substrate having circuit wire formed of conductive polarization particles, method of manufacturing the circuit substrate and semiconductor package having the circuit wire
US8310062B2 (en) Stacked semiconductor package
US6476472B1 (en) Integrated circuit package with improved ESD protection for no-connect pins
CN102057481A (zh) 具有电源和接地通孔的封装
US11994534B2 (en) Testing device for integrated circuit package
KR100895816B1 (ko) 반도체 패키지
US11557491B2 (en) Selective underfill assembly and method therefor
US20080088005A1 (en) SIP package with small dimension
KR100378185B1 (ko) 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프
US7193314B2 (en) Semiconductor devices and substrates used in thereof
KR101473300B1 (ko) 플립 칩 패키지 및 그의 제조 방법
KR20100055088A (ko) 반도체 패키지
KR101006529B1 (ko) 볼 랜드 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
KR20000007745A (ko) 볼그리드어레이
CN116264755A (zh) 具导电通孔阵列基板的电子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 6