CN1941353A - 布线基板及半导体器件 - Google Patents

布线基板及半导体器件 Download PDF

Info

Publication number
CN1941353A
CN1941353A CNA2006101399832A CN200610139983A CN1941353A CN 1941353 A CN1941353 A CN 1941353A CN A2006101399832 A CNA2006101399832 A CN A2006101399832A CN 200610139983 A CN200610139983 A CN 200610139983A CN 1941353 A CN1941353 A CN 1941353A
Authority
CN
China
Prior art keywords
mentioned
semiconductor element
conductor wiring
electrode
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101399832A
Other languages
English (en)
Inventor
今村博之
幸谷信之
中村嘉文
德岛健志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1941353A publication Critical patent/CN1941353A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明的布线基板，具有挠性绝缘基材、排列设置在挠性绝缘基材上的多条导体布线(2)、在各导体布线的位于安装半导体元件(4)的区域的端部设置的突起电极(3)。还具有：辅助导体布线(11)，与最外侧的导体布线(10)的外侧邻接，位于安装半导体元件的区域的最外侧角部；以及辅助突起电极(12)，在辅助导体布线上与导体布线上的突起电极排列形成。在辅助导体布线的从辅助突起电极向半导体元件安装区域的外侧方向，在辅助突起电极的附近形成了终端；在辅助导体布线的从辅助突起电极向半导体元件安装区域的内侧方向，在辅助突起电极的附近弯曲并与邻接的最外侧的导体布线的前端连接。该布线基板的结构，可以抑制最外侧的导体布线断线。

Description

布线基板及半导体器件
技术领域
本发明涉及如薄膜上芯片(COF)所使用的带式载体基板那样的布线基板、及接合该布线基板及半导体元件的半导体器件。
背景技术
作为使用了薄膜基材的封装模块的一种已知有COF(Chip ONFilm)。图5是表示特开2004-327936号公报中所述的COF的一例的一部分的断面图。COF具有在利用柔软的绝缘性薄膜基材1制作的带式载体基板上安装有半导体元件4并由密封树脂5保护的结构，主要用作平板显示器的驱动用驱动器。
带式载体基板的主要的要素包括绝缘性的薄膜基材1、形成在其面上的导体布线2及该导体布线2上的突起电极3。根据需要，在导体布线2的一部分和突起电极3上形成有金属镀膜6，在导体布线2的其他部分形成有绝缘树脂的阻焊剂7的层。一般使用聚酰亚胺作为薄膜基材1，使用铜作为导体布线2。并且，突起电极3的形成方法一般是在薄膜基材1上形成导体布线2之后通过金属镀敷形成。
导体布线2通过突起电极3与半导体元件4上的电极焊盘8连接。连接方法一般是采用在带式载体基板上的半导体安装部涂敷密封树脂之后，使半导体元件4的电极焊盘8和带式载体基板的突起电极相对置，施加超声波、热及压力。
图6是示意地表示使半导体元件4上的电极焊盘8和带式载体基板上的突起电极3互相对置的状态的例子的平面图。但是，考虑到便于看清，是从薄膜基材1侧看省略了薄膜基材1的图示的图。如图6所示，半导体元件4的安装区域的多个导体布线2，一般是以直线状互相平行。
如上所述，在带式载体基板上安装半导体元件时，对半导体元件4的电极焊盘8和带式载体基板的突起电极3施加超声波、热和压力。这时，半导体元件4的角部特别容易集中由超声波和压力所造成的应力，最外侧的导体布线2容易断线。图7是表示半导体元件4的角部的导体布线2断线的状态。如图7所示，导体布线2的断线部位9沿着突起电极3的半导体元件4的外侧的边最容易出现。
作为应对该故障的对策，可以考虑使配置在最外侧的导体布线2比其他导体布线2粗的方法。但是，在此情况下，如上所述突起电极3是在形成导体布线2之后用金属镀敷形成，所以，最外侧的导体布线2的突起电极3形成得比其他导体布线2的突起电极3高。由这样产生的突起电极3的台阶产生接触不良，不适合安装半导体元件4。
并且，随着今后的引线间距变窄而导体布线2的宽度减小，则更容易发生上述断线部位9，成为问题。
发明内容
本发明的目的是提供一种布线基板，能够抑制由接合布线基板的突起电极和半导体元件的电极焊盘时的应力集中产生的、最外侧的导体布线的断线。
本发明的布线基板，作为基本结构具有：挠性绝缘基材；排列设置在上述挠性绝缘基材上的多条导体布线；在上述各导体布线的位于安装半导体元件的区域的端部设置的突起电极；通过使形成在上述半导体元件的电极端子和上述突起电极接合，将上述半导体元件安装在上述导体布线上。
为了解决上述问题，本发明的第1构成的布线基板，还具有：辅助导体布线，与最外侧的上述导体布线的外侧邻接，位于安装上述半导体元件的区域的最外侧角部；以及辅助突起电极，在上述辅助导体布线上与上述导体布线上的上述突起电极排列形成；在上述辅助导体布线的、从上述辅助突起电极向上述半导体元件安装区域的外侧方向，在上述辅助突起电极的附近形成了终端；在上述辅助导体布线的、从上述辅助突起电极向上述半导体元件安装区域的内侧方向，在上述辅助突起电极的附近弯曲，并与邻接的最外侧的导体布线的前端连接。
本发明的第2结构的布线基板，位于安装上述半导体元件的区域的最外侧角部的最外侧的上述导体布线，从上述突起电极向上述半导体元件安装区域的外侧方向，在上述突起电极的附近形成了终端；从上述突起电极向上述半导体元件安装区域的内侧方向弯曲，与安装上述半导体元件的区域的排列了上述突起电极的边邻接的边相交叉并向外延伸。
本发明的第3构成的布线基板，位于安装上述半导体元件的区域的最外侧角部的最外侧的上述导体布线，从上述突起电极向上述半导体元件安装区域的外侧方向，在从上述突起电极到安装上述半导体元件的区域的边缘，具有至少一个弯曲部。
附图说明
图1是表示本发明实施方式1的带式载体基板的一部分的平面图。
图2是表示将该带式载体基板的一部分变形的例子的平面图。
图3是表示本发明实施方式2的带式载体基板的一部分的平面图。
图4是表示本发明实施方式3的带式载体基板的一部分的平面图。
图5是表示使用了现有例的带式载体基板的半导体器件的一部分的断面图。
图6是表示使用了现有例的带式载体基板的一部分的平面图。
图7是表示现有例的半导体器件的一部分的平面图。
具体实施方式
本发明的第1结构的布线基板具有：位于半导体元件安装区域的最外侧角部的辅助导体布线、及形成在上述辅助导体布线上的辅助突起电极。在上述辅助导体布线的、从辅助突起电极向外侧方向，在上述辅助突起电极的附近形成了终端；在上述辅助导体布线的、从上述辅助突起电极向上述半导体元件安装区域的内侧方向弯曲，并与邻接的最外侧的导体布线的前端相连接，所以，通过辅助突起电极的配置能够减小对最外侧的导体布线的应力集中，抑制断线。
希望在第1结构的布线基板中，在上述辅助导体布线的、从上述辅助突起电极向上述半导体元件安装区域的外侧方向，在超过上述辅助突起电极的、长度大于0μm小于300μm的范围的位置形成了终端。
并且，希望在上述辅助导体布线的上述半导体元件安装区域的外侧方向的终端的延长线上，具有与上述辅助导体布线不连续形成的假导体布线部。
若采用本发明的第2结构的布线基板，最外侧的上述导体布线在从上述突起电极向上述半导体元件安装区域的外侧方向，在上述突起电极的附近形成了终端，在从上述突起电极向上述半导体元件安装区域的内侧方向弯曲，并同安装半导体元件的区域的、与上述突起电极排列的边相邻接的边进行交叉，向外延伸。这样一来，能够避开向最外侧的导体布线的应力集中的部位的布线，采用另外的路线，能够避免由应力集中造成的断线。
希望在本发明的第2构成的布线基板中，位于安装上述半导体元件的区域的最外侧角部的最外侧的上述导体布线，从上述突起电极向上述半导体元件安装区域的外侧方向，在超过上述突起电极的、长度大于0μm小于300μm的范围的位置形成了终端。
并且，希望在上述最外侧的导体布线的、从上述突起电极向上述半导体元件安装区域的外侧方向的终端的延长线上，具有与上述最外侧的导体布线不连续形成的假导体布线部。
若采用第3构成的布线基板，位于最外侧角部的最外侧的上述导体布线，从上述突起电极向上述半导体元件安装区域的外侧方向，在从上述突起电极到安装上述半导体元件的区域的边缘，具有至少一个弯曲部。通过在最外侧的导体布线的应力集中的部位上配置弯曲部，能够缓和应力集中，抑制断线。
本发明的半导体器件具有：上述任一结构的布线基板、以及安装在上述布线基板上的半导体元件，上述半导体元件的电极焊盘和上述导体布线通过上述突起电极连接。
以下参照附图，详细说明本发明的实施方式。但是，对于根据图5～图7说明的现有例的部件相同的部件，标注相同的符号省略详细说明。
(实施方式1)
参照图1，详细说明实施方式1的带式载体基板(布线基板)的结构。图1是表示实施方式1的带式载体基板的半导体元件安装部的平面图。但考虑到便于看清，从薄膜基材1(参见图5)侧看的结构，省略薄膜基材1的图示，仅示意地表示导体布线2和突起电极3与半导体元件4上的电极焊盘8的关系。在以下的实施方式中也一样进行图示。
如图1所示，与半导体元件4上的电极焊盘8相对应，在多个导体布线2上形成有各突起电极3。在最外侧的导体布线10的外侧，即与半导体元件4的最外边角部相对应的位置配置有辅助导体布线11，形成有辅助突起电极12。在辅助导体布线11的、从辅助突起电极12朝向半导体元件4安装区域的外侧的一侧，在辅助突起电极12的附近形成了终端。从辅助突起电极12向半导体元件4安装区域的内侧方向的端部弯曲，与邻接的最外侧的导体布线10的前端相连接。但是，连接辅助导体布线11的导体布线不仅限于邻接的一条导体布线10，也可以包括位于半导体元件4的同一边上的其他导体布线2形成多条导体布线。辅助导体布线11和辅助突起电极12与通常的导体布线2和突起电极3一样形成。
在以上结构的情况下，在连接半导体元件4的电极焊盘8和布线基板上的突起电极3时，最外侧的导体布线10的突起电极3的端部通过邻接的辅助突起电极12缓和连接时的应力。并且，在从辅助突起电极12向半导体元件4的内侧的区域，实验证明最外侧的导体布线10不易断线，能确保导体布线的导通。
而且，虽未图示，希望辅助导体布线11设计成从突起电极3的设计位置突出这样的量，即，形成辅助突起电极12的工序的形成位置偏移量。但是，通过实验已确认，从突起电极3的设计位置的突出量可以设为300μm以下，如此也具有充分的效果。
图2是表示图1所示的方式的变形例。该例的结构是，从辅助导体布线11的辅助突起电极12，在半导体元件安装区域的外侧方向延长线上，附加了假导体布线部13。
假导体布线13未与辅助导体布线11上的辅助突起电极12连接。但是，与邻接的最外侧的导体布线10形成为相同的图形。在图2所示的结构的情况下，半导体元件4的角部的导体布线实质上成为连续的图形，所以，在安装半导体器件4时，布线基板的热膨胀不论部位而均匀。其结果，能够避免接合时的突起电极3和电极焊盘8的局部位置偏移。而且，虽未图示，假导体布线13也可以在未图示的区域外与最外侧的导体布线10、或其他导体布线2相连接。
(实施方式2)
参照图3说明实施方式2的带式载体基板(布线基板)的结构。图3是表示实施方式2的带式载体基板的半导体元件安装部的平面图。
在本实施方式中，在与半导体元件4的最外侧角部对应的位置配置的最外侧的导体布线14，其结构不同于其他通常的导体布线2。也就是说，在最外侧的导体布线14中，从突起电极3向半导体器件4安装区域的外侧方向(图的上方)，在突起电极3的附近形成了终端。在从突起电极3向半导体元件4安装区域的内侧方向，向同半导体元件4安装区域的与排列了突起电极3的边邻接的边(图的侧边)相交叉的方向弯曲，向外延伸形成了弯曲布线部14a。
在该结构的情况下，在最外侧的导体布线14，在比突起电极3靠内侧的半导体器件4的区域，导体布线很难断线，所以，能够确保最外侧的导体布线14的导通。而且，与最外侧的导体布线14相邻接的导体布线2，也由于最外侧的导体布线14上的突起电极3和电极焊盘8的抵接而缓和应力，所以能够确保导体布线2的导通。
而且，虽未图示，希望最外侧的导体布线14设计成从突起电极3的设计位置突出这样的量，即，形成突起电极3的工序的形成位置偏移量以上。通过实验已确认，从突起电极3的设计位置的突出量可以设计成300μm以下，如此也具有充分的效果。
再者，虽未图示与图2一样，从最外侧的导体布线14的突起电极3在半导体器件安装区域的外侧方向延长线上，未与突起电极3相连接，但是，能够附加具有与邻接的导体布线2相同图形的假导体布线部。这样，半导体元件4的角部的导体布线成为实质上连续的图形，所以在安装半导体元件4时，布线基板的热膨胀不论部位而均匀。其结果，能够避免接合时的突起电极3和电极焊盘8的局部位置偏移。
(实施方式3)
关于实施方式3的带式载体基板(布线基板)的结构，参照图4进行说明。图4是表示实施方式3的带式载体基板的半导体元件安装部的平面图。
在本实施方式中，在半导体元件4的与最外侧角部对应的位置配置的最外侧的导体布线15，其结构不同于其他通常的导体布线2。也就是说，最外侧的导体布线15从突起电极3到半导体元件4的安装区域的边缘，具有至少一个弯曲部15a。最外侧的导体布线15的半导体元件4的安装区域内侧的端部，不同于通常的导体布线2的结构。
在这种结构的情况下，最外侧的导体布线15的突起电极3受到的应力由弯曲部15a缓和，所以能够确保最外侧的导体布线15的导通。而且，与最外侧的导体布线15相邻接的导体布线2也由于最外侧的导体布线15上的突起电极3和电极焊盘8的抵接缓和应力，因此，能够确保导体布线2的导通。
通过以上实施方式，在向布线基板安装半导体元件时能够抑制最外部的导体布线的断线，能够提供具有可靠性的半导体器件。

Claims (10)

1.一种布线基板，具有：
挠性绝缘基材；
排列设置在上述挠性绝缘基材上的多条导体布线；
在上述各导体布线的位于安装半导体元件的区域的端部设置的突起电极；
通过使形成在上述半导体元件的电极端子和上述突起电极接合，将上述半导体元件安装在上述导体布线上；
其特征在于，该布线基板具有：
辅助导体布线，与最外侧的上述导体布线的外侧邻接，位于安装上述半导体元件的区域的最外侧角部；以及
辅助突起电极，在上述辅助导体布线上与上述导体布线上的上述突起电极排列形成；
在上述辅助导体布线的、从上述辅助突起电极向上述半导体元件安装区域的外侧方向，在上述辅助突起电极的附近形成了终端；
在上述辅助导体布线的、从上述辅助突起电极向上述半导体元件安装区域的内侧方向，弯曲并与邻接的最外侧的导体布线的前端连接。
2.如权利要求1所述的布线基板，其特征在于，在上述辅助导体布线的、从上述辅助突起电极向上述半导体元件安装区域的外侧方向，在超过上述辅助突起电极的、长度大于0μm小于300μm的范围的位置形成了终端。
3.如权利要求1所述的布线基板，其特征在于，在上述辅助导体布线的上述半导体元件安装区域的外侧方向的终端的延长线上，具有与上述辅助导体布线不连续形成的假导体布线部。
4.一种布线基板，具有：
挠性绝缘基材；
排列设置在上述挠性绝缘基材上的多条导体布线；
在上述各导体布线的位于安装半导体元件的区域的端部设置的突起电极；
通过使形成在上述半导体元件的电极端子和上述突起电极接合，将上述半导体元件安装在上述导体布线上；
其特征在于，
位于安装上述半导体元件的区域的最外侧角部的最外侧的上述导体布线，从上述突起电极向上述半导体元件安装区域的外侧方向，在上述突起电极的附近形成了终端；从上述突起电极向上述半导体元件安装区域的内侧方向弯曲，与安装上述半导体元件的区域的与排列了上述突起电极的边邻接的边相交叉并向外延伸。
5.如权利要求4所述的布线基板，其特征在于，位于安装上述半导体元件的区域的最外侧角部的最外侧的上述导体布线，从上述突起电极向上述半导体元件安装区域的外侧方向，在超过上述突起电极的、长度大于0μm小于300μm的范围的位置形成了终端。
6.如权利要求4所述的布线基板，其特征在于，在上述最外侧的导体布线的、从上述突起电极向上述半导体元件安装区域的外侧方向的终端的延长线上，具有与上述最外侧的导体布线不连续形成的假导体布线部。
7.一种布线基板，具有：
挠性绝缘基材；
排列设置在上述挠性绝缘基材上的多条导体布线；
在上述各导体布线的位于安装半导体元件的区域的端部设置的突起电极；
通过使形成上述半导体元件的电极端子和上述突起电极接合，将上述半导体元件安装在上述导体布线上；
其特征在于，
位于安装上述半导体元件的区域的最外侧角部的最外侧的上述导体布线，从上述突起电极向上述半导体元件安装区域的外侧方向，在从上述突起电极到安装上述半导体元件的区域的边缘，具有至少一个弯曲部。
8.一种半导体器件，其特征在于，具有如权利要求1所述的布线基板和安装在上述布线基板上的半导体元件，上述半导体元件的电极焊盘和上述导体布线通过上述突起电极连接。
9.一种半导体器件，其特征在于，具有如权利要求4所述的布线基板和安装在上述布线基板上的半导体元件，上述半导体元件的电极焊盘和上述导体布线通过上述突起电极连接。
10.一种半导体器件，其特征在于，具有如权利要求7所述的布线基板和安装在上述布线基板上的半导体元件，上述半导体元件的电极焊盘和上述导体布线通过上述突起电极连接。
CNA2006101399832A 2005-09-30 2006-09-28 布线基板及半导体器件 Pending CN1941353A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP287854/2005 2005-09-30
JP2005287854A JP4740708B2 (ja) 2005-09-30 2005-09-30 配線基板、及び半導体装置

Publications (1)

Publication Number Publication Date
CN1941353A true CN1941353A (zh) 2007-04-04

Family

ID=37901126

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101399832A Pending CN1941353A (zh) 2005-09-30 2006-09-28 布线基板及半导体器件

Country Status (5)

Country Link
US (2) US7439611B2 (zh)
JP (1) JP4740708B2 (zh)
KR (1) KR20070037310A (zh)
CN (1) CN1941353A (zh)
TW (1) TW200721427A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5164523B2 (ja) * 2006-12-15 2013-03-21 キヤノン株式会社 インクジェット記録ヘッド
JP4994968B2 (ja) * 2007-06-21 2012-08-08 キヤノン株式会社 インクジェットプリントヘッドの製造方法
KR101468875B1 (ko) * 2008-03-14 2014-12-10 삼성전자주식회사 플립 칩 패키지
JP4775408B2 (ja) * 2008-06-03 2011-09-21 ソニー株式会社 表示装置、表示装置における配線のレイアウト方法および電子機器
KR102201116B1 (ko) 2019-01-23 2021-01-08 한국화학연구원 악취 및 미세먼지 등을 포함한 유해물질이 저감된 아스팔트 제조 공정 및 그 시스템
KR102299697B1 (ko) 2019-05-09 2021-09-08 한국화학연구원 양극성 첨가제를 이용한 악취 및 유해물질이 저감된 아스팔트 제조 공정
KR102176906B1 (ko) 2019-04-16 2020-11-10 인성에이앤티 주식회사 아스콘 악취제거장치 및 방법
KR102458793B1 (ko) 2019-11-18 2022-10-25 김영중 아스콘 제조단계시 발생되는 악취 및 분진 제거방법
KR20240001549A (ko) * 2022-06-27 2024-01-03 엘지이노텍 주식회사 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR102493032B1 (ko) 2022-07-15 2023-01-31 주식회사 메트로엔지니어링 자갈 순환식 건식 전기 집진장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JPH02137345A (ja) * 1988-11-18 1990-05-25 Nec Corp Ｔａｂ型半導体装置
JPH02205333A (ja) * 1989-02-03 1990-08-15 Hitachi Cable Ltd Ｔａｂ用テープキャリア
JPH04364744A (ja) * 1991-06-12 1992-12-17 Seiko Epson Corp Ｔａｂ実装の構造
JPH05136312A (ja) * 1991-11-15 1993-06-01 Sony Corp 半導体装置
JPH0897252A (ja) * 1994-09-28 1996-04-12 Fuji Xerox Co Ltd フィルムキャリア
JPH08316270A (ja) * 1995-05-23 1996-11-29 Hitachi Ltd テープキャリアおよびそれを用いた半導体装置
JPH0955407A (ja) * 1995-08-17 1997-02-25 Mitsubishi Electric Corp テープキャリア構造
JPH10199912A (ja) * 1997-01-16 1998-07-31 Hitachi Ltd 半導体装置
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
JP2002026083A (ja) * 2000-07-05 2002-01-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6451626B1 (en) * 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
SG120879A1 (en) * 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
JP3565835B1 (ja) 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP4786976B2 (ja) * 2005-09-13 2011-10-05 パナソニック株式会社 配線基板及びその製造方法、並びに半導体装置

Also Published As

Publication number Publication date
US20090020318A1 (en) 2009-01-22
KR20070037310A (ko) 2007-04-04
JP2007103431A (ja) 2007-04-19
JP4740708B2 (ja) 2011-08-03
TW200721427A (en) 2007-06-01
US20070075439A1 (en) 2007-04-05
US7439611B2 (en) 2008-10-21

Similar Documents

Publication Publication Date Title
CN1941353A (zh) 布线基板及半导体器件
US7435914B2 (en) Tape substrate, tape package and flat panel display using same
KR100689681B1 (ko) 필름기판 및 그 제조방법과 화상표시용 기판
US7652356B2 (en) Tape carrier, tape carrier for liquid crystal display device, and liquid crystal display device
KR101234461B1 (ko) 반도체 장치 및 표시 장치
CN1870256A (zh) 连接主装置元件的带自动键合封装
CN1269200C (zh) 集成电路器件和布线板
JP2012164846A (ja) 半導体装置、半導体装置の製造方法、及び表示装置
CN109979907B (zh) 电子产品
US7379307B2 (en) Wiring board and method for manufacturing the same, and semiconductor device
US11762436B2 (en) Display device, method for manufacturing display device, and printed wiring board
KR20070006604A (ko) 표시 패널 및 표시 장치
CN1725486A (zh) 具有减轻应力集中结构的印刷电路板及其半导体芯片封装
CN112270907A (zh) 一种驱动电路载体和显示装置
US7385289B2 (en) Semiconductor device using inorganic film between wiring layer and bonding pad
KR101091907B1 (ko) 굽힘에 의한 크랙을 방지할 수 있는 연성 회로기판 및 그제조 방법
CN101820722A (zh) 平面显示装置的柔性印刷电路板
US10211118B2 (en) Semiconductor module
US20130032940A1 (en) Chip package structure
CN1264393C (zh) 选择性电镀法
US7745726B2 (en) Assembly structure
CN1377077A (zh) 半导体器件
JP2005109377A (ja) 半導体装置およびその製造方法
JP2006332667A (ja) リードボンディング時にクラックを防止するテープパッケージ
JP4513969B2 (ja) 電子デバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20070404

C20 Patent right or utility model deemed to be abandoned or is abandoned