CN1269200C - 集成电路器件和布线板 - Google Patents

集成电路器件和布线板 Download PDF

Info

Publication number
CN1269200C
CN1269200C CNB2004100472456A CN200410047245A CN1269200C CN 1269200 C CN1269200 C CN 1269200C CN B2004100472456 A CNB2004100472456 A CN B2004100472456A CN 200410047245 A CN200410047245 A CN 200410047245A CN 1269200 C CN1269200 C CN 1269200C
Authority
CN
China
Prior art keywords
pad
inclined side
substrate
integrated circuit
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100472456A
Other languages
English (en)
Other versions
CN1574262A (zh
Inventor
田野仓胜
柳田幸雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1574262A publication Critical patent/CN1574262A/zh
Application granted granted Critical
Publication of CN1269200C publication Critical patent/CN1269200C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02—Soldered or welded connections
    • H01R4/027—Soldered or welded connections comprising means for positioning or holding the parts to be soldered or welded
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/02—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
    • H01R43/0249—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections for simultaneous welding or soldering of a plurality of wires to contact elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种具有在第一方向中排列的多个第一焊盘到多个第四焊盘的半导体器件，从而形成第一到第四焊盘行。第一到第四焊盘行以指定的顺序在垂直于第一方向的第二方向中排列。在第一到第四焊盘行与半导体芯片之间分别连接第一到第四引线。在每个第二焊盘靠近第三焊盘行的侧面的角部形成与第一方向斜交的第一倾斜侧面。以每个第三焊盘面对第一倾斜侧面的方式形成与第二方向斜交的第二倾斜侧面。每个第一引线具有在第一倾斜侧面和第二倾斜侧面之间提供的并且沿与第一方向斜交的方向延伸的第一倾斜部分。

Description

集成电路器件和布线板
技术领域
本发明涉及具有集成电路和用于为集成电路接收和输出信号的多个焊盘的集成电路器件以及集成电路器件的布线板。更具体的，本发明涉及集成电路器件，例如载带封装(tape carrier package)、半导体芯片或电子器件，以及布线板，例如载带或印制电路板。
背景技术
在探针板和半导体集成电路之间信号的输入和输出通过焊盘进行。例如，在安装在TCP(载带封装)，例如，TAB(卷带自动键合)或COF(薄膜上芯片)上的半导体芯片与探针板之间信号的输入和输出通过在TCP的基膜上提供的焊盘进行。在形成在半导体芯片上的集成电路与探针板之间信号的输入和输出通过在半导体衬底上提供的焊盘进行。
为了保证在探针板上提供的探针更容易与焊盘接触，焊盘布局的优化是非常重要的。例如，日本专利待审公开No.2002-196036公开了在倾向于安装在TCP上的半导体衬底的纵向的方向中布置多个焊盘，以便保证探针更容易与TCP上的焊盘接触的技术。
但是，现有技术存在以下缺点。最近，从半导体集成电路输入和输出的信号的数量不断增加。因此，在探针板和半导体集成电路之间信号的输入和输出所需的焊盘的数量也不断增加。根据在日本专利待审公开No.2002-196036中介绍的技术，焊盘数量的增加与焊盘数量成比例地增大了布置焊盘的区域面积。
但是，与焊盘数量成比例的焊盘布置区的面积的增加导致集成电路器件成本的增加。例如，在TCP上焊盘布置所需的面积的增加增加了用于TCP的制造成本。同样，在半导体芯片上焊盘布置所需的面积的增加增加了用于半导体芯片的制造成本。因此，存在降低焊盘布置所需面积的需求。
发明内容
本发明的目的是提供具有更小的用于从探针板输入和输出信号的焊盘的布置区的集成电路器件及其布线板。
下面使用将在后面本发明的实施例的介绍中使用的参考符号介绍本发明。增加这些参考符号是为了表明在附带的权利要求书中所叙述的与在实施例中所介绍的之间的关系。但是，注意，增加的参考符号不应当用来说明在附带的权利要求书中所述主题的技术范围。
集成电路器件包括：基板(21、27、15)；在基板上的第一方向(x方向)中提供的具有多个第一焊盘(3)的第一焊盘行；在基板上的第一方向(x方向)中提供的具有多个第二焊盘(4)的第二焊盘行；在基板上的第一方向(x方向)中提供的具有多个第三焊盘(5)的第三焊盘行，第一到第三焊盘行在垂直于第一方向(x方向)的第二方向(y方向)中彼此间隔开，第二焊盘行夹在第一和第三焊盘行之间；在基板上提供的并且分别连接到多个第一焊盘上的多个第一引线(7)；在基板上提供的并且分别连接到多个第二焊盘上的多个第二引线(8)；在基板上提供的并且分别连接到多个第三焊盘上的多个第三引线(9)；以及在基板上的一位置提供的并且连接到第一引线、第二引线和第三引线的集成电路(1、14、16)，在该位置集成电路与第二焊盘行夹着第三焊盘行。
并且，在每个第二焊盘(4)的靠近第三焊盘行的侧面的角部形成沿与第一方向偏交的方向延伸的第一倾斜侧面(4a)，在每个第三焊盘(5)的面对第一倾斜侧面(4a)的角部形成沿与第二方向偏交的方向延伸的第二倾斜侧面(5a)，并且每个第一引线(7)具有在第一倾斜侧面(4a)和第二倾斜侧面(5a)之间提供的并且沿与第一方向偏交的方向延伸的第一倾斜部分(7a)。
根据本发明，第二焊盘(4)和第三焊盘(5)的角部被切掉，并且第一引线(7)的第一倾斜部分(7a)穿过切角部分。这可以在第二方向(y方向)减小第三焊盘(5)的中心和从第二焊盘(4)的中心到第三焊盘(5)的中心的偏移之间的距离，同时保证在第二焊盘(4)与第一引线(7)之间所要求的间距以及第三焊盘(5)和第一引线(7)之间所要求的间距。因此，可以有效地减少第一焊盘(3)、第二焊盘(4)和第三焊盘(5)的布置所需半导体器件的面积。
最好第一倾斜侧面(4a)延伸的方向、第二倾斜侧面(5a)延伸的方向以及第一倾斜部分(7a)延伸的方向彼此平行。
最好多个第一焊盘(3)等距离排列，多个第二焊盘(4)等距离排列，多个第三焊盘(5)等距离排列，第一焊盘(3)的排列间距(D)、第二焊盘(4)的排列间距(D)、第三焊盘(5)的排列间距(D)彼此相等，在第一方向(x方向)从第一焊盘(3)的中心(13)到第二焊盘(4)的中心(14)的偏移(Lx)等于在第一方向(x方向)从第二焊盘(4)的中心(14)到第三焊盘(5)的中心(15)的偏移(Lx)，并且在第二方向(y方向)从第一焊盘(3)的中心(13)到第二焊盘(4)的中心(14)的偏移(Ly)等于在第二方向(y方向)从第二焊盘(4)的中心(14)到第三焊盘(5)的中心(15)的偏移(Ly)。
这不与第一焊盘(3)、第二焊盘(4)和第三焊盘(5)的排列冲突。各个焊盘的排列可以提供一致的接触压力，使探针板的探针与第一焊盘(3)、第二焊盘(4)和第三焊盘(5)接触。
此外，集成电路器件的焊盘行的数量至少为三，并且不限于三行。
集成电路器件具有在基板上的第一方向(x方向)中提供的具有多个第四焊盘(6)的第四焊盘行，第三焊盘行夹在第二和第四焊盘行之间；以及在基板上提供的并且分别在多个第四焊盘和集成电路之间连接的多个第四引线(10)。在每个第三焊盘(5)的第二倾斜侧面(5a)的对角部分形成与第一方向(x方向)斜交的第三倾斜侧面(5b)，在面对第三倾斜侧面(5b)的每个第四焊盘(6)的角部形成与第一方向斜交的第四倾斜侧面(6a)，每个第一引线(7)具有在第三倾斜侧面(5b)和第四倾斜侧面(6a)之间提供的并沿与第一方向斜交的的方向延伸的第二倾斜部分(7b)，，每个第二引线(8)具有在第三倾斜侧面(5b)和第四倾斜侧面(6a)之间提供的并沿与第一方向斜交的的方向延伸的第三倾斜部分(8a)。
在这种情况下，最好第三倾斜侧面(5b)延伸的方向、第四倾斜侧面(6a)延伸的方向、第二倾斜部分(7b)延伸的方向和第三倾斜部分(8a)延伸的方向彼此平行。这可以使第一焊盘(3)、第二焊盘(4)、第三焊盘(5)和第四焊盘(6)的排列所需区域的面积更小。
当集成电路器件的焊盘行的数量大于四个时，优选在第二焊盘行和第四焊盘行之间提供多个第三焊盘行。
基板是TCP，例如COP或TAB的载带的基膜，集成电路是安装在载带上的半导体芯片，集成电路器件是载带封装。
或者，基板是半导体芯片的半导体衬底，集成电路是形成在半导体衬底表面上的集成电路，集成电路器件是半导体芯片。
基板是印制布线板的绝缘基板，集成电路是在绝缘基板上提供的电路，集成电路器件是电子器件。
根据本发明的布线板包括：基板(21、27、15)；在基板上的第一方向中提供的具有多个第一焊盘(3)的第一焊盘行；在基板上的第一方向中提供的具有多个第二焊盘(4)的第二焊盘行；在基板上的第一方向中提供的具有多个第三焊盘(5)的第三焊盘行，第一到第三焊盘行在垂直于第一方向的第二方向中彼此间隔开，第二焊盘行夹在第一和第三焊盘行之间；在基板上提供的并且分别连接到多个第一焊盘上的多个第一引线(7)；在基板上提供的并且分别连接到多个第二焊盘上的多个第二引线(8)；以及在基板上提供的并且分别连接到多个第三焊盘上的多个第三引线(9)。
在每个第二焊盘(4)的靠近第三焊盘行的侧面的角部形成沿与第一方向偏交的方向延伸的第一倾斜侧面(4a)，在每个第三焊盘(5)面对第一倾斜侧面(4a)的角部形成沿与第二方向偏交的方向延伸的第二倾斜侧面(5a)，并且每个第一引线(7)具有在第一倾斜侧面(4a)和第二倾斜侧面(5a)之间提供的并且沿与第一方向偏交的方向延伸的第一倾斜部分(7a)。
本发明可以减小用于从集成电路输入和输出信号的焊盘排列的区域的面积，并且实现集成电路器件的尺寸的减小和成本的降低。
附图说明
图1示出了根据本发明第一实施例的集成电路器件的平面图；
图2是集成电路器件的剖面图；
图3示出了图1中所示的集成电路器件的焊盘排列区的局部放大图；
图4示出了具有两级焊盘的比较例的平面图；
图5示出了根据第一实施例改进的集成电路器件的剖面图；
图6示出了根据本发明第二实施例的集成电路器件的平面图；以及
图7示出了根据本发明第三实施例的集成电路器件的平面图。
具体实施方式
下面参考附图介绍本发明的优选实施例。首先，讨论本发明的第一实施例。图1示出了根据本实施例的集成电路器件的平面图，图2是集成电路器件的剖面图，图3示出了图1中所示的集成电路器件的焊盘排列区的局部放大图。
如图1所示，根据本实施例的集成电路器件为COF封装(载带封装)。COF封装具有带状的载带2。在图1和3中示出的x方向和y方向分别是载带2的横向方向和纵向方向。载带2具有芯片安装区2a和交替排列在y方向(纵向方向)中的焊盘排列区2b。即，图1中所示的结构在y方向中重复。
半导体芯片1安装在载带2的芯片安装区2a上。半导体芯片1具有半导体衬底，在其表面上形成集成电路。
在载带2的焊盘排列区2b中形成焊盘3、焊盘4、焊盘5和焊盘6。焊盘3在x方向中等距排列成行。同样焊盘4到6也在x方向中等距排列成行。焊盘3的行离半导体芯片1最远，焊盘4的行离半导体芯片1第二远，焊盘5的行离半导体芯片1第三远，焊盘6的行离半导体芯片1最近。换句话说，焊盘3的行、焊盘4的行、焊盘5的行和焊盘6的行以指定的顺序沿着指向芯片安装区2a的方向排列。
此外，在焊盘排列区2b以及焊盘排列区2b与芯片安装区2a之间的区域中分别提供引线7到10。焊盘3到6的数量分别等于引线7到10的数量。每个引线7在每个焊盘3和半导体芯片1之间连接，每个引线8在每个焊盘4和半导体芯片1之间连接，每个引线9在每个焊盘5和半导体芯片1之间连接，每个引线10在每个焊盘6和半导体芯片1之间连接。
在从载带2的芯片安装区2a看过去，与焊盘排列区2b相对的区域中提供多个焊盘12。焊盘12在x方向中排列成行。在载带2上提供等于焊盘12的数量的引线11。每个焊盘12通过相关的引线11连接到半导体芯片1的集成电路上。
在载带2上以环绕芯片安装区2a的方式设置矩形切割线13。当该COF封装装配到最终产品中时，例如，液晶显示器，沿割线13切割载带2，并且在切割线13内部的部分安装到最终产品中。割线13表示在检查半导体芯片1之后切割载带2的预计位置，并不是真正的组成元件。
如图2所示，载带2具有基膜21。引线7到11形成在基膜21上。虽然在图2中未示出，焊盘3到6和焊盘12同样形成在基膜21上。在基膜21上的芯片安装区2a的周围提供阻焊剂22。在位于芯片安装区2a与焊盘排列区2b之间的引线7到11的这些部分上覆盖阻焊剂22，而位于芯片安装区2a中的这些部分没有覆盖阻焊剂22并且暴露出来。半导体芯片1通过突出部分23连接到引线7到11的暴露部分。半导体芯片1和引线7到11之间的连接部分用密封树脂24密封和保护。在图1中没有示出密封树脂24。沿y方向在基膜21的两侧部分以行的形式形成多个输送孔。
参考图3，详细描述了焊盘3到6和引线7到11的形状和排列。为了更容易理解，在载带2的平面中定义的+x方向、-x方向、+y方向和-y方向有时分别表示为“向右”、“向左”、“向上”和“向下”。注意，这些方向不必符合实际空间中的方向。
为了使在焊盘3到6上的探针板的探针的接触压力尽可能一致，焊盘3到6以符合以下条件的方式排列。
首先，焊盘3到6以焊盘3到6的中心13到16的间距(距离)在x方向相等的方式排列。即，在x方向焊盘3的中心13以距离D排列，在x方向焊盘4的中心14以距离D排列，在x方向焊盘5的中心15以距离D排列，在x方向焊盘6的中心16以距离D排列。
其次，焊盘3到6以在x方向从焊盘3的中心13到焊盘4的中心14的偏移、在x方向从焊盘4的中心14到焊盘5的中心15的偏移、在x方向从焊盘5的中心15到焊盘6的中心16的偏移以及在x方向从焊盘6的中心16到焊盘3的中心13的偏移具有相同的值Lx的方式排列。
第三，焊盘3到6以在y方向从焊盘3的中心13到焊盘4的中心14的偏移、在y方向从焊盘4的中心14到焊盘5的中心15的偏移以及在y方向从焊盘5的中心15到焊盘6的中心16的偏移具有相同的值Ly的方式排列。
焊盘3到6这种排列使得在x方向和y方向中探针的末端的距离可以设置为相等，从而增强在焊盘3到6上探针接触压力的一致性。
在本实施例中，焊盘3到6和引线7到10的排列和形状是如稍后所述设计的，从而减小焊盘3到6的排列所需区域的面积，同时满足上述条件。
焊盘4的中心14与焊盘3的中心13在-y方向(向下)相距Ly，在+x方向(向右)相距Lx。焊盘5的中心15与焊盘4的中心14在-y方向相距Ly，在+x方向相距Lx。焊盘6的中心16与焊盘5的中心15在-y方向相距Ly，在+x方向相距Lx。因此，中心13、14、15和16按指定顺序等距排列成一行。焊盘4的面积小于焊盘3的面积，焊盘5的面积小于焊盘4的面积，焊盘6的面积小于焊盘5的面积。
在最顶部一级中提供的焊盘3的形状基本上为矩形。
在第二级中提供的焊盘4的形状为两个下角中的左下角被切掉的矩形。因此，焊盘4在其左下角形成倾斜侧面4a。
在第三级中提供的焊盘5的形状为面对焊盘4被切掉的角的角以及与该角成对角的角(即，右上角和左下角)被切掉的矩形。因此，焊盘5在其右上角形成倾斜侧面5a，在其左下角形成倾斜侧面5b。在焊盘5的右上角的倾斜侧面5a延伸的方向平行于在焊盘4的左下角的倾斜侧面4a延伸的方向，并且侧面5a和侧面4a彼此面对。
在第四级(最底部一级)中提供的焊盘6的形状为面对焊盘5被切掉的角的角以及两个下角(即，右上角、左下角和右下角)被切掉的矩形。因此，在焊盘6的右上角形成倾斜侧面6a，左下角形成倾斜侧面6b，右下角形成倾斜侧面6c。在焊盘6的右上角的倾斜侧面6a延伸的方向平行于在焊盘5的左下角的倾斜侧面5b延伸的方向，并且侧面6a和侧面5a彼此面对。
引线7连接到焊盘3的底面，并且从焊盘3的底面沿焊盘4的左侧在-y方向中延伸，到达焊盘5的附近。引线7在焊盘4的侧面4a与焊盘5的侧面5a之间平行于侧面4a和5a延伸，经过侧面4a和5a，到达焊盘5之间的位置。即，引线7具有位于侧面4a和侧面5a之间并且平行于侧面4a和5a的倾斜部分7a。引线7沿焊盘5的左侧在-y方向中从倾斜部分7a的端部延伸。
引线8连接到焊盘4的底面，并且从焊盘4的底面沿引线7在-y方向中延伸。引线7和8都在-y方向中延伸并到达焊盘6的附近。引线7和8在焊盘5的侧面5b与焊盘6的侧面6a之间平行于侧面5b和6a延伸，经过侧面5b和6a，到达焊盘6之间的位置。即，引线7和8分别具有位于侧面5b和6a之间并且平行于这些侧面的部分7b和8a。引线7和8沿焊盘6的左侧在-y方向中从倾斜部分7b和8a的端部延伸。
引线9连接到焊盘5，并从焊盘5的底面沿引线7和8在-y方向中延伸。
引线10连接到焊盘6，并从焊盘6的底面在-y方向中延伸。引线10的宽度大于在除侧面6b和侧面6c之间的区域之外的区域中引线7到9的这些部分的宽度。
在焊盘6的侧面6b和6c之间的区域中，引线7平行于侧面6c延伸，引线9平行于侧面6b延伸。因此，引线7到10在在焊盘6的侧面6b和6c之间的区域中等距排列。在该区域中排列的引线7到9的这些部分的宽度大于其它部分的宽度，并且大致等于引线10的宽度。
根据本实施例，由于如上所述设计焊盘3到6和引线7到10的排列和形状，所以可以有效地使用在载带2上的区域，并且可以减小焊盘3到6的排列所需的面积。
首先，由于引线7和8具有倾斜延伸的倾斜部分7a、7b和8a，所以在相邻的两个焊盘5之间的距离以及在相邻的两个焊盘6之间的距离可以更短。引线7在焊盘4的侧面4a和焊盘5的侧面5a之间向右下方倾斜延伸。因此，焊盘5可以通过在侧面4a和5a之间的引线7的向右延伸的部分向右排列。这能够缩短在焊盘5之间的距离。
类似的，引线7和8在焊盘5的侧面5b和焊盘6的侧面6a之间向右下方倾斜延伸。因此，焊盘6可以通过引线7和8向右延伸的部分向右排列。这能够缩短在焊盘6之间的距离。焊盘5和6的间距越窄，在x方向焊盘3到6的排列所需的区域的宽度越小。由于引线7和8在侧面4a和5a之间或者在侧面5b和6a之间具有倾斜延伸的部分，因此，可以有效地减小焊盘3到6的排列在x方向所需的区域宽度。
焊盘4到6的角被切掉，并且焊盘4到6与引线7和8以焊盘4到6的切掉部分面对引线7和8的倾斜延伸部分的方式排列。这可以减小焊盘3到6的排列在y方向所需的区域宽度。如上所述，焊盘4的左下角和焊盘5的右上角被切掉，并且切掉部分面对引线7的倾斜延伸部分。焊盘4和5以及引线7的排列可以减小焊盘4的中心14与焊盘5的中心15之间在y方向的偏移(距离)，同时保持焊盘4与引线7之间以及焊盘5与引线7之间所必需的间距。
同样，焊盘5的左下角和焊盘6的右上角被切掉，并且切掉部分面对引线7和8的倾斜延伸部分。焊盘5和6以及引线7和8的排列可以减小焊盘5的中心15与焊盘6的中心16之间在y方向的偏移(距离)。减小焊盘4的中心14与焊盘5的中心15之间在y方向的偏移以及焊盘5的中心15与焊盘6的中心16之间在y方向的偏移意味着焊盘3到6的排列在y方向所需的区域宽度的减小。
为了使焊盘3到6的排列在y方向所需的区域宽度更小，最好焊盘4到6的切角的倾斜侧面的方向应当平行于引线7和8的倾斜延伸部分。换句话说，最好在焊盘4的左下角的侧面4a的延伸方向和焊盘5的右上角的侧面5a的延伸方向应当平行于引线7的倾斜部分7a的延伸方向，并且焊盘5的左下角的侧面5b的延伸方向和焊盘6的右上角的侧面6a的延伸方向应当平行于引线7和8的倾斜部分7b和8a的延伸方向。
此外，焊盘6的右下角的斜切角有效地减小了引线7到10的排列在y方向所需的区域宽度，从而引线7到10在比焊盘6的底面更靠近半导体芯片1的区域中等距排列。
根据本实施例，由上述可以看出，通过优化焊盘3到6和引线7到10的形状可以有效地减少COF封装的焊盘3到6的排列所需区域的面积。
在本发明的范围和精神内可以以各种形式对实施例进行修改。例如，在实施例中焊盘的排列级数可以不是四级。当排列三级焊盘时，不提供在第三级的焊盘5，而在第二级焊盘4的下面排列右上角、左下角和右下角被切掉的焊盘6。当在N级中排列焊盘时，其中N大于等于5，在第二级焊盘4的下面的(N-3)级中排列右上角和左下角被切掉的焊盘5。在焊盘5的行下面排列右上角、左下角和右下角被切掉的焊盘6。
但是，注意，焊盘的级数设置为等于一或二使得减小焊盘的排列在y方向所需的区域宽度的作用消失，并使本发明没有意义。图4示出了具有两级焊盘的比较例的平面图。如图4所示，由于引线7和8的存在，只具有最上面一级焊盘3和第二级焊盘4的结构不会产生在y方向焊盘3和焊盘4之间的偏移变大的情况。因此，不需要斜切掉焊盘的角。在该方案中，在本发明中的焊盘和引线的排列适用于在三级或更多级中排列焊盘的半导体器件。
在本实施例中，焊盘3到6与引线7到10的形状可以左右翻转。
接下来，讨论第一实施例的改进。图5示出了根据第一实施例改进的集成电路器件的剖面图。虽然在第一实施例中半导体芯片1安装在COF封装上，但是在本发明中，半导体芯片1可以安装在其它类型的封装上或者例如TAB等TCP上。如图5所示，半导体芯片1安装在根据改进的TAB上。在改进中，在基膜21中提供器件孔21a。引线7到11的每一个具有从器件孔21a的边缘向器件孔21a的内部突出的突起部分。半导体芯片1通过突出部分23连接到引线7到11的突起部分。半导体芯片1和引线7到11之间的连接部分以及器件孔21a的内部用密封树脂24密封和保护。此外，用弯曲的树脂部分25提供切割线13。改进的其它结构和优点与第一实施例的相同。
下面介绍本发明的第二实施例。图6示出了根据第二实施例的集成电路器件的平面图。如图6所示，根据本实施例的集成电路器件为半导体芯片26。本实施例尝试减小在形成集成电路14的半导体芯片26上提供的焊盘排列区的面积。
半导体芯片26具有由例如硅形成的半导体衬底27。在半导体衬底27的表面形成集成电路14。在半导体衬底27的表面以连接到集成电路14的方式提供焊盘3到6和引线7到10。焊盘3到6将从外部输入的信号通过引线7到10提供给集成电路14，并将从集成电路14输出的信号通过引线7到10发送出去。焊盘3到6和引线7到10的排列和形状与第一实施例的相同。由于与第一实施例相同的原因，本实施例可以减小在半导体芯片上提供的焊盘排列区。
下面介绍本发明的第三实施例。图7示出了根据本发明第三实施例的集成电路器件的平面图。如图7所示，根据本实施例的集成电路器件是电子器件。根据本实施例的电子器件具有印制布线板(PCB)31。在印制布线板31的表面提供电路16。本实施例尝试减小在印制布线板31上提供的焊盘排列区的面积。
印制布线板31具有由例如树脂形成的绝缘基板15。在绝缘基板15上提供电路16。例如，电路16是与在图1中所示的位于切割线13内的相同的电路。即，电路16是形成引线7到10的电路，并且半导体芯片1(参看图1)以连接到引线7到10的方式安装。
例如通过印刷技术，在绝缘基板15上与电路16相邻的区域中形成焊盘3到6和引线7到10。焊盘3到6分别连接到连接电路16的引线7到10上。焊盘3到6将从外部输入的信号通过引线7到10提供给电路16，并将从电路16输出的信号通过引线7到10发送出去。焊盘3到6和引线7到10的排列和形状与第一实施例的相同。由于与第一实施例相同的原因，本实施例可以减小在PCB上提供的焊盘排列所需区域的面积。
在使用焊盘3到6和引线7到10进行测试之后，电路16可以与绝缘基板15分离，或者在封装中与绝缘基板15安装在一起，不与绝缘基板15分离。电路16的结构并不限于在图1中所示的位于切割线13中的电路结构。本发明可以适用于每种电路。
在第一实施例的上述介绍中介绍了半导体芯片安装在载带上的载带封装，在第二实施例的上述介绍中介绍了具有在半导体衬底上形成的集成电路的半导体芯片，在第三实施例的上述介绍中介绍了具有在印制布线板上提供的电路的电子器件。但是，本发明决不限于这些实施例，而是适用于各种器件，只要该器件是具有集成电路以及从集成电路输入和输出信号的焊盘和引线的集成电路器件。

Claims (18)

1.一种集成电路器件，包括：
基板；
在所述基板上的第一方向中提供的具有多个第一焊盘的第一焊盘行；
在所述基板上的所述第一方向中提供的具有多个第二焊盘的第二焊盘行；
在所述基板上的所述第一方向中提供的具有多个第三焊盘的第三焊盘行，所述第一到第三焊盘行在垂直于第一方向的第二方向中彼此间隔开，并且所述第二焊盘行夹在所述第一和第三焊盘行之间；
在所述基板上提供的并且分别连接到所述多个第一焊盘上的多个第一引线；
在所述基板上提供的并且分别连接到所述多个第二焊盘上的多个第二引线；
在所述基板上提供的并且分别连接到所述多个第三焊盘上的多个第三引线；以及
在所述基板上的一位置提供的并且连接到所述第一引线、所述第二引线和所述第三引线的集成电路，在该位置所述集成电路与所述第二焊盘行夹着所述第三焊盘行，
其中在每个所述第二焊盘的靠近所述第三焊盘行的侧面的角部形成沿与所述第一方向偏交的方向延伸的第一倾斜侧面，在每个所述第三焊盘的面对所述第一倾斜侧面的角部形成沿与所述第二方向偏交的方向延伸的第二倾斜侧面，并且每个所述第一引线具有在所述第一倾斜侧面和所述第二倾斜侧面之间提供的并且沿与所述第一方向偏交的方向延伸的第一倾斜部分。
2.根据权利要求1的集成电路器件，其中所述第一倾斜侧面延伸的方向、所述第二倾斜侧面延伸的方向以及所述第一倾斜部分延伸的方向彼此平行。
3.根据权利要求1的集成电路器件，其中所述多个第一焊盘等距离排列，所述多个第二焊盘等距离排列，所述多个第三焊盘等距离排列，所述第一焊盘的排列间距、所述第二焊盘的排列间距和所述第三焊盘的排列间距彼此相等，在所述第一方向从所述第一焊盘的中心到所述第二焊盘的中心的偏移等于在所述第一方向从所述第二焊盘的中心到所述第三焊盘的中心的偏移，并且在所述第二方向从所述第一焊盘的中心到所述第二焊盘的中心的偏移等于在所述第二方向从所述第二焊盘的中心到所述第三焊盘的中心的偏移。
4.根据权利要求1的集成电路器件，还包括：
在所述基板上的所述第一方向中提供的具有多个第四焊盘的第四焊盘行，所述第三焊盘行夹在所述第二和第四焊盘行之间；以及
在所述基板上提供的并且分别在所述多个第四焊盘和所述集成电路之间连接的多个第四引线，以及
其中在每个所述第三焊盘的所述第二倾斜侧面的对角部分形成与所述第一方向斜交的第三倾斜侧面，在面对所述第三倾斜侧面的每个所述第四焊盘的角部形成与所述第一方向斜交的第四倾斜侧面，每个所述第一引线具有在所述第三倾斜侧面和所述第四倾斜侧面之间提供的并沿与所述第一方向斜交的的方向延伸的第二倾斜部分，并且每个所述第二引线具有在所述第三倾斜侧面和所述第四倾斜侧面之间提供的并沿与所述第一方向斜交的的方向延伸的第三倾斜部分。
5.根据权利要求4的集成电路器件，其中所述第三倾斜侧面延伸的方向、所述第四倾斜侧面延伸的方向、所述第二倾斜部分延伸的方向和所述第三倾斜部分延伸的方向彼此平行。
6.根据权利要求4的集成电路器件，其中在所述第二焊盘行和所述第四焊盘行之间提供多个所述第三焊盘行。
7.根据权利要求1到6中任一个的集成电路器件，其中所述集成电路器件为载带封装，且所述基板是所述载带的基膜，所述集成电路是安装在所述载带上的半导体芯片。
8.根据权利要求1到6中任一个的集成电路器件，其中所述集成电路器件为半导体芯片，且所述基板是所述半导体芯片的半导体衬底，所述集成电路是形成在所述半导体衬底表面上的集成电路。
9.根据权利要求1到6中任一个的集成电路器件，其中所述集成电路器件为电子器件，且所述基板是印制布线板的绝缘基板，所述集成电路是在所述绝缘基板上提供的电路。
10.一种布线板，包括：
基板；
在所述基板上的第一方向中提供的具有多个第一焊盘的第一焊盘行；
在所述基板上的所述第一方向中提供的具有多个第二焊盘的第二焊盘行；
在所述基板上的所述第一方向中提供的具有多个第三焊盘的第三焊盘行，所述第一到第三焊盘行在垂直于所述第一方向的第二方向中彼此间隔开，并且所述第二焊盘行夹在所述第一和第三焊盘行之间；
在所述基板上提供的并且分别连接到所述多个第一焊盘上的多个第一引线；
在所述基板上提供的并且分别连接到所述多个第二焊盘上的多个第二引线；以及
在所述基板上提供的并且分别连接到所述多个第三焊盘上的多个第三引线，
从而在每个所述第二焊盘的靠近所述第三焊盘行的侧面的角部形成沿与所述第一方向偏交的方向延伸的第一倾斜侧面，在每个所述第三焊盘面对所述第一倾斜侧面的角部形成沿与所述第二方向偏交的方向延伸的第二倾斜侧面，并且每个所述第一引线具有在所述第一倾斜侧面和所述第二倾斜侧面之间提供的并且沿与所述第一方向偏交的方向延伸的第一倾斜部分。
11.根据权利要求10的布线板，其中所述第一倾斜侧面延伸的方向、所述第二倾斜侧面延伸的方向以及所述第一倾斜部分延伸的方向彼此平行。
12.根据权利要求10的布线板，其中所述多个第一焊盘等距离排列，所述多个第二焊盘等距离排列，所述多个第三焊盘等距离排列，所述第一焊盘的排列间距、所述第二焊盘的排列间距和所述第三焊盘的排列间距彼此相等，在所述第一方向从所述第一焊盘的中心到所述第二焊盘的中心的偏移等于在所述第一方向从所述第二焊盘的中心到所述第三焊盘的中心的偏移，并且在所述第二方向从所述第一焊盘的中心到所述第二焊盘的中心的偏移等于在所述第二方向从所述第二焊盘的中心到所述第三焊盘的中心的偏移。
13.根据权利要求10的布线板，还包括：
在所述基板上的所述第一方向中提供的具有多个第四焊盘的第四焊盘行，所述第三焊盘行夹在所述第二和第四焊盘行之间；以及
在所述基板上提供的并且分别在所述多个第四焊盘和所述集成电路之间连接的多个第四引线，以及
其中在每个所述第三焊盘的所述第二倾斜侧面的对角部分形成与所述第一方向斜交的第三倾斜侧面，在面对所述第三倾斜侧面的每个所述第四焊盘的角部形成与所述第一方向斜交的第四倾斜侧面，每个所述第一引线具有在所述第三倾斜侧面和所述第四倾斜侧面之间提供的并沿与所述第一方向斜交的的方向延伸的第二倾斜部分，并且每个所述第二引线具有在所述第三倾斜侧面和所述第四倾斜侧面之间提供的并沿与所述第一方向斜交的的方向延伸的第三倾斜部分。
14.根据权利要求13的布线板，其中所述第三倾斜侧面延伸的方向、所述第四倾斜侧面延伸的方向、所述第二倾斜部分延伸的方向和所述第三倾斜部分延伸的方向彼此平行。
15.根据权利要求13的布线板，其中在所述第二焊盘行和所述第四焊盘行之间提供多个所述第三焊盘行。
16.根据权利要求10到15中任一个的布线板，其中所述布线板为载带，且所述基板是所述载带的基膜。
17.根据权利要求10到15中任一个的布线板，其中所述基板是半导体衬底。
18.根据权利要求10到15中任一个的布线板，其中所述布线板为印制布线板，且所述基板是所述印制布线板的绝缘基板。
CNB2004100472456A 2003-05-28 2004-05-28 集成电路器件和布线板 Expired - Fee Related CN1269200C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003151556A JP4641141B2 (ja) 2003-05-28 2003-05-28 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
JP151556/2003 2003-05-28

Publications (2)

Publication Number Publication Date
CN1574262A CN1574262A (zh) 2005-02-02
CN1269200C true CN1269200C (zh) 2006-08-09

Family

ID=33447764

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100472456A Expired - Fee Related CN1269200C (zh) 2003-05-28 2004-05-28 集成电路器件和布线板

Country Status (3)

Country Link
US (1) US6899544B2 (zh)
JP (1) JP4641141B2 (zh)
CN (1) CN1269200C (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268579B2 (en) * 2002-08-23 2007-09-11 Samsung Electronics Co., Ltd. Semiconductor integrated circuit having on-chip termination
US20050011672A1 (en) * 2003-07-17 2005-01-20 Alawani Ashish D. Overmolded MCM with increased surface mount component reliability
JP2008187074A (ja) * 2007-01-31 2008-08-14 Nitto Denko Corp 配線回路基板およびその製造方法
JP2010123910A (ja) 2008-10-21 2010-06-03 Renesas Electronics Corp Ｔｃｐ型半導体装置及びそのテスト方法
JP2010206027A (ja) * 2009-03-04 2010-09-16 Renesas Electronics Corp Ｔｃｐ型半導体装置
JP2010272759A (ja) * 2009-05-22 2010-12-02 Renesas Electronics Corp テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法
JP4864126B2 (ja) 2009-08-26 2012-02-01 ルネサスエレクトロニクス株式会社 Ｔｃｐ型半導体装置
KR20120009702A (ko) * 2010-07-20 2012-02-02 삼성전자주식회사 필름 회로 기판의 제조 방법 및 칩 패키지의 제조 방법
KR101640739B1 (ko) * 2010-09-07 2016-07-21 삼성전자주식회사 반도체 모듈 및 이를 포함하는 반도체 장치
JP5403434B2 (ja) * 2011-06-22 2014-01-29 大日本印刷株式会社 タッチパネルセンサ
CN102253513A (zh) * 2011-08-17 2011-11-23 深圳市华星光电技术有限公司 液晶面板的软板上芯片构造的卷带基板及液晶面板
TWI483361B (zh) * 2012-03-23 2015-05-01 Chipmos Technologies Inc 半導體封裝基板以及半導體封裝結構
TWI473780B (zh) 2014-04-09 2015-02-21 Nat Univ Chung Hsing 光敏染料化合物以及染料敏化太陽能電池
KR102409704B1 (ko) * 2015-09-24 2022-06-16 엘지디스플레이 주식회사 연성 필름, 표시 패널 및 이를 포함하는 표시 장치
US10201083B2 (en) 2015-12-04 2019-02-05 Samsung Display Co., Ltd. Printed circuit board and display apparatus including the same
KR102537545B1 (ko) 2016-05-10 2023-05-30 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
KR102525875B1 (ko) 2016-06-24 2023-04-27 삼성전자주식회사 필름 패키지, 패키지 모듈, 및 패키지의 제조 방법
TWI653717B (zh) * 2017-09-11 2019-03-11 南茂科技股份有限公司 薄膜覆晶封裝結構
CN111988906B (zh) * 2019-05-22 2022-04-29 浙江宇视科技有限公司 一种印制电路板及发光二极管模组板
TWI796550B (zh) * 2020-02-26 2023-03-21 頎邦科技股份有限公司 撓性電路板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3050807B2 (ja) * 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
JPH10256318A (ja) * 1997-03-10 1998-09-25 Seiko Epson Corp 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
JP2002196036A (ja) 2000-12-27 2002-07-10 Seiko Epson Corp 半導体装置及びその検査方法
JP4623850B2 (ja) * 2001-03-27 2011-02-02 京セラ株式会社 高周波半導体素子収納用パッケージおよびその実装構造
US6753595B1 (en) * 2003-01-14 2004-06-22 Silicon Integrated Systems Corp Substrates for semiconductor devices with shielding for NC contacts

Also Published As

Publication number Publication date
US6899544B2 (en) 2005-05-31
US20040242027A1 (en) 2004-12-02
JP2004356339A (ja) 2004-12-16
JP4641141B2 (ja) 2011-03-02
CN1574262A (zh) 2005-02-02

Similar Documents

Publication Publication Date Title
CN1269200C (zh) 集成电路器件和布线板
US6445594B1 (en) Semiconductor device having stacked semiconductor elements
US6949816B2 (en) Semiconductor component having first surface area for electrically coupling to a semiconductor chip and second surface area for electrically coupling to a substrate, and method of manufacturing same
KR102358343B1 (ko) 반도체 패키지
US6707164B2 (en) Package of semiconductor chip with array-type bonding pads
CN1187692A (zh) 布线部件和备有该布线部件的引线框
CN1551351A (zh) 半导体多芯片封装和制备方法
JP4002476B2 (ja) 半導体装置
CN1591841A (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
US9589882B2 (en) Semiconductor device
JP2007053121A (ja) 半導体装置、積層型半導体装置、及び配線基板
CN1941353A (zh) 布线基板及半导体器件
US8125061B2 (en) Semiconductor package and method of manufacturing the same
CN101043033A (zh) 半导体集成电路装置
US20130280862A1 (en) Semiconductor storage device and manufacturing method thereof
CN102005428A (zh) Tcp型半导体器件
US7952168B2 (en) Substrate strip for semiconductor packages
JP5164490B2 (ja) 半導体装置及びその製造方法
CN1221310A (zh) 载带自动键合膜
US7098524B2 (en) Electroplated wire layout for package sawing
KR100743649B1 (ko) 멀티 칩 패키지
US20040227226A1 (en) Structure of multi-tier wire bonding for high frequency integrated circuits and method of layout for the same
US7323774B2 (en) Integrated circuit package system with pedestal structure
US8013253B2 (en) Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip
US20240347493A1 (en) Semiconductor package and chip thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ACER COMPUTER (CHINA) CO., LTD.

Free format text: FORMER OWNER: BEIDA FANGZHENG SCIENCE + TECHNOLOGY COMPUTER SYSTEM CO., LTD., SHANGHAI

Effective date: 20101101

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 8/F, FANGZHENG BUILDING, ZHONGGUANCUN, NO.298, CHENGFU ROAD, HAIDIANDISTRICT, BEIJING TO: 200001 3/F, NO.168, XIZANG MIDDLE ROAD, HUANGPU DISTRICT, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20101103

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060809

Termination date: 20140528