JP2004356339A - 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板 - Google Patents

半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板 Download PDF

Info

Publication number
JP2004356339A
JP2004356339A JP2003151556A JP2003151556A JP2004356339A JP 2004356339 A JP2004356339 A JP 2004356339A JP 2003151556 A JP2003151556 A JP 2003151556A JP 2003151556 A JP2003151556 A JP 2003151556A JP 2004356339 A JP2004356339 A JP 2004356339A
Authority
JP
Japan
Prior art keywords
pad
pads
oblique
pad row
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003151556A
Other languages
English (en)
Other versions
JP4641141B2 (ja
Inventor
Masaru Tanokura
勝 田野倉
Yukio Yanagida
幸雄 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003151556A priority Critical patent/JP4641141B2/ja
Priority to US10/853,493 priority patent/US6899544B2/en
Priority to CNB2004100472456A priority patent/CN1269200C/zh
Publication of JP2004356339A publication Critical patent/JP2004356339A/ja
Application granted granted Critical
Publication of JP4641141B2 publication Critical patent/JP4641141B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02—Soldered or welded connections
    • H01R4/027—Soldered or welded connections comprising means for positioning or holding the parts to be soldered or welded
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/02—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
    • H01R43/0249—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections for simultaneous welding or soldering of a plurality of wires to contact elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体集積回路の、パッド配置面積を縮小する。
【解決手段】第１方向に並べられた第１(３)・第２(４)・第３(５)のパッド列と、各々のパッド列に接続される複数の第１(７)、第２(８)、及び第３リード９と、各々のリードに接続される半導体集積回路を備えている。第２パッド列は、第１方向に垂直な第２方向において第１パッド列に隣接し、第３パッド列は、第１パッド列と反対側において第２パッド列に隣接する。第２パッド４の各々は、第３パッド列の側の一の隅に、第１方向に対して斜めである第１斜め辺４ａを有する。第３パッド５の各々は、第１斜め辺４ａに対向する第２パッド列の側の一の隅に第２方向に対して斜めである第２斜め辺５ａを有する。第１リード７は、第１斜め辺４ａと第２斜め辺５ａとの間を通過して第１方向に対して斜めに延伸する第１斜め部分７ａを有する。
【選択図】図３

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、半導体集積回路への信号の入出力のために、多数のパッドを備えた半導体装置に関する。
【０００２】
【従来の技術】
プローブカードと半導体集積回路との間の信号の入出力は、パッドを介して行われる。例えば、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）のようなＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）に実装された半導体集積回路とプローブカードとの間の信号の入出力は、ＴＣＰのベースフィルムの上に設けられたパッドを介して行われる。更に、半導体チップに集積化された半導体集積回路とプローブカードとの間の信号の入出力は、その半導体チップに設けられたパッドを介して行われる。
【０００３】
パッドのレイアウトの最適化は、プローブカードに設けられたプローブをパッドに接触させやすくするために重要である。特許文献１は、ＴＣＰにおけるパッドにプローブを接触させやすくするためのパッドのレイアウトを開示している。
【０００４】
半導体集積回路に入出力される信号の数の近年の増加に起因して、プローブカードと半導体集積回路との間の信号の入出力に必要なパッドの数は増加している。しかし、パッドの数の増加に比例してパッドの配置に必要な面積が増大することは好ましくない。パッドの配置に必要な面積の増大は、半導体装置のコストの増大につながる。例えば、ＴＣＰのパッドの配置に必要な面積の増大は、必要なテープキャリアの幅及び長さを増大させ、ＴＣＰの製造コストを増大させる。同様に、半導体チップにパッドを配置するために必要な面積の増大は、半導体チップの製造コストを増大させる。
【０００５】
このため、パッドを配置するために必要な面積の縮小が望まれている。
【０００６】
【特許文献１】
特開２００２−１９６０３６号公報
【０００７】
【発明が解決しようとする課題】
本発明の目的は、半導体集積回路への信号の入出力に使用されるパッドを配置するために必要な面積を縮小するための技術を提供することにある。
【０００８】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００９】
本発明による半導体装置は、第１方向（ｘ方向）に並べられた複数の第１パッド（３）を含む第１パッド列と、第１方向（ｘ方向）に並べられた複数の第２パッド（４）を含む第２パッド列と、第１方向（ｘ方向）に並べられた複数の第３パッド（５）を含む第３パッド列と、第１パッド（３）にそれぞれに接続される複数の第１リード（７）と、第２パッド（４）にそれぞれに接続される複数の第２リード（８）と、第３パッド（５）にそれぞれに接続される複数の第３リード（９）と、第１リード（７）、第２リード（８）、及び第３リード（９）に接続される半導体集積回路（１、１４、１６）とを備えている。第２パッド列は、第１方向（ｘ方向）に垂直な第２方向（ｙ方向）において第１パッド列に隣接し、第３パッド列は、第１パッド列と反対側において第２パッド列に隣接する。第２パッド（４）のそれぞれは、第３パッド列の側の一の隅が斜めに切り落とされている、即ち、該一の隅に、第１方向（ｘ方向）に対して斜めである第１斜め辺（４ａ）を有する。第３パッド（５）のそれぞれは、第１斜め辺（４ａ）に対向する第２パッド列の側の一の隅が斜めに切り落とされている、即ち、該一の隅に第２方向（ｙ方向）に対して斜めである第２斜め辺（５ａ）を有する。第１リード（７）は、第１斜め辺（４ａ）と第２斜め辺（５ａ）との間を通過して第１方向（ｘ方向）に対して斜めに延伸する第１斜め部分（７ａ）を有する。
【００１０】
当該半導体装置は、第２パッド（４）及び第３パッド（５）の隅が切り落とされ、且つ、その切り落とされている隅の間に、第１リード（７）の第１斜め部分（７ａ）が通されている。このため、第２パッド（４）と第１リード（７）との間のクリアランス、及び第３パッド（４）と第１リード（７）との間のクリアランスを必要なだけ確保しながら、第３パッド（５）の中心の間隔、及び第２パッド（４）の中心から第３パッド（５）の中心への第２方向（ｙ方向）におけるオフセットを小さくすることができる。従って、当該半導体装置は、第１パッド（３）、第２パッド（４）及び第３パッド（５）の配置に必要な面積を有効に小さくすることができる。
【００１１】
第１パッド（３）、第２パッド（４）及び第３パッド（５）の配置に必要な面積をより小さくするためには、第２パッド（４）の第１斜め辺（４ａ）と、第３パッド（５）の第２斜め辺（５ａ）と、第１リード（７）の第１斜め部分（７ａ）とは互いに平行であることが好適である。
【００１２】
上記の構造は、プローブカードのプローブを第１パッド（３）、第２パッド（４）及び第３パッド（５）に接触させる接触圧が均一にされる場合に特に有効である。上記の構造は、第１パッド（３）の中心の間隔と、前記第２パッド（４）の中心の間隔と、前記第３パッド（５）の中心の間隔とが一定に定められ、第１パッド（３）の中心から前記第２パッド（４）の中心への前記第１方向（ｘ方向）におけるオフセットが、前記第２パッド（４）の中心から前記第３パッド（５）の中心への前記第１方向（ｘ方向）におけるオフセットと同一に定められ、前記第１パッド（３）の中心から前記第２パッド（４）の中心への前記第２方向（ｙ方向）におけるオフセットが、前記第２パッド（４）の中心から前記第３パッド（５）の中心への前記第２方向（ｙ方向）におけるオフセットと同一に定められるように、第１パッド（３）、第２パッド（４）及び第３パッド（５）のレイアウトが定められることと相反しない。かかる配置は、プローブカードのプローブを第１パッド（３）、第２パッド（４）及び第３パッド（５）に接触させる接触圧を均一にするために重要である。
【００１３】
当該半導体装置のパッド列の数は、３以上であれば、３に限られない。当該半導体装置が、更に、第１方向（ｘ方向）に並べられた複数の第４パッド（５）を含み、且つ、第２パッド列と反対側において前記第３パッド列に隣接する第４パッド列と、一端が第４パッド（５）のそれぞれに接続され、他端が半導体集積回路に接続される複数の第４リード（５）とを備えることが可能である。この場合、第３パッド（５）のそれぞれは、第１方向（ｘ方向）に対して斜めである第３斜め辺（５ｂ）を、第２斜め辺（５ａ）の対角にある隅に有し、第４パッド（５）のそれぞれは、第１方向（ｘ方向）に対して斜めである第４斜め辺（６ａ）を、第３パッド列の側の一の隅に、第３斜め辺（５ｂ）に対向するように有する。第１リード（７）は、第３斜め辺（５ｂ）と第４斜め辺（６ａ）との間を通過し、第１方向（ｘ方向）に対して斜めに延伸する第２斜め部分（７ｂ）を更に有し、第２リード（８）は、前記第３斜め辺（５ｂ）と前記第４斜め辺（６ａ）との間を通過し、前記第１方向（ｘ方向）に対して斜めに延伸する第３斜め部分（８ａ）を有する。第１パッド（３）、第２パッド（４）、第３パッド（５）及び第４パッド（６）の配置に必要な面積をより小さくするためには、第２パッド（４）の前記第３斜め辺（５ｂ）と、前記第３パッド（５）の第４斜め辺（６ａ）と、前記第１リード（７）の第２斜め部分（７ｂ）と、前記第２リード（８）の第３斜め部分（８ａ）とは互いに平行であることが好適である。
【００１４】
上記のような第１乃至第４パッド（３〜６）及び第１乃至第４リード（７〜１０）の配置は、ＣＯＰ及びＴＡＢに例示されるＴＣＰに実装された半導体装置に適用可能である。
【００１５】
更に、上記のような第１乃至第４パッド（３〜６）及び第１乃至第４リード（７〜１０）の配置は、半導体チップ（１’）に搭載されるパッド及び配線に適用され得る。
【００１６】
更に、上記のような第１乃至第４パッド（３〜６）及び第１乃至第４リード（７〜１０）の配置は、プリント配線基板に設けられるパッド及びリードに適用可能である。
【００１７】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明による半導体装置の実施の一形態を説明する。
【００１８】
（実施の第１形態）
本発明による半導体装置の実施の第１形態では、ＴＣＰの一種であるＣＯＦのパットの配置に必要な面積を縮小する技術が提供される。本実施の形態では、図１に示されているように、半導体集積回路が集積化された半導体チップ１がＣＯＦに実装される、即ち、半導体チップ１が、テープキャリア２の部品搭載部２ａに実装される。図１に示された構造は、ｙ方向に繰り返されており、従って、テープキャリア２はｙ方向に長い形状を有している。
【００１９】
テープキャリア２のパッド配置領域２ｂには、パッド３〜６が配置される。パッド３は、ｘ方向に一列に等間隔で並べられている。同様に、パッド４〜６は、それぞれ、ｘ方向に一列に等間隔で並べられている。パッド３の列は、最も半導体チップ１から離れており、パッド４の列は、２番目に半導体チップ１から離れており、パッド５の列は、３番目に半導体チップ１から離れており、パッド６の列は、半導体チップ１に最も近い。パッド３〜６は、それぞれ、リード７〜１０を介して半導体チップ１の半導体集積回路に電気的に接続される。
【００２０】
ｘ方向に一列に並べられたパッド１２が、半導体チップ１に対してパッド配置領域２ｂの反対側に設けられる。パッド１２は、リード１１を介して、半導体チップ１の半導体集積回路に電気的に接続される。
【００２１】
テープキャリア２には、半導体チップ１を取り囲む矩形のカットライン１３が設けられる。テープキャリア２は、カットライン１３で切断可能である。最終製品（例えば、液晶ディスプレイ）に当該半導体装置が組み立てられる場合、テープキャリア２はカットライン１３で切断され、カットライン１３の内側の部分が最終製品に組み込まれる。
【００２２】
図２は、テープキャリア２の断面図である。テープキャリア２は、ベースフィルム２１を備えている。リード７〜１１は、ベースフィルム２１の上に形成される。パッド３〜６及びパッド１２は、ベースフィルム２１の上に形成されるが、図２には示されていない。リード７〜１１のうち、部品搭載部２ａの外にある部分は、ソルダーレジスト２２で被覆されている。リード７〜１１の一部分（露出部分）は、ソルダーレジスト２２で被覆されていない。半導体チップ１は、リード７〜１１の露出部分に、バンプ２３を介して接合されている。半導体チップ１とリード７〜１１との接合部分は、封止樹脂２４によってシールされて保護されている。
【００２３】
続いて、パッド配置領域２ｂの一部の拡大図である図３を参照しながら、パッド３〜６とリード７〜１０の形状の詳細な説明が与えられる。以下の説明では、理解を容易にするために、テープキャリア２の面内において規定された＋ｘ方向、−ｘ方向、＋ｙ方向、及び−ｙ方向が、それぞれ、「左」、「右」、「上」、「下」と表現されることがある。これは、実空間の方向と必ずしも一致しないことに注意されたい。
【００２４】
プローブカードのプローブがパッド３〜６に当てられる接触圧を可能な限り均一にするために、パッド３〜６は、下記の条件を満足するように配置されている。第１に、パッド３〜６は、それぞれの中心１３〜１６のピッチ（間隔）が、ｘ方向において同一であるように配置される。即ち、パッド３の中心１３は、ｘ方向に間隔Ｄで配置され、同様に、他のパッド４〜６の中心１４〜１６は、ｘ方向に間隔Ｄで配置される。
【００２５】
第２に、パッド３〜６は、ｘ方向におけるパッド３の中心１３からパッド４の中心１４へのオフセット、パッド４の中心１４からパッド５の中心１５へのオフセット、パッド５の中心１５からパッド６の中心１６へのオフセット、及び、パッド６の中心１６からパッド３の中心１３へのオフセットが、いずれも同一値Ｌｘであるように配置される。
【００２６】
第３に、パッド３〜６は、ｙ方向におけるパッド３の中心１３からパッド４の中心１４へのオフセット、パッド４の中心１４からパッド５の中心１５へのオフセット、パッド５の中心１５からパッド６の中心１６へのオフセットが、いずれも同一値Ｌｙであるように配置される。
【００２７】
このようなパッド３〜６の配置は、プローブの先端のｘ方向及びｙ方向における間隔を均一化し、プローブがパッド３〜６に当てられる接触圧の均一性を高める。
【００２８】
本実施の形態では、上記条件を満足しながら、パッド３〜６の配置に必要な面積を縮小するために、パッド３〜６とリード７〜１０の形状が、下記のように設計される。
【００２９】
最上段のパッド３は、実質的に矩形である。
【００３０】
第２段のパッド４は、下側の２隅のうちの一方である左下隅が切り落とされた矩形である。パッド４は、その左下隅に斜めの辺４ａを有している。
【００３１】
第３段のパッド５は、パッド４の切り落とされた隅に対向する隅、及び、それの対角に位置する隅（即ち、右上隅及び左下隅）が切り落とされた矩形である。パッド５は、右上隅に斜めの辺５ａを有し、左下隅に斜めの辺５ｂを有している。パッド５の右上隅の辺５ａは、パッド４の左下隅の辺４ａに、平行に対向する。
【００３２】
第４段のパッド６は、パッド５の切り落とされた隅に対向する隅、及び、下側の２つの隅（即ち、右上隅と左下隅と右下隅）が切り落とされた矩形である。パッド６は、右上隅に斜めの辺６ａを有し、左下隅に斜めの辺６ｂを有し、右下隅に斜めの辺６ｃを有している。パッド６の右上隅の辺６ａは、パッド５の左下隅の辺５ｂに、平行に対向する。
【００３３】
最上段のパッド３の下辺に接続されるリード７は、パッド３の下辺から第２段のパッド４に沿ってｙ方向に延設され、第３段のパッド５の近傍に到達する。更にリード７は、パッド４の辺４ａとパッド５の辺５ａとの間を、辺４ａと辺５ａとに平行に通過してパッド５の間の位置に到達する。即ち、リード７は、辺４ａと辺５ａとの間に位置し、それらに平行な斜め部分７ａを有している。リード７は、斜め部分７ａの端からパッド５に沿ってｙ方向に延設される。
【００３４】
第２段のパッド４の下辺に接続されるリード８は、パッド４の下辺からｙ方向にリード７に沿って延設される。リード７とリード８とは、ｙ方向に延設され、第４段のパッド６の近傍に到達する。リード７とリード８とは、パッド５の辺５ｂとパッド６の辺６ａとの間を、辺５ｂと辺６ａとに平行に通過して、パッド６の間の位置に到達する。即ち、リード７、８は、それぞれ、辺５ｂと辺６ａとの間に位置し、それらに平行な部分７ｂ、８ａを有している。リード７、８は、それぞれ、斜め部分７ｂ、８ａの端からパッド６に沿ってｙ方向に延設される。
【００３５】
第３段のパッド５に接続されるリード９は、パッド５の下辺からｙ方向にリード７及びリード８に沿って延設され、最下段のパッド６に接続されるリード１０は、パッド６の下辺からｙ方向に延設される。パッド６の左下隅の近傍において、リード７は辺６ｃに平行に、リード９は辺６ｂに平行に延設される。これにより、リード７〜１０は、パッド６の下辺よりも半導体チップ１に近い領域において等間隔になるようにレイアウトされる。更に、リード７〜９は、パッド６の下辺の近傍において、太さがリード線１０の太さと略同一に変更される。
【００３６】
このようなパッド３〜６とリード７〜１０の形状は、パッド３〜６の配置に必要な面積を有効に減少させる。第１に、リード７、８が、斜めに延伸する斜め部分７ａ、７ｂ、８ａを有することにより、隣接する２つのパッド５の間の間隔、及び隣接する２つのパッド６の間の間隔を狭くすることが出来る。リード７は、パッド４の辺４ａとパッド５の辺５ａとの間で右斜め下に延伸する。リード７が辺４ａと辺５ａとの間で右に延伸した分だけ、パッド５は、右に寄せて配置することが可能になる。これは、パッド５の間隔を狭くすることが出来ることを意味する。同様に、リード７、８は、パッド５の辺５ｂとパッド６の辺６ａとの間で右斜め下に延伸する。リード７、８が右に延伸した分だけ、パッド６は、右側に寄せて配置することが可能である。これは、パッド６の間隔を狭くすることが出来ることを意味する。パッド３〜６の配置に必要な領域のｘ方向の幅は、パット５及び６の間隔が狭いほど小さい。従って、リード７、８が斜めに延伸する部分（即ち、辺４ａと辺５ａとの間の部分、及び辺５ｂと辺６ａとの間の部分）を有することは、パッド３〜６の配置に必要な領域のｘ方向の幅を有効に小さくする。
【００３７】
更に、パッド４〜６の隅が切り落とされ、パッド４〜６の切り落とされた部分が、リード７、８の斜めに延伸する部分に対向するようにパッド４〜６とリード７、８とが配置されていることにより、パッド３〜６の配置に必要なｙ方向の幅を小さくすることができる。図３を参照して説明されたように、パッド４の左下隅とパッド５の右上隅とは切り落とされ、その切り落とされた部分は、リード７の斜めに延伸する部分に対向する。このようなパッド４、５及びリード７の配置は、パッド４とリード７との間、及びパッド５とリード７との間に必要なクリアランスを確保しながら、パッド４の中心１４とパッド５の中心１５との間のｙ方向のオフセット（間隔）を小さくすることを可能にする。同様に、パッド５の左下隅とパッド６の右上隅とは切り落とされ、その切り落とされた部分は、リード７及びリード８の斜めに延伸する部分に対向する。このようなパッド５、６及びリード７、８の配置は、パッド５の中心１５とパッド６の中心１６との間のｙ方向のオフセット（間隔）を小さくすることを可能にする。パッド４の中心１４とパッド５の中心１５との間のｙ方向のオフセット、及びパッド５の中心１５とパッド５の中心１６との間のｙ方向のオフセットが小さくなることは、パッド３〜６の配置に必要なｙ方向の幅が小さくなることを意味する。
【００３８】
パッド３〜６の配置に必要なｙ方向の幅をより小さくするためには、パッド４〜６の切り落とされた隅にある斜めの辺が、リード７、８の斜めに延伸する部分と平行であることが好適である。即ち、パッド４の左下隅の辺４ａと、パッド５の右上隅の辺５ａとが、リード７の斜め部分７ａと並行であり、パッド５の左下隅の辺５ｂと、パッド６の右上隅の辺６ａとが、リード７、８の斜め部分７ｂ、８ａと平行であることが好適である。
【００３９】
更に、最下段のパッド６の右下隅が斜めに切り落とされていることは、リード７〜１０がパッド６の下辺よりも半導体チップ１に近い領域において等間隔になるようにレイアウトされるように、リード７〜１０を引き回すのに必要な領域のｙ方向の幅をより小さくするために有効である。
【００４０】
このように、本実施の形態では、パッド３〜６及びリード７〜１０の形状の最適化により、ＣＯＦのパッド３〜６の配置に必要な面積が有効に縮小されている。
【００４１】
本実施の形態は、本発明の精神から離れない限り、様々な変形が可能である。
【００４２】
例えば、本実施の形態において、パッドが並べられる段数は、４以外であることが可能である。パッドが３段に並べられる場合には、３段目のパッド５が設けられず、右上隅、左下隅、及び右下隅が切り落とされたパッド６が、２段目のパッド４の下に並べられる。Ｎを５以上の数として、パッドがＮ段並べられる場合には、右上隅及び左下隅が切り落とされたパッド５が、（Ｎ−３）段並べられ、その下に、右上隅、左下隅、及び右下隅が切り落とされたパッド６が並べられる。
【００４３】
ただし、パッドの段数が２以下であることは、パッドの隅を斜めに切り落とすことによってパッドの配置に必要なｙ方向の幅を小さくする効果を失わせ、本発明を無意味にする。図４に示されているように、最上段のパッド３と２段目のパッド４のみが設けられる構成では、リード７、８の存在により、パッド３とパッド４との間のｙ方向のオフセットが大きくなる事態が発生しない。従って、パッドの隅を斜めに切り落とすことは無意味である。したがって、本発明によるパッド及びリードの配置は、パッドの段数が３以上である半導体装置に適用される。
【００４４】
更に、本実施の形態において、半導体チップ１が、他のＴＣＰ、例えばＴＡＢに実装されることが可能である。図５は、半導体チップ１がＴＡＢに実装された、本実施の形態の変形例を示している。ベースフィルム２１には、デバイスホール２１ａが設けられる。リード７〜１１は、デバイスホール２１ａのエッジからデバイスホール２１ａの内側に突出する突出部を有している。半導体チップ１は、バンプ２３を介して、リード７〜１１の突出部分に接合されている。更に、半導体チップ１とリード７〜１１との接合部分は、封止樹脂２４によってシールされて保護されている。
【００４５】
更に、本実施の形態において、パッド３〜６及びリード７〜１０の形状は、左右反転されることが可能である。
【００４６】
（実施の第２形態）
本発明による半導体装置の実施の第２形態では、半導体チップの上に設けられるパッドの配置に必要な領域を小さくする技術が提供される。実施の第２形態では、図６に示されているように、半導体回路１４が集積化された半導体チップ１’の上に、パッド３〜６、及びリード７〜１０が設けられる。パッド３〜６、及びリード７〜１０は、実施の第１形態において説明された形状を有している。リード７〜１０は半導体回路１４に接続されている。パッド３〜６は、リード７〜１０を介して、外部から入力される入力信号を半導体回路１４に供給し、半導体回路１４から出力される出力信号を外部に出力することが可能である。上述の形状を有するパッド３〜６、及びリード７〜１０が半導体チップ１’の上に設けられることにより、半導体チップの上に設けられるパッドの配置に必要な領域を小さくすることができる。
【００４７】
（実施の第３形態）
本発明による半導体装置の実施の第３形態では、半導体回路が実装されたＰＣＢ（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ：プリント配線基板）の上に設けられるパッドの配置に必要な領域を小さくする技術が提供される。実施の第３形態では、図７に示されているように、絶縁性の基板１５の上に、半導体回路を含む電子回路１６と、パッド３〜６、及びリード７〜１０とが設けられる。パッド３〜６、及びリード７〜１０は、実施の第１形態において説明された形状を有している。リード７〜１０は、電子回路１６に接続される。パッド３〜６は、リード７〜１０を介して、外部から入力される入力信号を電子回路１６に供給し、電子回路１６から出力される出力信号を外部に出力することが可能である。上述の形状を有するパッド３〜６、及びリード７〜１０が基板１５の上に設けられることにより、ＰＣＢの上に設けられるパッドの配置に必要な領域を小さくすることができる。
【００４８】
【発明の効果】
本発明により、半導体集積回路への信号の入出力に使用されるパッドを配置するために必要な面積を縮小するための技術が提供される。
【図面の簡単な説明】
【図１】図１は、本発明による半導体装置の実施の第１形態を示す平面図である。
【図２】図２は、本発明による半導体装置の実施の第１形態を示す断面図である。
【図３】図３は、パッド配置領域２ｂの拡大平面図である。
【図４】図４は、２段に配置されたパッド３、４の平面図である。
【図５】図５は、本発明による半導体装置の実施の第１形態の変形例を示す断面図である。
【図６】図６は、本発明による半導体装置の実施の第２形態を示す平面図である。
【図７】図７は、本発明による半導体装置の実施の第３形態を示す平面図である。
【符号の説明】
１、１’：半導体チップ
２：テープキャリア
２ａ：部品搭載部
２ｂ：パッド配置領域
３〜６：パッド
７〜１１：リード
１２：パッド
１３：カットライン
１４：半導体回路
１５：基板
１６：電子回路
２１：ベースフィルム
２２：ソルダーレジスト
２３：バンプ
２４：封止樹脂

Claims (9)

  1. 第１方向に並べられた複数の第１パッドを含む第１パッド列と、
    前記第１方向に並べられた複数の第２パッドを含み、前記第１方向に垂直な第２方向において前記第１パッド列に隣接する第２パッド列と、
    前記第１方向に並べられた複数の第３パッドを含み、前記第１パッド列と反対側において前記第２パッド列に隣接する第３パッド列と、
    前記第１パッドにそれぞれに接続される複数の第１リードと、
    前記第２パッドにそれぞれに接続される複数の第２リードと、
    前記第３パッドにそれぞれに接続される複数の第３リードと、
    前記第３パッド列に対して、前記第１パッド列および前記第２パッド列の反対側に位置し、前記第１リード、前記第２リード、及び前記第３リードに接続される半導体集積回路
    とを備え、
    前記第２パッドのそれぞれは、前記第１方向に対して斜めである第１斜め辺を、前記第３パッド列の側の一の隅に有し、
    前記第３パッドのそれぞれは、前記第２方向に対して斜めである第２斜め辺を、前記第２パッド列の側の一の隅に、前記第１斜め辺に対向するように有し、
    前記第１リードは、前記第１斜め辺と前記第２斜め辺との間を通過し、前記第１方向に対して斜めに延伸する第１斜め部分を有する
    半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第２パッドの前記第１斜め辺と、前記第３パッドの前記第２斜め辺と、前記第１リードの前記第１斜め部分とは互いに平行である
    半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第１パッドの中心のピッチと、前記第２パッドの中心のピッチと、前記第３パッドの中心のピッチとは、一定であり、
    前記第１パッドの中心から前記第２パッドの中心への前記第１方向におけるオフセットは、前記第２パッドの中心から前記第３パッドの中心への前記第１方向におけるオフセットと同一であり、
    前記第１パッドの中心から前記第２パッドの中心への前記第２方向におけるオフセットは、前記第２パッドの中心から前記第３パッドの中心への前記第２方向におけるオフセットと同一である
    半導体装置。
  4. 請求項１に記載の半導体装置において、
    更に、
    前記第１方向に並べられた複数の第４パッドを含み、前記第２パッド列と反対側において前記第３パッド列に隣接する第４パッド列と、
    前記第４パッドにそれぞれに接続される複数の第４リード
    とを備え、
    前記第４リードは、前記半導体集積回路に接続され、
    前記第３パッドのそれぞれは、前記第１方向に対して斜めである第３斜め辺を、前記第２斜め辺の対角にある隅に有し、
    前記第４パッドのそれぞれは、前記第１方向に対して斜めである第４斜め辺を、前記第３パッド列の側の一の隅に、前記第３斜め辺に対向するように有し、
    前記第１リードは、前記第３斜め辺と前記第４斜め辺との間を通過し、前記第１方向に対して斜めに延伸する第２斜め部分を更に有し、
    前記第２リードは、前記第３斜め辺と前記第４斜め辺との間を通過し、前記第１方向に対して斜めに延伸する第３斜め部分を有する
    半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記第２パッドの前記第３斜め辺と、前記第３パッドの前記第４斜め辺と、前記第１リードの前記第２斜め部分と、前記第２リードの前記第３斜め部分とは互いに平行である
    半導体装置。
  6. ベースフィルムと、
    前記ベースフィルムの上に第１方向に並べられた複数の第１パッドを含む第１パッド列と、
    前記ベースフィルムの上に前記第１方向に並べられた複数の第２パッドを含み、前記第１方向に垂直な第２方向において前記第１パッド列に隣接する第２パッド列と、
    前記ベースフィルムの上に前記第１方向に並べられた複数の第３パッドを含み、前記第１パッド列と反対側において前記第２パッド列に隣接する第３パッド列と、
    前記ベースフィルムの上に設けられ、前記第１パッドにそれぞれに接続される複数の第１リードと、
    前記ベースフィルムの上に設けられ、前記第２パッドにそれぞれに接続される複数の第２リードと、
    前記ベースフィルムの上に設けられ、前記第３パッドにそれぞれに接続される複数の第３リードと、
    前記第３パッド列に対して、前記第１パッド列および前記第２パッド列の反対側に位置し、前記第１リード、前記第２リード、及び前記第３リードに接続される半導体チップ
    とを備え、
    前記第２パッドのそれぞれは、前記第１方向に対して斜めである第１斜め辺を、前記第３パッド列の側の一の隅に有し、
    前記第３パッドのそれぞれは、前記第２方向に対して斜めである第２斜め辺を、前記第２パッド列の側の一の隅に、前記第１斜め辺に対向するように有し、
    前記第１リードは、前記第１斜め辺と前記第２斜め辺との間を通過し、前記第１方向に対して斜めに延伸する第１斜め部分を有する
    ＴＣＰ実装型半導体装置。
  7. ベースフィルムと、
    前記ベースフィルムの上に第１方向に並べられた複数の第１パッドを含む第１パッド列と、
    前記ベースフィルムの上に前記第１方向に並べられた複数の第２パッドを含み、前記第１方向に垂直な第２方向において前記第１パッド列に隣接する第２パッド列と、
    前記ベースフィルムの上に前記第１方向に並べられた複数の第３パッドを含み、前記第１パッド列と反対側において前記第２パッド列に隣接する第３パッド列と、
    前記ベースフィルムの上に設けられ、前記第１パッドにそれぞれに接続される複数の第１リードと、
    前記ベースフィルムの上に設けられ、前記第２パッドにそれぞれに接続される複数の第２リードと、
    前記ベースフィルムの上に設けられ、前記第３パッドにそれぞれに接続される複数の第３リード
    とを備え、
    前記第２パッドのそれぞれは、前記第１方向に対して斜めである第１斜め辺を、前記第３パッド列の側の一の隅に有し、
    前記第３パッドのそれぞれは、前記第２方向に対して斜めである第２斜め辺を、前記第２パッド列の側の一の隅に、前記第１斜め辺に対向するように有し、
    前記第１リードは、前記第１斜め辺と前記第２斜め辺との間を通過し、前記第１方向に対して斜めに延伸する第１斜め部分を有する
    ＴＣＰ用テープキャリア。
  8. 半導体チップを備え、
    前記半導体チップは、その表面部に、
    第１方向に並べられた複数の第１パッドを含む第１パッド列と、
    前記第１方向に並べられた複数の第２パッドを含み、前記第１方向に垂直な第２方向において前記第１パッド列に隣接する第２パッド列と、
    前記第１方向に並べられた複数の第３パッドを含み、前記第１パッド列と反対側において前記第２パッド列に隣接する第３パッド列と、
    前記第１パッドにそれぞれに接続される複数の第１リードと、
    前記第２パッドにそれぞれに接続される複数の第２リードと、
    前記第３パッドにそれぞれに接続される複数の第３リードと、
    前記第３パッド列に対して、前記第１パッド列および前記第２パッド列の反対側に位置し、前記第１リード、前記第２リード、及び前記第３リードに接続される半導体集積回路
    とを含み、
    前記第２パッドのそれぞれは、前記第１方向に対して斜めである第１斜め辺を、前記第３パッド列の側の一の隅に有し、
    前記第３パッドのそれぞれは、前記第２方向に対して斜めである第２斜め辺を、前記第２パッド列の側の一の隅に、前記第１斜め辺に対向するように有し、
    前記第１リードは、前記第１斜め辺と前記第２斜め辺との間を通過し、前記第１方向に対して斜めに延伸する第１斜め部分を有する
    半導体装置。
  9. 絶縁性の基板と、
    前記基板の上に第１方向に並べられた複数の第１パッドを含む第１パッド列と、
    前記基板の上に前記第１方向に並べられた複数の第２パッドを含み、前記第１方向に垂直な第２方向において前記第１パッド列に隣接する第２パッド列と、
    前記基板の上に前記第１方向に並べられた複数の第３パッドを含み、前記第１パッド列と反対側において前記第２パッド列に隣接する第３パッド列と、
    前記基板の上に設けられ、前記第１パッドにそれぞれに接続される複数の第１リードと、
    前記基板の上に設けられ、前記第２パッドにそれぞれに接続される複数の第２リードと、
    前記基板の上に設けられ、前記第３パッドにそれぞれに接続される複数の第３リードと、
    前記基板の上に設けられ、前記第３パッド列に対して、前記第１パッド列および前記第２パッド列の反対側に位置し、前記第１リード、前記第２リード、及び前記第３リードに接続される電子回路
    とを備え、
    前記第２パッドのそれぞれは、前記第１方向に対して斜めである第１斜め辺を、前記第３パッド列の側の一の隅に有し、
    前記第３パッドのそれぞれは、前記第２方向に対して斜めである第２斜め辺を、前記第２パッド列の側の一の隅に、前記第１斜め辺に対向するように有し、
    前記第１リードは、前記第１斜め辺と前記第２斜め辺との間を通過し、前記第１方向に対して斜めに延伸する第１斜め部分を有する
    プリント配線基板。
JP2003151556A 2003-05-28 2003-05-28 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板 Expired - Fee Related JP4641141B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003151556A JP4641141B2 (ja) 2003-05-28 2003-05-28 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
US10/853,493 US6899544B2 (en) 2003-05-28 2004-05-26 Integrated circuit device and wiring board
CNB2004100472456A CN1269200C (zh) 2003-05-28 2004-05-28 集成电路器件和布线板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003151556A JP4641141B2 (ja) 2003-05-28 2003-05-28 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板

Publications (2)

Publication Number Publication Date
JP2004356339A true JP2004356339A (ja) 2004-12-16
JP4641141B2 JP4641141B2 (ja) 2011-03-02

Family

ID=33447764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003151556A Expired - Fee Related JP4641141B2 (ja) 2003-05-28 2003-05-28 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板

Country Status (3)

Country Link
US (1) US6899544B2 (ja)
JP (1) JP4641141B2 (ja)
CN (1) CN1269200C (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138777B2 (en) 2008-10-21 2012-03-20 Renesas Electronics Corporation TCP-type semiconductor device and method of testing thereof
US8310068B2 (en) 2009-08-26 2012-11-13 Renesas Electronics Corporation TCP-type semiconductor device
JP2013008097A (ja) * 2011-06-22 2013-01-10 Dainippon Printing Co Ltd タッチパネルセンサ
KR20170036942A (ko) * 2015-09-24 2017-04-04 엘지디스플레이 주식회사 연성 필름, 표시 패널 및 이를 포함하는 표시 장치
KR20170127109A (ko) * 2016-05-10 2017-11-21 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
US10201083B2 (en) 2015-12-04 2019-02-05 Samsung Display Co., Ltd. Printed circuit board and display apparatus including the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268579B2 (en) * 2002-08-23 2007-09-11 Samsung Electronics Co., Ltd. Semiconductor integrated circuit having on-chip termination
US20050011672A1 (en) * 2003-07-17 2005-01-20 Alawani Ashish D. Overmolded MCM with increased surface mount component reliability
JP2008187074A (ja) * 2007-01-31 2008-08-14 Nitto Denko Corp 配線回路基板およびその製造方法
JP2010206027A (ja) * 2009-03-04 2010-09-16 Renesas Electronics Corp Ｔｃｐ型半導体装置
JP2010272759A (ja) * 2009-05-22 2010-12-02 Renesas Electronics Corp テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法
KR20120009702A (ko) * 2010-07-20 2012-02-02 삼성전자주식회사 필름 회로 기판의 제조 방법 및 칩 패키지의 제조 방법
KR101640739B1 (ko) * 2010-09-07 2016-07-21 삼성전자주식회사 반도체 모듈 및 이를 포함하는 반도체 장치
CN102253513A (zh) * 2011-08-17 2011-11-23 深圳市华星光电技术有限公司 液晶面板的软板上芯片构造的卷带基板及液晶面板
TWI483361B (zh) * 2012-03-23 2015-05-01 Chipmos Technologies Inc 半導體封裝基板以及半導體封裝結構
TWI473780B (zh) 2014-04-09 2015-02-21 Nat Univ Chung Hsing 光敏染料化合物以及染料敏化太陽能電池
KR102525875B1 (ko) 2016-06-24 2023-04-27 삼성전자주식회사 필름 패키지, 패키지 모듈, 및 패키지의 제조 방법
TWI653717B (zh) * 2017-09-11 2019-03-11 南茂科技股份有限公司 薄膜覆晶封裝結構
CN111988906B (zh) * 2019-05-22 2022-04-29 浙江宇视科技有限公司 一种印制电路板及发光二极管模组板
TWI796550B (zh) * 2020-02-26 2023-03-21 頎邦科技股份有限公司 撓性電路板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3050807B2 (ja) * 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
JPH10256318A (ja) * 1997-03-10 1998-09-25 Seiko Epson Corp 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
JP2002196036A (ja) 2000-12-27 2002-07-10 Seiko Epson Corp 半導体装置及びその検査方法
JP4623850B2 (ja) * 2001-03-27 2011-02-02 京セラ株式会社 高周波半導体素子収納用パッケージおよびその実装構造
US6753595B1 (en) * 2003-01-14 2004-06-22 Silicon Integrated Systems Corp Substrates for semiconductor devices with shielding for NC contacts

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138777B2 (en) 2008-10-21 2012-03-20 Renesas Electronics Corporation TCP-type semiconductor device and method of testing thereof
US8890561B2 (en) 2008-10-21 2014-11-18 Renesas Electronics Corporation TCP-type semiconductor device and method of testing thereof
US8310068B2 (en) 2009-08-26 2012-11-13 Renesas Electronics Corporation TCP-type semiconductor device
JP2013008097A (ja) * 2011-06-22 2013-01-10 Dainippon Printing Co Ltd タッチパネルセンサ
KR20170036942A (ko) * 2015-09-24 2017-04-04 엘지디스플레이 주식회사 연성 필름, 표시 패널 및 이를 포함하는 표시 장치
KR102409704B1 (ko) * 2015-09-24 2022-06-16 엘지디스플레이 주식회사 연성 필름, 표시 패널 및 이를 포함하는 표시 장치
US10201083B2 (en) 2015-12-04 2019-02-05 Samsung Display Co., Ltd. Printed circuit board and display apparatus including the same
KR20170127109A (ko) * 2016-05-10 2017-11-21 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
US9980398B2 (en) 2016-05-10 2018-05-22 Samsung Display Co., Ltd. Printed circuit board and display apparatus including the same
KR102537545B1 (ko) 2016-05-10 2023-05-30 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US6899544B2 (en) 2005-05-31
JP4641141B2 (ja) 2011-03-02
CN1269200C (zh) 2006-08-09
US20040242027A1 (en) 2004-12-02
CN1574262A (zh) 2005-02-02

Similar Documents

Publication Publication Date Title
JP4641141B2 (ja) 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
KR100652519B1 (ko) 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
JP3866058B2 (ja) 半導体装置、配線基板及びテープキャリア
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
KR100386995B1 (ko) 반도체 장치 및 그 배선 방법
JP4068635B2 (ja) 配線基板
KR100632807B1 (ko) 반도체 칩 및 그를 포함하는 탭 패키지
US9627366B2 (en) Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
TW520627B (en) Printed circuit board having footprints, circuit module having a printed circuit board, and method of manufacturing a printed circuit board
CN100552934C (zh) 具有减轻应力集中结构的印刷电路板及其半导体芯片封装
JP2010278133A (ja) 回路基板
JP4864126B2 (ja) Ｔｃｐ型半導体装置
KR101061278B1 (ko) Ｃｏｆ 기판
JP2001215892A (ja) 表示装置
KR19990044900A (ko) 반도체 장치
KR100752011B1 (ko) 패키지 기판의 스트립 포맷 및 그 배열
JPS59107551A (ja) 半導体装置
JP3298345B2 (ja) 半導体装置
JP2012028636A (ja) テープキャリア基板及び該テープキャリア基板を備えた半導体装置
JP2665275B2 (ja) 半導体装置
JP3646704B2 (ja) 半導体装置
JP3019497B2 (ja) 半導体装置とその製造方法
JP2001215893A (ja) 表示装置
JP2008305909A (ja) 半導体装置
JP2007324496A (ja) 配線基板およびそれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080715

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080814

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080925

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081017

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101126

R150 Certificate of patent or registration of utility model

Ref document number: 4641141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees