CN100552934C - 具有减轻应力集中结构的印刷电路板及其半导体芯片封装 - Google Patents

具有减轻应力集中结构的印刷电路板及其半导体芯片封装 Download PDF

Info

Publication number
CN100552934C
CN100552934C CNB2005100825448A CN200510082544A CN100552934C CN 100552934 C CN100552934 C CN 100552934C CN B2005100825448 A CNB2005100825448 A CN B2005100825448A CN 200510082544 A CN200510082544 A CN 200510082544A CN 100552934 C CN100552934 C CN 100552934C
Authority
CN
China
Prior art keywords
lead
wire
circuit board
printed circuit
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100825448A
Other languages
English (en)
Other versions
CN1725486A (zh
Inventor
张昌洙
柳在喆
韩圣英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haesung DS Co Ltd
Original Assignee
Samsung Techwin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Techwin Co Ltd filed Critical Samsung Techwin Co Ltd
Publication of CN1725486A publication Critical patent/CN1725486A/zh
Application granted granted Critical
Publication of CN100552934C publication Critical patent/CN100552934C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

提供了一种印刷电路板，它具有减轻当把半导体器件安装在所述印刷电路板上时，由于半导体器件与印刷电路板之间热膨胀系数的差异而在引线的最外边引线上的应力集中的结构。所述印刷电路板包括将要连接到半导体器件的内引线部分。所述内引线部分包括在预定区域中平行排列的、具有相同节距的多个引线，以及分别位于在其中平行排列多个引线的预定区域的两端附近的附加引线，其中，多个引线中的每一个具有小于30μm的节距，并且附加引线的宽度宽于20μm。还提供了一个配备有根据本发明的印刷电路板的半导体芯片封装。

Description

具有减轻应力集中结构的印刷电路板及其半导体芯片封装
技术领域
本发明一般地涉及一种印刷电路板以及具有上述电路板的半导体芯片封装，更具体地说，涉及一种具有能减轻连接到印刷电路板上的半导体器件的拐角引线上的应力集中的结构的印刷电路板，以及装备有相同的印刷电路板的半导体芯片封装。
背景技术
图1是作为在其上安装半导体器件的印刷电路板的一个实例的连接到液晶显示设备的显示模块的柔性印刷电路板1的俯视图。
参照图1，将要连接到液晶显示设备的显示模块的外部连接端3位于柔性印刷电路板1的一边，另一个将要连接到允许用户控制液晶显示设备的控制面板的外部连接端4位于柔性印刷电路板1的另一边，并且在柔性印刷电路板1的预定部分形成将连接到用于驱动的半导体器件的内引线部分2。用于驱动的半导体器件根据从控制面板接收的信号来驱动液晶显示模块。通过位于柔性印刷电路板1的内引线部分2的引线和形成于半导体器件上的凸起(bump)之间的连接，来实现柔性印刷电路板1与半导体器件之间的电气和机械连接。
图2是图1所示的柔性印刷电路板上的内引线部分2的放大图。
参照图2，内引线部分2包括多个引线21和24。引线21和24排列在将要安装半导体器件5的矩形区域的四周。这就是说，引线21和24分别垂直于具有矩形形状的半导体器件5的4个边。
按照如上所述的方式排列的引线21和24中的每一个被一对一地连接到形成于半导体器件5上的凸起51，由此电气和机械地把柔性印刷电路板1与半导体器件5连接起来。
通过高温下的金-锡低共熔焊接(eutectic bonding)来实现凸起51与引线21和24中的每一个的一对一连接。然而，在形成一对一连接和冷却的同时，由于柔性印刷电路板1与半导体器件5之间的热膨胀系数的差异所引起的负载，剥离应力(peel stress)集中在位于半导体器件5的拐角附近的引线上。这种剥离应力的集中将导致引线的断裂。因此，需要有一种能防止此种断裂的解决方案。
图3是图2的部分III的放大图。
参照图3，通常，为了减轻因热膨胀系数的差异所导致的应力集中，并且为了防止位于半导体器件5的拐角附近的引线断裂，在半导体器件5的长边的边缘附近形成假(dummy)引线23，并且每一个假引线23连接到半导体器件5上的一个凸起51。因此，剥离应力集中在假引线23上，由此防止在其中通过信号的引线21断裂。
然而，在其中形成假引线23的传统方法中，对于假引线的宽度(W)和长度、假引线和与假引线相邻的引线之间的距离(G1)等，还没有设计规则。特别是，如果引线的节距小于30μm，则需要一种采用量化方法的用于减轻拐角引线21上的应力集中的结构和设计。
发明内容
本发明提供一种印刷电路板，具有减轻当把半导体器件安装在印刷电路板上时，因半导体器件与印刷电路板之间的热膨胀系数的差异而在排列在印刷电路板上的拐角引线上的应力集中的结构。还有，本发明提供装备有相同印刷电路板的半导体芯片封装。
根据本发明的一个方面，提供了一种印刷电路板，包括将要连接到半导体器件的内引线部分，所述内引线部分包括：环绕预定区域以并行方式排列的具有相同节距的多个引线，以及至少一个附加引线，它位于多个引线中的至少一个引线附近，其中，多个引线中的每一个具有小于30μm的节距，并且附加引线的宽度宽于20μm。
所述至少一个附加引线为假引线。同样，附加引线和多个引线的最外边引线之间的距离在0.8mm以内。
根据本发明的另一方面，提供了一种通过把半导体器件安装在印刷电路板上而形成的半导体封装，包括：在印刷电路板上以平行方式形成的多个引线，每个引线具有小于30μm的相同节距；至少一个附加引线，具有宽于20μm的宽度，并且被形成为与多个引线的最外边引线相邻；以及对应于所述多个引线和所述附加引线形成于半导体器件的一个区域中的多个凸起。
所述附加引线是假引线，并且形成两个或多个附加引线。而且，所述附加引线和所述多个引线的最外边引线之间的距离在0.8mm以内。而且，所述印刷电路板是柔性印刷电路板。
附图说明
通过参照附图来详细描述示例性的各实施例，将使本发明的上述和其它特征和优点变得更为明显，在附图中：
图1是作为传统的印刷电路板的一个实例的在其上安装了用于驱动液晶显示设备的半导体器件的柔性印刷电路板的俯视图；
图2是图1所示的柔性印刷电路板上的内引线部分的放大图；
图3是图2的部分III的放大图；
图4是说明根据本发明的印刷电路板的应力减轻结构的视图；
图5是示出引线和凸起的连接的截面图；
图6是示出通过考虑选定参数的有限元方法(FEM，FiniteElement Method)的计算结果的图；
图7是示出施加到引线上的应力的大小随着边缘间隙的宽度而变化的图；以及
图8是说明根据本发明的另一个实施例的视图。
具体实施方式
下面将参照附图，对本发明的各实施例进行详细说明。
图4是说明根据本发明的印刷电路板的应力减轻结构的视图。
参照图4，当半导体器件5被安装在印刷电路板上时，为了减轻半导体器件5的拐角附近的引线上的应力集中，相邻引线21的最外边引线形成附加引线123a。附加引线123a具有宽于引线21中的每一个的宽度。
如果在印刷电路板上，按照小于30μm的相同节距以平行方式形成引线21，则附加引线123a将根据半导体器件5的大小，具有20μm或更宽的宽度。
最好是，附加引线123a和引线21的最外边引线21a之间的边缘间隙G2小于0.8mm，以防止集中在附加引线123a上的应力集中到最外边引线21a和引线21上。
由下列步骤决定附加引线123a的宽度W2和边缘间隙G2。
首先，选择影响引线21的剥离应力的参数。
选定的参数为引线节距P，凸起长度BL，引线厚度，引线底宽，引线蚀刻系数(etching factor)，以及聚酰亚胺(PI)带厚度。
然后，在表1所示的范围内，对这些参数进行有限元方法分析。
表1
  参数   允许的范围
  引线节距(P)   25μm～35μm
  引线厚度(T)   6μm～10μm
  引线宽度(W)   12μm～18μm
  引线蚀刻系数(E.f)   2～4
  凸起长度(BL)   80μm～120μm
  PI带厚度   30μm～50μm
一般地说，引线宽度W表示设计图案上的引线的引线底宽，并且如果通过蚀刻来形成引线，则引线的顶部表面的宽度可以不同于引线宽度W。引线的蚀刻系数E.f可以用引线宽度W由方程式1计算出来。
E . f = 2 T ( B . W - T . W ) . . . ( 1 )
式中，T为引线厚度，B.W为引线底宽，并且T.W为引线顶部表面的宽度。
图5是表示上述引线厚度T、引线底宽B.W和引线顶部表面的宽度T.W的视图。图6是示出对已选定的参数进行有限元方法分析所获得的结果的图。
在图6中可以看出，上述各项参数中，对剥离应力影响最大的参数是引线节距、引线厚度和引线宽度。引线厚度和PI带厚度最好具有小的数值，然而，考虑到在制造工艺和电气特性方面的困难，在减小厚度方面存在一定的限制。特别是，通过减小厚度可能获得的剥离应力的减轻水平高达20％。
同时，通过仅改变附加引线的引线节距或引线宽度而不改变其余引线的排列，能容易地进行引线节距或引线宽度的控制。例如，在印刷电路板中形成30μm节距的引线并且每个引线的引线宽度为15μm的情况下，通过将附加引线的引线宽度改变为25μm，就能获得应力减小30％。同样，有可能通过一种设计方法(例如，使用印刷电路板边缘的空闲空间来增加节距)来增加引线宽度。这就是说，通过调节引线节距和引线宽度，应力还可以被减小得更多。
在一个设计步骤中，为了减小在引线框架中的应力集中，除了上述各项参数之外，还可以考虑芯片的长度和角落空间。角落空间表示从半导体器件5的一端到最外边引线的距离。然而，由于这些参数对本发明中的柔性印刷电路板上的应力变化影响很小，所以它们可以被忽略。
其结果是，在引线节距小于30μm的柔性印刷电路板上，增加附加引线的宽度对于防止相邻的引线21的最外边引线被剥离或者被损坏是最有效的。
由于被施加到引线21的最外边引线的剥离应力取决于附加引线的宽度，而与其它引线的宽度和节距无关，所以重要的是改变附加引线的宽度。
图7是示出被施加到与附加引线相邻的引线上的应力大小随着附加引线与相邻引线21的最外边引线之间的距离而变化的图。
如图7所示，当附加引线与相邻的引线21的最外边引线之间的距离增加时，相同水平的应力以相同的机制施加到附加引线和相邻的引线21的最外边引线。因此，当这两个引线之间的距离增加时，这两个引线的应变和剥离应力的相对大小增加。
考虑到分层是柔性印刷电路板发生断裂的主要原因，已经发现，当附加引线的中心点以及相邻的引线21的最外边引线的中心点之间的距离在0.8mm以内时，剥离应力的大小将提高大于5％。这就是说，在本发明中，附加引线和相邻引线之间的距离最好是在0.8mm以内。
根据本发明，具有较宽宽度的附加引线形成于边缘附近，凸起(每一个的大小对应于附加引线的宽度)形成于半导体器件区域中对应于附加引线的位置，并且各附加引线和各凸起互相连接。由于半导体器件和印刷电路板之间的热膨胀系数差异而产生的应力由附加引线和凸起的连接承受，而不是由其余引线和凸起的连接来承受。
图8是说明根据本发明的另一个实施例的视图。
如图8所示，两根附加引线123a和123b被形成于根据本发明的一块印刷电路板上，其中，附加引线不限于两个。可以由相同于以上所述的处理过程来决定附加引线123a的宽度W1和附加引线123a和最外边引线21a之间的距离G2。当需要减轻更多的应力集中时，可以形成附加引线123b。如图8所示，附加引线123b具有相同于引线123a的宽度，或者具有不同的宽度W2。
附加引线123a和123b可以是如图4和8所示的假引线，或者可以是信号线。
如图8所示，在采用根据本发明的应力集中减轻结构的印刷电路板中，可以提供两个或更多较宽的附加引线123a和123b，以保证比只形成单个附加引线时更高的可靠性。由于半导体器件的形状为矩形，并且应力集中在矩形的各个顶点上，所以较宽的引线123a和123b最好是被形成于半导体器件的各个顶点附近，如图8所示。附加引线123a和123b之间的间隙最好宽于其它引线的节距。
在半导体器件和柔性印刷电路板的设计步骤中，除了制作一个在其中形成附加引线的母版图案并且增加在半导体器件的各个顶点附近形成的凸起的宽度以外，现有的制造工艺没有什么改变。附加引线的宽度最好等于或宽于普通印刷电路板所用的20μm，在普通印刷电路板中，形成40μm节距的引线。
到这里，已经说明了在柔性印刷电路板上安装半导体器件的情形，然而，本发明并不局限于这种情形，并且可以被应用于设计具有较窄的宽度和较长的长度的半导体器件封装中的互连(引线和凸起之间或者引线和焊球之间)。
同时，由于以上的说明是关于具有矩形的半导体器件而给出的，所以附加引线被形成于位于沿半导体器件长边的引线21的最外边引线附近。这是因为在位于沿长边的引线21中，因热膨胀系数的差异引起的变形的应力集中最严重。然而，如果在半导体器件的长边和短边之间的应力集中水平的差异不大，则同样可以在位于沿短边的引线的最外边引线附近形成附加引线。
涉及设计参数的以上说明是关于柔性印刷电路板而给出的，但是，本发明并不局限于柔性印刷电路板。本发明可以被用来减轻在普通印刷电路板上以及在柔性印刷电路板上排列的引线的最外边引线上的应力集中。
如上所述，根据本发明，当形成具有小于30μm节距的引线时，通过提供宽度比20μm更宽的附加引线，可以有效地减轻当把半导体器件安装在印刷电路板上时，由于半导体器件和印刷电路板之间的热膨胀系数的差异而导致的最外边引线上的应力集中。
同样，通过把边缘间隙限制在0.8mm以内，可以防止应力集中在附加引线以外的引线上。
在参照示例性的各实施例对本发明进行特别的展示和描述的同时，本领域的技术人员将懂得，在不脱离由下列权利要求书所规定的精神实质和范围的前提下，可以作出形式上和细节上的各种各样的更改。
本申请书主张2004年7月22日在韩国知识产权局申请的韩国专利申请书第10-2004-0057141号的优先权，其公开内容以全文形式在这里通过参考而并入。

Claims (3)

1.一种印刷电路板，包括将要连接到半导体器件的内引线部分，所述内引线部分包括：
以平行方式排列的多个引线，在多个引线的每一个之间具有基本上相同的节距；以及
与所述多个引线相邻的至少两个附加引线，其中，所述多个引线之间的节距小于或等于附加引线的宽度的大约1.5倍，
其中，所述印刷电路板为柔性印刷电路板，
其中，所述至少两个附加引线是具有宽于20μm的宽度的假引线，并且所述多个引线中的每一个具有小于30μm的节距，
其中，所述两个附加引线宽于所述多个引线中的任何单个引线，
其中，所述多个引线的最外边引线的中心点和相邻附加引线的中心点之间的距离在0.8mm以内，
其中，两个附加引线之间的距离宽于所述多个引线之间的距离。
2.一种通过把半导体器件安装在印刷电路板上而形成的半导体封装，包括：
在印刷电路板上以平行方式形成的多个引线，多个引线的每一个之间具有基本上相同的节距；
与所述多个引线相邻的至少两个附加引线，其中，多个引线之间的节距小于或等于附加引线的宽度的大约1.5倍；以及
在半导体器件上形成的多个凸起，一一对应于所述多个引线和至少一个所述附加引线，
其中，所述印刷电路板为柔性印刷电路板，
其中，所述至少两个附加引线是具有宽于20μm的宽度的假引线，并且多个引线中的每一个具有小于30μm的节距，
其中，所述两个附加引线宽于多个引线中的任何单个引线，
其中，所述多个引线的最外边引线的中心点和相邻附加引线的中心点之间的距离在0.8mm以内，
其中，两个附加引线之间的距离宽于所述多个引线之间的距离。
3.一种用于降低当把半导体器件安装在印刷电路板上时的剥离应力的方法，所述方法包括：
在印刷电路板上提供以平行方式形成的多个引线，所述多个引线的每一个之间具有基本上相同的节距；
提供位于所述多个引线相邻的至少两个附加引线，其中，多个引线之间的节距小于或等于附加引线的宽度的大约1.5倍；
在半导体器件的一个区域上形成多个凸起，它们一一对应于所述多个引线和至少一个所述附加引线；以及
通过高温下的金-锡低共熔焊接，一一对应地将多个凸起连接到所述多个引线和所述附加引线，
其中，所述印刷电路板为柔性印刷电路板，
其中，所述至少两个附加引线是具有宽于20μm的宽度的假引线，并且多个引线中的每一个具有小于30μm的节距，
其中，所述两个附加引线宽于多个引线中的任何单个引线，
其中，所述多个引线的最外边引线的中心点和相邻附加引线的中心点之间的距离在0.8mm以内，
其中，两个附加引线之间的距离宽于所述多个引线之间的距离。
CNB2005100825448A 2004-07-22 2005-07-08 具有减轻应力集中结构的印刷电路板及其半导体芯片封装 Expired - Fee Related CN100552934C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040057141 2004-07-22
KR1020040057141A KR101070897B1 (ko) 2004-07-22 2004-07-22 응력 집중을 완화하는 구조를 가지는 회로기판 및 이를구비한 반도체 소자 패키지

Publications (2)

Publication Number Publication Date
CN1725486A CN1725486A (zh) 2006-01-25
CN100552934C true CN100552934C (zh) 2009-10-21

Family

ID=35655925

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100825448A Expired - Fee Related CN100552934C (zh) 2004-07-22 2005-07-08 具有减轻应力集中结构的印刷电路板及其半导体芯片封装

Country Status (4)

Country Link
US (1) US7804693B2 (zh)
KR (1) KR101070897B1 (zh)
CN (1) CN100552934C (zh)
TW (1) TWI367696B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582742B1 (ko) * 2004-12-21 2006-05-22 인티그런트 테크놀로지즈(주) 기준 전류 발생 회로
CN101098590A (zh) * 2006-06-30 2008-01-02 鸿富锦精密工业（深圳）有限公司 印刷电路板
DE102007046428A1 (de) * 2007-09-28 2009-04-09 Siemens Home And Office Communication Devices Gmbh & Co. Kg Anschlussfolie und elektrische Anschlussverbindung
DE102008042335A1 (de) * 2008-09-24 2010-03-25 Robert Bosch Gmbh Gehäuse für eine elektrische Schaltung
KR20120018894A (ko) * 2010-08-24 2012-03-06 삼성전자주식회사 패키지 기판 및 이를 갖는 플립 칩 패키지
US9082759B2 (en) * 2012-11-27 2015-07-14 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US9397027B1 (en) * 2014-05-07 2016-07-19 Maxim Integrated Products, Inc. Sacrificial pad on semiconductor package device and method
US9257374B1 (en) * 2014-12-24 2016-02-09 Nxp B.V. Thin shrink outline package (TSOP)
TWI748668B (zh) 2020-09-29 2021-12-01 頎邦科技股份有限公司 軟性電路板之佈線結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020163068A1 (en) * 1999-12-24 2002-11-07 Junichi Asada Semiconductor device
US6559524B2 (en) * 2000-10-13 2003-05-06 Sharp Kabushiki Kaisha COF-use tape carrier and COF-structured semiconductor device using the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
JP2652107B2 (ja) 1992-06-18 1997-09-10 セイコーエプソン株式会社 電気的接続構造
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH09129686A (ja) * 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造
KR100574278B1 (ko) 1998-11-27 2006-09-22 삼성전자주식회사 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈
JP3566869B2 (ja) 1998-12-16 2004-09-15 株式会社ルネサステクノロジ 半導体装置及び半導体装置の製造方法
JP2000188366A (ja) * 1998-12-24 2000-07-04 Hitachi Ltd 半導体装置
JP3683434B2 (ja) 1999-04-16 2005-08-17 富士通株式会社 半導体装置
JP3215686B2 (ja) * 1999-08-25 2001-10-09 株式会社日立製作所 半導体装置及びその製造方法
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
TW462120B (en) 2000-11-10 2001-11-01 Siliconware Precision Industries Co Ltd Tape carrier type semiconductor package structure
US6707135B2 (en) * 2000-11-28 2004-03-16 Texas Instruments Incorporated Semiconductor leadframe for staggered board attach
US8129222B2 (en) * 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
JP3840180B2 (ja) * 2002-12-26 2006-11-01 住友電工プリントサーキット株式会社 フレキシブルプリント配線板
JP4162583B2 (ja) * 2003-12-19 2008-10-08 三井金属鉱業株式会社 プリント配線板および半導体装置
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020163068A1 (en) * 1999-12-24 2002-11-07 Junichi Asada Semiconductor device
US6559524B2 (en) * 2000-10-13 2003-05-06 Sharp Kabushiki Kaisha COF-use tape carrier and COF-structured semiconductor device using the same

Also Published As

Publication number Publication date
US20060016619A1 (en) 2006-01-26
TWI367696B (en) 2012-07-01
TW200605739A (en) 2006-02-01
KR101070897B1 (ko) 2011-10-06
KR20060007775A (ko) 2006-01-26
CN1725486A (zh) 2006-01-25
US7804693B2 (en) 2010-09-28

Similar Documents

Publication Publication Date Title
CN100552934C (zh) 具有减轻应力集中结构的印刷电路板及其半导体芯片封装
US6756663B2 (en) Semiconductor device including wiring board with three dimensional wiring pattern
JP3866058B2 (ja) 半導体装置、配線基板及びテープキャリア
JP3253765B2 (ja) 半導体装置
JP4641141B2 (ja) 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
JP3640155B2 (ja) 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器
JP2002305286A (ja) 半導体モジュールおよび電子部品
KR20010076213A (ko) 반도체 장치 및 그 배선 방법
JPH08330473A (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
EP2086295B1 (en) Printed circuit board and method of manufacturing the same
KR20000034177A (ko) 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈
JP2857492B2 (ja) Ｔａｂパッケージ
JP2001326429A (ja) プリント配線基板
JP2009164560A (ja) 実装構造体、電気光学装置及び電子機器
JP2001326428A (ja) プリント基板
JP2012028636A (ja) テープキャリア基板及び該テープキャリア基板を備えた半導体装置
JP3439426B2 (ja) 表示装置用のテープキャリアパッケージとこれを用いた表示パネルモジュール
JP3019497B2 (ja) 半導体装置とその製造方法
JPH11260992A (ja) リードフレーム、半導体装置および半導体装置の製造方法
JP5845792B2 (ja) 電子部品
JP2774179B2 (ja) 半導体装置および電子装置
JP3226240B2 (ja) フイルムキャリアｌｓｉ
JP3087728B2 (ja) Ｔａｂ用フィルムキャリア
JPH08186154A (ja) フィルムキャリアと半導体装置
JPH10326856A (ja) リードフレームおよびそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MDS CO., LTD.

Free format text: FORMER OWNER: SAMSUNG TECHWIN CO., LTD.

Effective date: 20140722

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140722

Address after: Gyeongnam, South Korea

Patentee after: MDS Co., Ltd.

Address before: Gyeongnam, South Korea

Patentee before: Samsung TECHWIN Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20140708

EXPY Termination of patent right or utility model