KR20010076213A - 반도체 장치 및 그 배선 방법 - Google Patents

반도체 장치 및 그 배선 방법 Download PDF

Info

Publication number
KR20010076213A
KR20010076213A KR1020000059073A KR20000059073A KR20010076213A KR 20010076213 A KR20010076213 A KR 20010076213A KR 1020000059073 A KR1020000059073 A KR 1020000059073A KR 20000059073 A KR20000059073 A KR 20000059073A KR 20010076213 A KR20010076213 A KR 20010076213A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
pad electrode
circuit board
semiconductor
pad
Prior art date
Application number
KR1020000059073A
Other languages
English (en)
Other versions
KR100386995B1 (ko
Inventor
노지리이사오
마카베류
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20010076213A publication Critical patent/KR20010076213A/ko
Application granted granted Critical
Publication of KR100386995B1 publication Critical patent/KR100386995B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

와이어 본딩에 의해 제한되지 않고, 또한 와이어 본딩의 성능을 넘어서서, 반도체 칩의 패드 전극을 회로 기판의 임의의 전기 접속부에 대해 접속할 수 있는 반도체 장치 및 그 배선 방법을 제공한다.
반도체 장치(10)는 마더 기판(12) 상에 배치되는 회로 기판(14)과, 회로 기판 상에 배치된 반도체 칩(26, 30)을 포함한다. 회로 기판은 반도체 칩을 지지하는 표면상에 패드 전극(16Y1')과, 해당 패드 전극으로부터 떨어진 장소에 마련된 도전 접속부(18)와, 패드 전극과 도전 접속부를 전기적으로 접속하는 배선(20)을 갖는다. 한편, 반도체 칩은 회로 기판의 패드 전극에 대응하는 패드 전극(32Y1)을 갖는다. 그리고, 회로 기판의 패드 전극과 반도체 칩의 패드 전극은 본딩 와이어(34)로 전기적으로 접속된다.

Description

반도체 장치 및 그 배선 방법{SEMICONDUCTOR DEVICE AND ITS WIRING METHOD}
본 발명은 마더(mother) 기판 상에 실장되는 반도체 장치 및 그 배선 방법에 관한 것이다. 구체적으로는, 반도체 소자를 포함하는 하나 또는 복수의 칩을 회로 기판(도터(daughter) 기판)상에 실장하여, 칩상에 마련한 패드 전극과 회로 기판상에 마련한 별도의 패드 전극을 본딩 와이어 등으로 전기적으로 접속한 반도체 장치 또는 반도체 부품(예컨대, 칩 세트) 및 그 배선 방법에 관한 것이다.
한정된 면적의 마더 기판상에 다수의 반도체 장치 또는 반도체 부품(예컨대, 칩 세트)를 실장할 목적으로, 도터 기판의 한 면상 또는 양 면상에 하나의 반도체 칩 또는 중첩된 복수의 반도체 칩을 실장한 칩 적층형 패키지(예컨대, S-CSP(Stacked Chip Scale Package), S-MCP(Multi Chip Package))가 제공되어 있다.
구체적으로, 도 11과 도 12는 적층형 패키지(S-CSP)의 일례를 도시한다. 이 패키지(100)에 있어서, 도터 기판인 회로 기판(102)은 상면에 복수의 패드전극(104)(1041-1045)을 갖는 회로가 배선되어 있다. 다른 한편, 회로 기판(102)의 하면에는, 패드 전극(104)에 대응한 복수의 땜납 볼(106)이 마련되고, 이들 대응하는 패드 전극(104)과 땜납 볼(106)이 회로 기판(102)에 형성된 스루 홀(108)을 거쳐서 전기적으로 접속되어 있다. 회로 기판(102)의 상면에는 또한, 주지의 반도체 제조 기술을 이용하여 형성한 제 1 반도체 칩(110)과 제 2 반도체 칩(112)이 이러한 순서로 적층되어 있다. 제 1 반도체 칩(110)은 내부의 회로 소자와 전기적으로 접속된 패드 전극(114)(1142, 1144)을 갖는다. 다른 한편, 제 2 반도체 칩(112)은 내부의 회로 소자와 전기적으로 접속된 패드 전극(114)(1141, 1143, 1145)을 갖는다. 그리고, 제 1 및 제 2 반도체 칩(110, 112)의 패드 전극은 화살표 X-X' 방향으로부터 보았을 때, 패드 전극(1142)이 패드 전극(114l, 1143) 사이에 위치하고, 패드 전극(1144)이 패드 전극(1143, 1145) 사이에 위치하도록 배치되어 있다. 그리고, 패드 전극(114l-1145)은 본딩 와이어(금선)(116)에 의해서 대응하는 회로 기판(102)상의 패드 전극(104)(1041-1045)에 전기적으로 접속되어 있다. 이렇게 하여 전기적으로 접속된 회로 기판(102)과 제 1 및 제 2 반도체 칩(110, 112)은 이들 반도체 칩(110, 112)과 본딩 와이어(116)를 수지로 봉입하여, 반도체 장치로서 완성된다. 또, 실제의 반도체 장치에서는, 도시되어 있는 수보다도 많은 수의 패드 전극이 회로 기판이나 제 1 및 제 2 반도체 칩상에 존재하지만, 도면을 간략화하기 위해서, 도 10 및 도 11에서는 그들의 일부만을 도시하고 있다.
그런데, 상술한 바와 같이, 반도체 칩(110, 112)과 회로 기판(102)의 전기적 접속을 양자의 표면상에 마련한 패드 전극(104, 1l4)과 이들을 연결하는 본딩 와이어(l16)로 실행하도록 한 반도체 장치(100)에서는, 반도체 칩(110, 112)의 패드 전극(114l-1145)과 회로 기판(102)의 패드 전극(104l-1045)은 화살표 Y-Y' 방향으로 이 순서로 배치되어 있지 않으면 안 된다. 구체적으로 도 12를 이용하여 설명하면, 회로 기판(102)상에서 화살표 Y-Y' 방향으로 일렬로 배치된 5개의 패드 전극(1041-1045)은 반도체 칩(110, 112)의 패드 전극(1141-1145)에 각각 대응하고 있지 않으면 안 된다. 역으로, 회로 기판(102)의 패드 전극(1041)과 화살표 Y-Y' 방향에 대해 반대측에 있는 반도체 칩(112)의 패드 전극(1145)을 본딩 와이어(116)로 접속하고자 하면, 이 본딩 와이어가 다른 본딩 와이어와 교차하여 접촉한다고 하는 문제를 발생한다.
그러나, 현실적으로는, 마더 기판의 배선이나 마더 기판상에 배치되는 다른 전기 부품과의 전기적 접속을 도모하는 데에 있어서, 예컨대 도 12에 있어서, 반도체 칩(112)의 패드 전극(1141)을 회로 기판(102)의 패드 전극(1045)에 접속하고자 하는 요구가 있다. 그러나, 마더 기판마다 반도체 칩(110, 112)에 있어서의 회로를 변경하는 것으로 하면, 회로마다 다른 패턴 노광용 마스크를 준비하지 않으면 안 된다.
이러한 과제를 해결하기 위해서, 본 발명은 와이어 본딩에 의해서 제한되지 않고, 반도체 칩의 패드 전극을 회로 기판(도터 기판)의 임의의 위치에 배치된 전기 접속부에 대하여 전기적으로 접속할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 반도체 칩의 회로 배선을 변경하지 않고, 상이한 회로 배치를 갖는 각종 마더 기판상에 실장 가능한 반도체 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 와이어 본딩으로 접속 가능한 범위를 넘어서서, 반도체 칩과 회로 기판을 전기적으로 접속할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
도 1은 실시예 1에 따른 반도체 장치의 부분 사시도,
도 2는 도 1에 도시하는 반도체 장치의 측면도,
도 3은 실시예 2에 따른 반도체 장치의 부분 사시도,
도 4는 실시예 3에 따른 반도체 장치의 부분 사시도,
도 5는 실시예 4에 따른 반도체 장치의 부분 사시도,
도 6은 실시예 5에 따른 반도체 장치의 부분 사시도,
도 7은 실시예 6에 따른 반도체 장치의 부분 사시도,
도 8은 실시예 7에 따른 반도체 장치의 부분 사시도,
도 9는 실시예 8에 따른 반도체 장치의 부분 사시도,
도 10은 실시예 9에 따른 반도체 장치의 부분 사시도,
도 11은 종래의 반도체 장치에 따른 적층형 패키지(S-CSP)의 측면도,
도 12는 도 11에 도시하는 적층형 패키지의 사시도.
도면의 주요 부분에 대한 부호의 설명
10 : 반도체 장치 12 : 마더 기판
14 : 회로 기판 16X1, 32X1: 패드 전극
16Y1' : 중계용 패드 전극 20 : 배선
26 : 제 1 반도체 칩 30 : 제 2 반도체 칩
34 : 본딩 와이어
이상의 목적을 달성하기 위해서, 본 발명에 따른 반도체 장치는, 마더 기판상에 배치되는 회로 기판과, 상기 회로 기판상에 배치된 반도체 칩을 포함한다. 이 회로 기판은 반도체 칩을 지지하는 표면상에, 패드 전극과, 이 패드 전극으로부터 떨어진 장소에 마련한 중계 전극과, 패드 전극과 중계 전극을 전기적으로 접속하는 배선을 갖는다. 한편, 반도체 칩은 상기 회로 기판의 패드 전극에 대응하는 패드 전극을 갖는다. 그리고, 회로 기판의 패드 전극과 반도체 칩의 패드 전극은 본딩 와이어로 전기적으로 접속되어 있다.
본 실시예에 있어서, 회로 기판의 패드 전극과 중계 전극을 접속하는 배선은 패드 전극 및 중계 전극과 함께 회로 기판상에 인쇄된 배선이더라도 무방하고, 본딩 와이어라도 무방하다.
본 발명에 따른 배선 방법은 마더 기판상에 배치되는 회로 기판과, 회로 기판상에 배치된 반도체 칩을 갖는 반도체 장치에 있어서 회로 기판과 반도체 칩을 전기적으로 접속하는 것이다. 이 배선 방법은 중계 전극과, 중계 전극으로부터 떨어진 장소에 마련한 패드 전극과, 중계 전극과 패드 전극을 전기적으로 접속하는 배선을 갖는 회로 기판을 준비하는 공정과, 회로 기판의 중계 전극과 반도체 칩에 마련한 패드 전극을 본딩 와이어에 의해서 전기적으로 접속하는 공정을 갖는다.
본 발명의 다른 특징에 따른 반도체 장치는 제 1 반도체 칩과 이 제 1 반도체 칩 위에 배치된 제 2 반도체 칩을 갖고, 제 1 반도체 칩상에 마련한 패드 전극과 제 2 반도체 칩상에 마련한 패드 전극을 전기적으로 접속한 것이다.
본 실시예에 있어서, 제 1 반도체 칩의 패드 전극과 제 2 반도체 칩의 패드 전극은 본딩 와이어로 접속하는 것이 바람직하다. 단, 제 1 반도체 칩의 패드 전극은 이 제 1 반도체 칩의 제 2 반도체 칩에 대향하는 영역에 배치하고, 제 1 반도체 칩의 패드 전극은 이 제 1 반도체 칩의 제 2 반도체 칩에 대향하는 영역에 배치하며, 제 1 반도체 칩의 패드 전극과 제 2 반도체 칩의 패드 전극을 도전 부재를 거쳐 접속하더라도 무방하다.
본 발명의 다른 특징에 따른 배선 방법은 제 1 반도체 칩 위에 제 2 반도체 칩을 배치하고, 제 1 반도체 칩상에 마련한 패드 전극과 제 2 반도체 칩상에 마련한 패드 전극을 전기적으로 접속하는 것이다.
본 실시예에 있어서, 제 1 반도체 칩의 패드 전극과 제 2 반도체 칩의 패드 전극은 본딩 와이어로 접속하는 것이 바람직하다. 또는, 제 1 반도체 칩의 패드 전극은 이 제 l 반도체 칩의 제 2 반도체 칩에 대향하는 영역에 배치하고, 제 1 반도체 칩의 패드 전극은 이 제 1 반도체 칩의 제 2 반도체 칩에 대향하는 영역에 배치하며, 제 1 반도체 칩의 패드 전극과 제 2 반도체 칩의 패드 전극을 도전 부재를 거쳐 접속하더라도 무방하다.
본 발명의 다른 특징에 따른 반도체 장치는 회로 기판과, 제 1 반도체 칩과, 제 2 반도체 칩을 갖고, 회로 기판상에 제 1 반도체 칩을 실장하고, 또한 이 제 1 반도체 칩상에 제 2 반도체 칩을 실장하며, 제 1 반도체 칩과 제 2 반도체 칩을 각각 회로 기판에 전기적으로 접속하고, 회로 기판을 거쳐서 마더 기판상에 실장되는 것이다. 이 반도체 장치에 있어서, 회로 기판은 패드 전극을 갖고, 제 1 반도체 칩은 2개의 중계용 패드 전극과, 2개의 중계용 패드 전극을 전기적으로 접속하는 배선을 가지며, 제 2 반도체 칩은 패드 전극을 갖는다. 그리고, 제 1 반도체 칩의 한쪽의 중계용 패드 전극과 상기 회로 기판의 패드 전극을 전기적으로 접속하고, 제 1 반도체 칩의 다른쪽의 중계용 패드와 제 2 반도체 칩의 패드 전극을 전기적으로 접속하고 있다.
본 실시예의 반도체 장치에서는, 제 1 반도체 칩의 한쪽의 중계용 패드 전극과 회로 기판의 패드 전극의 접속, 또는 제 1 반도체 칩의 다른쪽의 중계용 패드 전극과 상기 제 2 반도체 칩의 패드 전극의 접속 중의 적어도 어느 한쪽을 본딩 와이어로 실행할 수 있다.
본 발명의 다른 특징에 따른 반도체 장치는 회로 기판과, 제 1 반도체 칩과, 제 2 반도체 칩을 갖고, 회로 기판상에 제 1 반도체 칩을 실장하며, 또한 이 제 1 반도체 칩상에 제 2 반도체 칩을 실장하고, 제 1 반도체 칩과 제 2 반도체 칩을 각각 회로 기판에 전기적으로 접속하며, 회로 기판을 거쳐서 마더 기판상에 실장되는 것이다. 이 반도체 장치에 있어서, 회로 기판은 2개의 패드 전극을 갖고, 제 1 반도체 칩은 2개의 중계용 패드 전극과, 2개의 중계용 패드 전극을 전기적으로 접속하는 배선을 갖고, 제 2 반도체 칩은 패드 전극을 갖는다. 그리고, 회로 기판의 한쪽의 패드 전극과 제 1 반도체 칩의 한쪽의 중계용 패드 전극을 접속하고, 회로 기판의 다른쪽의 패드 전극과 제 1 반도체 칩의 다른쪽의 중계용 패드 전극을 접속하며, 회로 기판의 다른쪽의 패드 전극과 제 2 반도체 칩의 패드 전극을 접속하고 있다.
본 실시예의 반도체 장치에 있어서, 회로 기판의 한쪽의 패드 전극과 제 1 반도체 칩의 한쪽의 중계용 패드 전극의 접속, 회로 기판의 다른쪽의 패드 전극과 제 1 반도체 칩의 다른쪽의 중계용 패드 전극의 접속, 또는 회로 기판의 다른쪽의 패드 전극과 제 2 반도체 칩의 패드 전극의 접속 중의 적어도 어느 하나를 본딩 와이어로 실행하는 것이 바람직하다.
본 발명의 다른 특징에 따른 반도체 장치는 회로 기판과, 제 1 반도체 칩과, 제 2 반도체 칩을 갖고, 상기 회로 기판상에 제 1 반도체 칩을 실장하고, 또한 이 제 1 반도체 칩상에 제 2 반도체 칩을 실장하며, 제 1 반도체 칩과 제 2 반도체 칩을 각각 회로 기판에 전기적으로 접속하여, 회로 기판을 거쳐서 마더 기판상에 실장되는 것이다. 이 반도체 장치에 있어서, 회로 기판은 패드 전극을 갖고, 제 1 반도체 칩은 2개의 중계용 패드 전극과, 2개의 중계용 패드 전극을 전기적으로 접속하는 배선을 갖고, 제 2 반도체 칩은 패드 전극을 갖는다. 그리고, 회로 기판의 패드 전극과 상기 제 1 반도체 칩의 한쪽의 중계용 패드 전극을 접속하고, 상기 제 1 반도체 칩의 다른쪽의 중계용 패드 전극과 상기 제 2 반도체 칩의 패드 전극을 접속하고 있다.
본 실시예의 반도체 장치에 있어서, 회로 기판의 패드 전극과 제 1 반도체 칩의 한쪽의 중계용 패드 전극의 접속, 또는 제 1 반도체 칩의 다른쪽의 중계용 패드 전극과 제 2 반도체 칩의 패드 전극의 접속 중의 적어도 어느 하나를 본딩 와이어로 실행하는 것이 바람직하다.
본 발명의 다른 특징에 따른 반도체 장치는 회로 기판과, 제 1 반도체 칩과, 제 2 반도체 칩을 갖고, 상기 회로 기판상에 상기 제 1 반도체 칩을 실장하고, 또한 이 제 1 반도체 칩상에 상기 제 2 반도체 칩을 실장하며, 상기 제 1 반도체 칩과 상기제 2 반도체 칩을 각각 상기 회로 기판에 전기적으로 접속하고, 상기 회로 기판을 거쳐서 마더 기판상에 실장된다. 이 반도체 장치에 있어서, 회로 기판은 2개의 패드 전극을 갖고, 제 1 반도체 칩은 중계용 패드 전극을 갖고, 제 2 반도체 칩은 패드 전극을 갖는다. 그리고, 회로 기판의 한쪽의 패드 전극과 제 1 반도체 칩의 중계용 패드 전극이 접속되고, 제 1 반도체 칩의 중계용 패드 전극과 회로 기판의 다른쪽의 패드 전극이 접속되며, 회로 기판의 다른쪽의 패드 전극과 제 2 반도체 칩의 패드 전극이 접속되어 있다.
이하, 첨부 도면을 참조하여, 본 발명의 바람직한 실시예를 설명한다. 또, 이하에 설명하는 복수의 실시예에 있어서, 공통 부호는 공통하는 부분 또는 대응하는 부분을 나타낸다.
(실시예 1)
도 1과 도 2는 실시예 1에 따른 반도체 장치의 일부를 도시한다. 이들 도면에 있어서, 전체를 부호(10)로 도시하는 반도체 장치는 동종의 반도체 장치 또는 다른 전기 부품과 함께 마더 기판(12)상에 실장되는 반도체 전자 부품(예컨대, 연산 장치, 기억 장치)이다.
이 반도체 장치(10)는 회로 기판(14)을 갖는다. 회로 기판(14)은 절연성 재료(예컨대, 유리와 에폭시의 조합, 또는 폴리이미드 수지)로 이루어지는 사각형 판의 표면과 이면에 소정의 배선을 인쇄한 직사각형의 인쇄 회로 기판(도터 기판)이 일반적으로 이용된다. 배선에 대해 또한 구체적으로 설명하면, 회로 기판(14)의 표면에 인쇄된 회로는 화살표 X-X' 방향과 이것에 교차하는 화살표 Y-Y' 방향으로 신장하는 회로 기판 연부에 따라 복수의 패드 전극(패드 전극)(16X1, 16X2,..., 16Yl', 16Y2, 16Y3,...)을 갖는다. 또한, 인쇄된 회로에는, 부호(16Y1')로 나타내는 특정 패드 전극 또는 도전 접속부(이하, 필요에 따라, 이 전극을「중계용 패드 전극」이라고 함)로부터 화살표 Y-Y' 방향으로 소정 거리를 사이에 둔 위치에 배치된접속용 전극(18)과, 중계용 패드 전극(16Y1)과 접속용 전극(18)을 전기적으로 접속하는 배선(20)을 포함한다. 한편, 회로 기판(14)의 이면에는, 중계용 패드 전극(16Yl')을 제외한 다른 복수의 패드 전극(16X1, 16X2,..., 16Y2, 16Y3,...)과 접속용 전극(l8)에 대응하여 땜납 볼(22)이 고정되어 있고, 이들 패드 전극(16X1, 16X2,..., 16Y2, 16Y3,...) 및 접속용 전극(18)과 대응하는 땜납 볼(22)이 회로 기판(14)에 형성된 전기 배선(예컨대, 회로 기판(14)의 표면과 이면 사이에서 관통하는 스루 홀(24))을 거쳐서 전기적으로 접속되어 있다.
회로 기판(14)의 표면에는, 해당 회로 기판(14)보다도 작은 제 1 반도체 칩(26)이 실장되고, 또한 제 1 반도체 칩(26)의 표면에 해당 제 1 반도체 칩(26)보다도 작은 제 2 반도체 칩(30)이 실장되어 있다. 이들 회로 기판(14)과 제 1 반도체 칩(26)의 고정, 또한 제 1 및 제 2 반도체 칩(26, 30)의 고정은 접착제로 실행할 수 있다. 또, 본 실시예에서는, 회로 기판(14)뿐만 아니라, 제 1 및 제 2 반도체 칩(26, 30)도 이들을 상방향(화살표 Z 방향)으로부터 보았을 때의 평면 형상이 사각형이지만, 그들의 평면 형상은 사각형에 한정하는 것이 아니고, 그 밖의 형상이더라도 무방하다.
제 1 및 제 2 반도체 칩(26, 30)은 실리콘 기판의 표면에 주지의 박막 형성기술·에칭 기술·노광 기술 등을 포함하는 각종 반도체 형성 프로세스를 통하여 형성된 하나 또는 복수의 반도체 회로 소자(예컨대, 트랜지스터)를 포함한다. 또한, 제 1 반도체 칩(26)은 화살표 X-X' 방향과 화살표 Y-Y' 방향으로 신장하는 연부에 따라 복수의 패드 전극(패드 전극)(32X1, 32Y2,...)을 갖는다. 마찬가지로, 제 2 반도체 칩(30)은 화살표 X-X' 방향과 화살표 Y-Y' 방향으로 신장하는 연부에 따라 복수의 패드 전극(패드 전극)(32X2, 32Y1, 32Y2,...)을 갖는다. 이들 패드 전극(32X1, 32X2,..., 32Y1, 32Y2, 32Y3,...)은 상술한 회로 기판(14)의 패드 전극(16X1, 16X2,...,16Y1, 16Y2, 16Y3,...)에 대응하고 있다. 구체적으로, 화살표 Y-Y' 방향으로 신장하는 연부 근방에 배치된 패드 전극은 (16Yl', 32Y1), (16Y2, 32Y2) 및 (16Y3, 32Y3)이 각각 거의 화살표 X-X' 방향으로 신장하는 동일 직선 상에 배치되어 있다. 또한, 화살표 X-X' 방향으로 신장하는 연부 근방에 배치된 패드 전극은 (l6Xl, 32Xl), (16X2, 32X2) 및 (16X3, 32X3)이 각각 거의 화살표 Y-Y' 방향으로 신장하는 동일 직선 상에 배치되어 있다. 또, 이들 패드 전극(32X1, 32X2,..., 32Y1, 32Y2, 32Y3,...)은 상술한 반도체 형성 프로세스의 한 과정으로 형성하더라도 무방하고, 반도체 형성 프로세스와는 별도로, 주지의 인쇄 기술을 이용하여 형성하더라도 무방하다. 그리고, 패드 전극(32X1, 32X2,..., 32Y1, 32Y2, 32Y3,...)은 회로 기판(14)상에 제 1 및 제 2 반도체 칩(26, 30)을 고정한 후, 주지의 와이어 본딩(도시하지 않음)에 의해서, 회로 기판(14)상의 패드 전극(16X1, 16X2,..., 16Y1, 16Y2, 16Y3,...)과의 사이에 본딩 와이어(금선)(34)를 장설하여 전기적으로 접속되어 있다. 마지막으로, 특히 도시하고 있지 않지만, 제 1 및 제 2 반도체 칩(26, 30)은 본딩 와이어(34) 및 패드 전극을 포함해서, 절연 재료로 이루어지는 수지에 의해서 봉입된다(도 10 참조).
이상과 같이 하여 형성된 반도체 장치(10)는 회로 기판(14)보다도 일반적으로 상당히 큰 마더 기판(12)의 배선 상에 배치된 후, 리플로우 화로 등의 가열 화로(도시하지 않음)로 가열하여 땜납 볼(22)을 용융하고, 반도체 칩(26, 30)이 마더 기판상의 소정의 회로에 영구적으로 전기적 접속된다.
따라서, 반도체 장치(10)를 마더 기판에 실장한 상태에서, 반도체 칩(30)의 패드 전극(32Y1)을 접속해야 할 마더 기판상의 회로 부분이 회로 기판(14)에 있어서의 중계용 패드 전극(16Y1')에 대응하는 위치가 아니고 접속용 전극(18)에 대향하는 위치에 있더라도(환언하면, 패드 전극(32Y1)으로부터 화살표 Y-Y' 방향으로 오프셋한 장소에 있더라도), 이 반도체 장치(10)에 의하면, 패드 전극(32Y1)을 마더 기판상의 원하는 회로 부분에 접속할 수 있다. 환언하면, 반도체 칩(26, 30)의 설계(특히, 마스크 패턴)를 변경하는 일 없이, 회로 기판(14)상의 중계 패드 전극 등을 이용함으로써, 반도체 칩(26, 30)의 각 패드 전극을 마더 기판상의 소정의 회로 부분에 올바르게 접속할 수 있다. 또한, 이 반도체 장치(10)에 의하면, 종래의 기술의 란에서 설명했던 바와 같은 본딩 와이어의 교차 접촉의 문제도 없다.
(실시예 2)
도 3은 실시예 2에 따른 반도체 장치(1O2)의 일부를 나타낸다. 이 반도체 장치(1O2)에 있어서, 회로 기판(14)의 표면에 형성된 회로는 중계용 패드 전극(16Y1')으로부터 화살표 Y 방향으로 소정 거리만큼 사이에 둔 위치에 접속용 패드 전극(16Y0)이 마련되어 있다. 또, 제 1 반도체 칩(26)에는, 화살표 Y-Y' 방향으로 소정 거리만큼 사이를 두어 배치된 2개의 중계용 패드 전극(32Y1', 32Y0')과, 이들 중계용 패드 전극을 전기적으로 접속하는 배선(36)이 마련되어 있다. 또한, 도시하지 않지만, 회로 기판(14)의 이면에는, 접속용 패드 전극(16Y0)에 대응하는 위치에 땜납 볼이 마련되고, 이들 접속용 패드 전극(16Y0)과 땜납 볼이 스루홀 등의 전기적 접속에 의해 접속되어 있다. 그리고, 접속용 패드 전극(16Y0)과 중계용 패드 전극(32Y0'), 또한 중계용 패드 전극(32Y1', 16Y1'), 또한 중계용 패드 전극(16Y1')과 제 2 반도체 칩(30)의 패드 전극(32Y1)이 본딩 와이어(34)로 접속되고, 이것에 의해 패드 전극(32Y1)이 해당 패드 전극(32Y1)으로부터 화살표 Y-Y' 방향으로 오프셋한 접속용 패드 전극(l6Y0)에 대하여 전기적으로 접속되어 있다.
이 반도체 장치(1O2)에 의하면, 상술한 실시예 1과 마찬가지로, 한쪽의 반도체 칩(26)의 마스크 패턴과 회로 기판에 회로를 인쇄하는 마스크 패턴을 일부만을 변경하고, 다른 쪽의 반도체 칩(30)의 마스크 패턴을 변경하는 일 없이, 중계용 패드 전극 등 회로 기판(14)상의 중계 패드 전극 등을 이용함으로써, 반도체 칩(26, 30)의 각 패드 전극을 마더 기판상의 소정의 회로 부분에 올바르게 접속할 수 있다. 또한, 회로 기판(14)의 표면에 도 1에 도시하는 배선(20)을 마련하는 공간이 없는 경우에도, 본 실시예와 같이 반도체 칩상에 중계용 배선을 마련함으로써 본딩 와이어의 교차를 해소할 수 있다.
(실시예 3)
도 4는 실시예에 따른 반도체 장치(1O3)의 일부를 도시한다. 이 반도체 장치(1O3)는 실시예 2의 변형예이고, 반도체 칩(3O)의 패드 전극(32Y1)과 반도체 칩(26)의 중계용 패드 전극(32Y1'), 또한 반도체 칩(26)의 중계용 패드 전극(32Y0')과 회로 기판(14)의 접속용 패드 전극(16Y0)을 각각 본딩 와이어(34)로 접속하고, 이것에 의해 패드 전극(32Y1)을 해당 패드 전극(32Y1)으로부터 화살표 Y-Y' 방향으로 오프셋한 접속용 패드 전극(16Y0)에, 본딩 와이어를 교차하는 일 없이 접속할 수 있다. 또한, 본 실시예 3에 의하면, 제 2 반도체 칩(26)에 중계용 패드 전극 등을 마련하는 것만으로 종료하여, 회로 기판(14)이나 제 2 반도체 칩(30)의 마스크 패턴을 변경할 필요가 없다. 또한, 실시예 2에 있어서의 중계용 패드 전극(16Y1', 32Y1')을 연결하는 본딩 와이어가 불필요하기 때문에, 실시예 2보다도 와이어 본딩의 공정을 간략화할 수 있고, 또한 그에 따른 비용을 저감할 수 있다. 또한, 패드전극(32Y1, 16Y0)의 본딩 와이어가 짧게 되는 만큼, 전기 저항이 감소하고, 해당 와이어를 통하여 흐르는 신호의 지연이 없어져 신호의 상승 및 하강이 빨라지게 된다.
(실시예 4)
도 5는 실시예에 따른 반도체 장치(1O4)의 일부를 도시한다. 이 반도체 장치(104)는 반도체 칩(30)에 있어서 화살표 Y-Y' 방향으로 신장하는 연부 근방에 배치된 패드 전극을 회로 기판(14)에 있어서 화살표 X-X' 방향으로 신장하는 연부 근방에 배치된 패드 전극에 접속한 형태이다. 구체적으로, 반도체 칩(26)의 화살표 Y-Y' 방향으로 신장하는 연부(38) 근방 표면에는, 해당 연부(38)에 인접하고 또한 반도체 칩(30)의 Y-Y' 방향으로 신장하는 연부(40) 근방 표면에 마련한 패드 전극(32Y1)에 대응하여, 중계용 패드 전극(32Y1')이 마련되어 있다. 또, 반도체 칩(26)의 화살표 X-X' 방향으로 신장하는 연부(42) 근방 표면에는, 해당 연부(42)에 인접하고 또한 회로 기판(14)의 X-X' 방향으로 신장하는 연부(44) 근방 표면에 마련한 패드 전극(16X0)에 대응하여, 중계용 패드 전극(32X0')이 마련되어 있다. 이들 중계용 패드 전극(32Y1', 32X0')은 반도체 칩(26)을 제조할 때의 반도체 형성 프로세스로 해당 반도체 칩(26)의 내부 또는 외부에 형성된 접속용 배선(46)을 거쳐서 전기적으로 접속되어 있다. 또한, 회로 기판(14)의 이면에는, 패드 전극(16X0)에 전기적으로 접속된 땜납 볼(도시하지 않음)이 마련되어 있다. 이들 패드 전극(32Y1)과 중계용 패드 전극(32Y1'), 또한 중계용 패드 전극(32X0')과 패드 전극(16X0)을 본딩 와이어(34)로 각각 접속하고, 이에 의해 패드 전극(32Y1)이 해당 패드 전극(32Y1)으로부터 X-X' 방향 및 Y-Y' 방향으로 시프트한 패드 전극(16X0)에 전기적으로 접속되어 있다.
이 반도체 장치(1O4)에 의하면, 와이어 본딩의 배선 가능 범위를 넘어서서, 화살표 X-X' 방향 및 화살표 Y-Y' 방향으로 떨어진 2개의 전극 사이에 배선을 마련할 수 있다. 따라서, 마더 기판에 대한 반도체 장치의 배선 자유도가 더 향상한다.
또, 본 실시예에서는, 반도체 칩의 한 변 근방에 배치된 패드 전극을 회로 기판의 인접 변에 배치된 패드 전극에 접속하였지만, 반도체 칩내의 배선은 반도체 형성 프로세스로 자유롭게 배선할 수 있기 때문에, 상기 한 변의 반대측에 있는 회로 기판 별도의 변의 근방에 배치된 패드 전극에 접속하는 것도 물론 가능하다.
(실시예 5)
도 6은 실시예 5에 따른 반도체 장치(1O5)의 일부를 도시한다. 본 실시예의 반도체 장치(1O5)는 실시예 1의 변형예이며, 회로 기판(14)에 마련한 중계용 패드 전극(16Y1')과 접속용 패드 전극(16Y0)이 본딩 와이어(34)로 접속되어 있다.
이 반도체 장치(1O5)에 의하면, 실시예 l과 마찬가지로, 반도체 칩(26, 30)의 마스크 패턴을 변경하는 일 없이, 패드 전극(32Y1)을 해당 패드 전극(32Y1)로부터 화살표 Y-Y' 방향으로(또한 별도의 중계용 패드 전극을 마련하는 것에 의해 화살표 X-X' 방향으로도) 시프트한 회로 기판상의 패드 전극에 접속할 수 있다.
(실시예 6)
도 7은 실시예 6에 따른 반도체 장치(1O6)의 일부를 도시한다. 본 실시예의 반도체 장치(1O6)는 실시예 2의 변형예이며, 반도체 칩(26)에 중계용 패드 전극(32Y0')을 마련하고, 반도체 칩(30)의 패드 전극(32Y1)과 회로 기판(14)의 패드 전극(16Y1'), 또한 회로 기판(14)의 패드 전극(16Y1')과 반도체 칩(26)의 중계용 패드 전극(32Y0'), 또한 반도체 칩(26)의 중계용 패드 전극(32Y0')과 회로 기판(14)의 접속용 패드 전극(16Y0)이 본딩 와이어(34)로 각각 접속되고, 반도체 칩(30)의 패드 전극(32Y1)과 해당 패드 전극(32Y1)으로부터 화살표 Y-Y' 방향으로 오프셋한 장소에 있는 회로 기판(14)의 접속용 패드 전극(16Y0)이 전기적으로 접속되어 있다.
이 반도체 장치(1O6)에 의하면, 반도체 칩(3O)의 마스크 패턴을 변경하는 일 없이, 해당 반도체 칩(30)의 패드 전극(32Y1)을 떨어진 장소에 있는 회로 기판(14)상의 패드 전극에 대해, 본딩 와이어를 교차하는 일 없이, 접속할 수 있다.
(실시예 7)
도 8은 실시예 7에 따른 반도체 장치(1O7)의 일부를 도시한다. 본 실시예의 반도체 장치(107)에 있어서, 회로 기판(14)의 패드 전극(50Y0)에 접속되는 반도체 칩(30)의 패드 전극(52Y1)은 반도체 칩(30)의 이면(54)에 마련되어 있다. 한편, 이 반도체 칩(30)을 지탱하는 다른 쪽의 반도체 칩(26)의 표면(56)에는, 이 표면(56)상에 반도체 칩(30)을 실장하였을 때에 패드 전극(52Y1)이 대향하는 장소에 배선 부분(58)이 마련되어 있다. 이 배선 부분(58)은 해당 배선부(58)로부터 화살표 X' 방향으로 소정 거리 이동하여, 반도체 칩(30)이 실장되는 영역의 외측 영역에 형성된 배선 부분(60)에 접속되고, 또한 배선 부분(60)은 해당 배선부(60)로부터 화살표 X 방향으로 신장하는 배선 부분(62)을 거쳐서 중계 패드 전극(64)에 접속되어 있다. 그리고, 반도체 칩(30)의 패드 전극(52Y1)은 반도체 칩(30)을 반도체 칩(26)상에 탑재할 때에 패드 전극(52Y1)과 배선 부분(58)으로 땜납(66)을 사이에 두고, 이에 의해 배선 부분(58)과 전기적으로 접속된다. 또, 땜납(66)은 이후에 가열 용융되고, 이것에 의해 반도체 칩(26, 30)이 거의 밀착한다. 또한, 반도체 칩(26)의 배선 부분(64)과 배선 기판(14)의 패드 전극(50Y0)은 본딩 와이어(34)를 거쳐서 전기적으로 접속된다.
이 반도체 장치(1O7)에 의하면, 반도체 칩의 패드 전극을 해당 패드 전극으로부터 화살표 X-X' 방향 및 Y-Y' 방향으로 떨어진 장소에 마련한 회로 기판의 패드 전극에 대해, 본딩 와이어를 교차하는 일 없이 접속할 수 있다. 또한, 반도체 장치(1O7)에 의하면, 상부의 반도체 칩(3O)이 하부의 반도체 칩(26)의 표면을 거의 점유하는 경우에도, 나머지가 한정된 표면 부분을 이용하여, 배선 위치를 화살표 X-X' 방향 및 Y-Y' 방향으로 시프트할 수 있다. 또한, 와이어 본딩의 거리가 짧게 되어, 와이어 본딩의 비용, 시간을 저감할 수 있다.
또, 도 8에서는, 반도체 칩(30)의 패드 전극은 해당 반도체 칩(30)의 이면에 존재하는 하나의 패드 전극만을 도시하고 있지만, 반도체 칩(30)의 패드 전극은 모든 해당 반도체 칩의 이면에 마련하더라도 무방하다. 이 경우, 반도체 칩(30)의 표면에 패드 전극이 존재하지 않고, 그 때문에 해당 표면의 패드 전극과 회로 기판을 본딩 와이어로 접속할 필요가 없기 때문에, 높이가 낮은 소형의 반도체 장치를 제공할 수 있다. 단, 패드 전극(52Y1) 또는 해당 패드 전극(52Y1)을 포함하는 복수의 패드 전극만을 반도체 칩의 이면에 마련하고, 나머지의 패드 전극은 반도체 칩의 표면에 배치하더라도 무방하다.
또한, 본 실시예에서는, 반도체 칩(26)의 전극과 이것에 대향하는 반도체 칩(30)의 전극을 땜납으로 접속하고 있지만, 두 전극을 접속할 수 있는 것이면 모든 전기적 접속 수단을 이용할 수 있다.
(실시예 8)
도 9는 실시예 8에 따른 반도체 장치(1O8)의 일부를 도시한다. 본 실시예의 반도체 장치(1O8)는 실시예 7의 반도체 장치의 변형예이며, 반도체 칩(26)의 표면(56)으로부터 상술한 전극 부분(62, 64)이 제외되어 있다. 한편, 회로 기판(14)의 표면에는, 패드 전극(70Y0) 이외에, 패드 전극(70Y0)으로부터 화살표 Y' 방향으로 소정 거리를 사이에 둔 장소에 중계 전극(70Y1')이 형성되고, 이들 패드 전극(70Y0)과 중계 전극(70Y1')이 배선(72)으로 전기적으로 접속되어 있다. 그리고, 전극 부분(60)과 중계 전극(70Y1')이 본딩 와이어(68)로 전기적으로 접속되어 있다. 그 밖의 구성은 실시예 7의 반도체 장치(1O7)와 실질적으로 동일하다. 따라서, 이 반도체 장치(1O8)에 의하면, 상술한 실시예 7의 반도체 장치(1O7)와 동일한 작용 효과가 얻어진다.
(실시예 9)
도 10은 실시예 9에 따른 반도체 장치(1O9)의 일부를 나타낸다. 본 실시예의 반도체 장치(109)는 실시예 8의 반도체 장치의 변형예이며, 회로 기판(14)의 패드 전극(70Y0)과 중계 전극(70Y1')이 본딩 와이어(34)로 전기적으로 접속되어 있다.그 밖의 구성은 실시예 8의 반도체 장치와 동일하다. 따라서, 이 반도체 장치(108)에 의하면, 상술한 실시예 7의 반도체 장치(1O7)와 동일한 작용 효과가 얻어진다.
또, 이상의 실시예에서는, 회로 기판은 직사각형의 판으로 했지만, 도전 재료로 이루어지는 판을 소정의 형태로 가공한 소위 리드 프레임이더라도 무방하다. 또한, 이상의 실시예에서는, 회로 기판상에 제 1 및 제 2 반도체 칩을 적층한 반도체 장치를 도시하였지만, 본 발명에 의해 회로 기판 상에 마련하는 반도체 칩의 수는 한정적인 것이 아니다.
이상, 본 발명의 반도체 장치는 와이어 본딩에 의해서 제한되는 일없이, 또한 와이어 본딩의 성능을 넘어서서, 반도체 칩의 패드 전극을 회로 기판의 임의의 위치에 배치된 전기 접속부에 대하여 전기적으로 접속할 수 있다.
또한, 본 발명의 반도체 장치는 반도체 칩의 회로 배선을 변경하지 않고, 각종 마더 기판 상에 실장할 수 있다.
또한, 본 발명의 반도체 장치는 와이어 본딩으로 접속 가능한 범위를 넘어서서, 반도체 칩과 회로 기판을 전기적으로 접속할 수 있다.

Claims (3)

  1. 마더 기판상에 실장되는 반도체 장치에 있어서,
    상기 마더 기판상에 배치되는 회로 기판과, 상기 회로 기판상에 배치된 반도체 칩을 갖고,
    (a) 상기 회로 기판은,
    상기 반도체 칩을 지지하는 표면상에, 패드 전극과, 이 패드 전극으로부터 떨어진 장소에 마련한 중계 전극과, 상기 패드 전극과 중계 전극을 전기적으로 접속하는 배선을 가지며,
    (b) 상기 반도체 칩은 상기 회로 기판의 패드 전극에 대응하는 패드 전극을 갖고,
    (c) 상기 회로 기판의 패드 전극과 상기 반도체 칩의 패드 전극을 본딩 와이어로 전기적으로 접속한 것을 특징으로 하는 반도체 장치.
  2. 제 1 반도체 칩과,
    상기 제 1 반도체 칩 위에 배치된 제 2 반도체 칩을 갖고,
    상기 제 1 반도체 칩상에 마련한 패드 전극과 상기 제 2 반도체 칩상에 마련한 패드 전극을 전기적으로 접속한 것을 특징으로 하는 반도체 장치.
  3. 제 1 반도체 칩 위에 제 2 반도체 칩을 배치하고,
    상기 제 1 반도체 칩상에 마련한 패드 전극과 상기 제 2 반도체 칩상에 마련한 패드 전극을 전기적으로 접속하는 것을 특징으로 하는 배선 방법.
KR10-2000-0059073A 2000-01-17 2000-10-07 반도체 장치 및 그 배선 방법 KR100386995B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-007923 2000-01-17
JP2000007923A JP2001196529A (ja) 2000-01-17 2000-01-17 半導体装置及びその配線方法

Publications (2)

Publication Number Publication Date
KR20010076213A true KR20010076213A (ko) 2001-08-11
KR100386995B1 KR100386995B1 (ko) 2003-06-12

Family

ID=18536276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0059073A KR100386995B1 (ko) 2000-01-17 2000-10-07 반도체 장치 및 그 배선 방법

Country Status (4)

Country Link
US (4) US7071574B1 (ko)
JP (1) JP2001196529A (ko)
KR (1) KR100386995B1 (ko)
TW (1) TW462097B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140100154A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 전자장치

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196529A (ja) * 2000-01-17 2001-07-19 Mitsubishi Electric Corp 半導体装置及びその配線方法
JP3631120B2 (ja) 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
JP4189154B2 (ja) 2001-04-02 2008-12-03 本田技研工業株式会社 自動二輪車の盗難対策装置設置構造
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
DE10251527B4 (de) * 2002-11-04 2007-01-25 Infineon Technologies Ag Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
JP2005123542A (ja) 2003-10-20 2005-05-12 Genusion:Kk 半導体装置のパッケージ構造およびパッケージ化方法
JP3880572B2 (ja) 2003-10-31 2007-02-14 沖電気工業株式会社 半導体チップ及び半導体装置
JP4103796B2 (ja) 2003-12-25 2008-06-18 沖電気工業株式会社 半導体チップパッケージ及びマルチチップパッケージ
JP2006032871A (ja) * 2004-07-22 2006-02-02 Toshiba Corp 半導体装置
US20060202317A1 (en) * 2005-03-14 2006-09-14 Farid Barakat Method for MCP packaging for balanced performance
US7535110B2 (en) 2006-06-15 2009-05-19 Marvell World Trade Ltd. Stack die packages
US7420206B2 (en) 2006-07-12 2008-09-02 Genusion Inc. Interposer, semiconductor chip mounted sub-board, and semiconductor package
TWI352416B (en) * 2006-09-12 2011-11-11 Chipmos Technologies Inc Stacked chip package structure with unbalanced lea
US7750450B2 (en) * 2006-12-20 2010-07-06 Intel Corporation Stacked die package with stud spacers
JP5191688B2 (ja) * 2007-05-18 2013-05-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4675419B2 (ja) * 2007-06-01 2011-04-20 パナソニック株式会社 半導体装置
JP5126002B2 (ja) 2008-11-11 2013-01-23 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
KR20100117977A (ko) * 2009-04-27 2010-11-04 삼성전자주식회사 반도체 패키지
US20110084374A1 (en) * 2009-10-08 2011-04-14 Jen-Chung Chen Semiconductor package with sectioned bonding wire scheme
US8536716B1 (en) * 2009-12-31 2013-09-17 Micron Technology, Inc. Supply voltage or ground connections for integrated circuit device
US8531849B1 (en) 2010-03-31 2013-09-10 Micron Technology, Inc. Supply voltage or ground connections including bond pad interconnects for integrated circuit device
KR20120024099A (ko) * 2010-09-06 2012-03-14 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US20120133381A1 (en) * 2010-11-30 2012-05-31 Electro Scientific Industries, Inc. Stackable semiconductor chip with edge features and methods of fabricating and processing same
KR20130019290A (ko) * 2011-08-16 2013-02-26 삼성전자주식회사 유니버설 인쇄 회로 기판 및 그것을 포함하는 메모리 카드
WO2014017514A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 複合電子部品及びそれを備える電子装置
JP2015002308A (ja) * 2013-06-18 2015-01-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
KR102108325B1 (ko) * 2013-10-14 2020-05-08 삼성전자주식회사 반도체 패키지
CN106717135B (zh) * 2014-09-24 2019-09-27 皇家飞利浦有限公司 印刷电路板和印刷电路板布置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57103322A (en) 1980-12-18 1982-06-26 Nec Corp Sealing case for semiconductor device
JP2809945B2 (ja) * 1992-11-05 1998-10-15 株式会社東芝 半導体装置
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
US5665996A (en) * 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
KR0156334B1 (ko) * 1995-10-14 1998-10-15 김광호 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지
KR100438256B1 (ko) * 1995-12-18 2004-08-25 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
JPH09186289A (ja) 1995-12-28 1997-07-15 Lucent Technol Inc 多層積層化集積回路チップ組立体
US5696031A (en) * 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
JPH1070153A (ja) * 1996-08-26 1998-03-10 Hitachi Ltd 電子部品の接続方法
US5847445A (en) * 1996-11-04 1998-12-08 Micron Technology, Inc. Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same
US6133637A (en) * 1997-01-24 2000-10-17 Rohm Co., Ltd. Semiconductor device having a plurality of semiconductor chips
US6271598B1 (en) * 1997-07-29 2001-08-07 Cubic Memory, Inc. Conductive epoxy flip-chip on chip
US5898223A (en) 1997-10-08 1999-04-27 Lucent Technologies Inc. Chip-on-chip IC packages
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
US6159765A (en) * 1998-03-06 2000-12-12 Microchip Technology, Incorporated Integrated circuit package having interchip bonding and method therefor
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
JP2001196529A (ja) * 2000-01-17 2001-07-19 Mitsubishi Electric Corp 半導体装置及びその配線方法
US6252305B1 (en) * 2000-02-29 2001-06-26 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
JP4454181B2 (ja) * 2001-05-15 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140100154A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 전자장치

Also Published As

Publication number Publication date
US20080023847A1 (en) 2008-01-31
US20060186526A1 (en) 2006-08-24
US20080023848A1 (en) 2008-01-31
US7071574B1 (en) 2006-07-04
US7288837B2 (en) 2007-10-30
US7547963B2 (en) 2009-06-16
JP2001196529A (ja) 2001-07-19
TW462097B (en) 2001-11-01
KR100386995B1 (ko) 2003-06-12

Similar Documents

Publication Publication Date Title
KR100386995B1 (ko) 반도체 장치 및 그 배선 방법
KR100426825B1 (ko) 반도체 장치
JP2000252393A (ja) チップ型電子部品
KR970003991B1 (ko) 양면 메모리보드 및 그것을 사용한 메모리 모듈
US6492620B1 (en) Equipotential fault tolerant integrated circuit heater
JP3925615B2 (ja) 半導体モジュール
JPH1168026A (ja) 配線用補助パッケージおよび印刷回路配線板構造
JP2000232180A (ja) 配線基板および半導体装置
JPH05198732A (ja) 集積回路モジュールの機能を変更する方法および装置
KR20070053660A (ko) 집적 회로 칩의 단일 열 결합 패드 배열체
JPH0239587A (ja) 高密度実装プリント板
JPH10150120A (ja) プリント配線基板，ｂｇａ型ｌｓｉパッケージ及び電子装置
KR20010067308A (ko) 적층 다이를 갖는 집적 회로 패키지
JPH10150065A (ja) チップサイズパッケージ
KR20020028473A (ko) 적층 패키지
US20030043555A1 (en) Electronic component with at least two stacked semiconductor chips and process for producing the electronic component
JP3737093B2 (ja) 半導体装置
JP4207933B2 (ja) 半導体装置
JPH11102991A (ja) 半導体素子搭載フレーム
JPH04267361A (ja) リードレスチップキャリア
JPH0613535A (ja) 電子部品搭載装置
JP2004193634A (ja) 半導体装置とその製造方法
JPH0430565A (ja) 高出力用混成集積回路装置
JPH10199899A (ja) 半導体装置の製造方法
JP2003198202A (ja) 電子回路モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100525

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee