JPH0613535A - 電子部品搭載装置 - Google Patents

電子部品搭載装置

Info

Publication number
JPH0613535A
JPH0613535A JP16908392A JP16908392A JPH0613535A JP H0613535 A JPH0613535 A JP H0613535A JP 16908392 A JP16908392 A JP 16908392A JP 16908392 A JP16908392 A JP 16908392A JP H0613535 A JPH0613535 A JP H0613535A
Authority
JP
Japan
Prior art keywords
electronic component
mounting
base material
insulating base
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16908392A
Other languages
English (en)
Inventor
Masahiro Mori
政博 森
Koji Ukai
耕士 鵜飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP16908392A priority Critical patent/JPH0613535A/ja
Publication of JPH0613535A publication Critical patent/JPH0613535A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 電子部品搭載用基板の両表面に電子部品を実
装してあるにもかかわらず、電子部品との電気的信頼性
が高く、しかも電子部品搭載装置としての効率良い製造
を可能とする電子部品搭載装置を、簡単な構成によって
提供すること。 【構成】 絶縁基材20の第1の表面に1つ以上の半導
体チップが搭載されるとともに、絶縁基材20の第2の
表面であって、第1の表面に搭載の半導体チップと重な
らない位置に、1つ以上の半導体チップを搭載し、各半
導体チップを搭載するための各搭載部30およびその近
傍を露出させる開口を有して電子部品50の最大高さよ
り高い保護体40を、絶縁基材20上に一体化したこ
と。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子部品を搭載した装
置、特に能動部品や受動部品のように機能の異なる複数
の電子部品を搭載した電子部品搭載装置に関するもので
ある。
【従来の技術】電子部品を搭載した所謂電子部品搭載装
置は、電子部品をどのように搭載するかに応じて種々な
態様のものが提案されてきているが、電子部品を搭載し
た後に一個の独立した電子部品を搭載して装置とする比
較的小さな物も提案されてきている。出願人も、図6お
よび図7に示すように、リードフレームと絶縁基材を一
体化して、この絶縁基材の表面に、最近高密度化の急激
な発達を遂げてきている電子部品に対応する導体回路を
形成した電子部品搭載用基板を提案しているものであ
り、このような小型の電子部品搭載用基板に電子部品を
実装した後に樹脂による全体封止を行って電子部品搭載
装置とするようにしているのである。
【0002】図6および図7にに示した電子部品搭載装
置は、所謂ワンチップ対応のものであるが、この種の電
子部品搭載装置の機能をより一層高めるために、マルチ
チップ対応のものが、例えば図8にも示したような態様
のものとして提案されてきている。この図8の電子部品
搭載装置は、特開平3−278565号公報にて提案さ
れているものであるが、その構成は、上記公報の特許請
求の範囲の記載からすると、「金属製ヒートシンクおよ
び外部リードの両面に回路基板を形成し、この回路基板
と外部リードの接合にスルーホールメッキを用いた混成
集積回路装置において、両面に形成されて回路基板の両
方あるいは片方に搭載部品の最大高さより深い凹部を設
け、この凹部に部品搭載し、両面にベアチップ+ワイヤ
ーボンディング構成品を搭載したことを特徴とする混成
集積回路装置」である。
【0003】この図8に示した「混成集積回路装置」に
よれば、各部品についての特性の影響がない状態で、チ
ップの両面搭載を実施できるという効果があるものの、
搭載部品の最大高さよりも深い凹部を設けた回路基板を
使用しなければならないため、電子部品搭載用基板とし
て完成した後にはその厚さが相当厚いものとなって、電
子部品搭載装置の小型化には対応困難なものとなる。何
故なら、チップを搭載するための金属製ヒートシンクの
凹部(それ自体にも底部に所定の厚みがある)は、金属
製ヒートシンクに対して絶縁しなければならない回路が
形成してあるから、この回路と金属製ヒートシンクの絶
縁性を確保するためには、凹部と金属製ヒートシンクの
間の層に所定の厚さを有した絶縁基材を間在させなけれ
ばならないからである。
【0004】また、この図8に示した「混成集積回路装
置」においては、各電子部品をボンディングワイヤによ
って回路基板に実装するに際して、回路基板の上下方向
において同一位置に配置されるため、次のような問題が
生ずるものである。すなわち、基板に電子部品を実装す
る際、及びこの電子部品と基板上の導体回路とをボンデ
ィングワイヤによって接続する際には、一般的には合成
樹脂を主体とする回路基板を軟化させない程度の熱や超
音波を付加する。そのため、凹部内に電子部品を搭載し
た後に、その反対面側への電子部品の搭載を行おうとす
ると、搭載しようとする電子部品の反対側が凹部となっ
ているため、熱や超音波が伝わり難くく、良好なボンデ
ィングが困難となり、正確な電気的接続が行えなくな
る。
【0005】そこで、本発明者等は、マルチチップ対応
の電子部品搭載装置であって、電子部品搭載用基板の両
面への電子部品の実装が良好に行われる電子部品搭載装
置とするにはどうしたらよいかについて種々検討を重ね
てきた結果、本発明を完成したのである。
【0006】
【発明が解決しようとする課題】本発明は、以上のよう
な経緯に基づいてなされたもので、その解決しようとす
る課題は、その両面に電子部品を実装して電子部品搭載
装置とする場合の電子部品と電子部品搭載用基板との電
気的接続信頼性の低さである。
【0007】そして、本発明の目的とするところは、電
子部品搭載用基板の両表面に電子部品を実装してあるに
もかかわらず、電子部品との電気的信頼性が高く、しか
も電子部品搭載装置としての効率良い製造を可能とする
電子部品搭載装置を、簡単な構成によって提供すること
にある。
【0008】
【課題を解決するための手段】以上の課題を解決するた
めに、本発明の採った手段は、実施例において使用する
符号を付して説明すると、「リードフレーム10と、導
体回路21が形成される絶縁基材20を一体化し、この
絶縁基材20の両表面に電子部品50を搭載した電子部
品搭載装置において、絶縁基材20の第1の表面に1つ
以上の半導体チップが搭載されるとともに、絶縁基材2
0の第2の表面であって、第1の表面に搭載の半導体チ
ップと重ならない位置に、1つ以上の半導体チップを搭
載し、各半導体チップを搭載するための各搭載部30お
よびその近傍を露出させる開口を有して電子部品50の
最大高さより高い保護体40を、絶縁基材20上に一体
化したことを特徴とする電子部品搭載装置」である。
【0009】すなわち、本発明に係る電子部品搭載装置
に用いる電子部品搭載用両面基板100は、リードフレ
ーム10と、表面に導体回路21及び搭載部30が形成
される絶縁基材20とをそれぞれ一体化するとともに、
絶縁基材20の表面に各搭載部30に対応した開口41
を有する保護体40を固着したものであり、絶縁基材2
0各面上の搭載部30の位置関係は、図2の(イ)およ
び(ロ)に示したように、絶縁基材20の両表面に1個
づつの電子部品50を搭載する場合には、絶縁基材20
の一方の面の向って右側部分に電子部品50を搭載し対
角線23が交わる中心点Pの左右に、上方から透視した
場合に各電子部品50が互いに重ならないように振り分
けるような関係にすることである。また、図3の(イ)
および(ロ)に示したように、絶縁基材20の各表面に
それぞれ2個の電子部品50を搭載する場合には、これ
らの電子部品50を絶縁基材20に対して、例えば、対
角線23上に配置するとともに、互いに重ならないよう
に配置することである。
【0010】要するに、いずれの場合にあっても、電子
部品50を実装した電子部品搭載装置をいずれか一方の
面から透視したとき、電子部品搭載用両面基板100の
表または裏側に1個の電子部品50しかなく、この電子
部品50の反対側面になる保護体40には開口41が存
在しないように搭載部30を配置したものである。
【0011】
【作用】以上のように構成した本発明の電子部品搭載装
置に関する作用を、それに用いられる電子部品搭載用両
面基板100の製造から電子部品50の実装に至るまで
経過を追って説明すると、次の通りである。
【0012】まず、この電子部品搭載用両面基板100
においては、リードフレーム10に対して一体化した各
絶縁基材20の表面に、電子部品50を搭載するための
搭載部30を、上述した位置関係で形成しなければなら
ないが、これら各搭載部30の形成は、絶縁基材20に
形成すべき導体回路21やスルーホール22を形成する
工程において同時に形成すればよいものであって、格別
の工程を新たに設ける必要がないのである。勿論。絶縁
基材20に対してはスルーホール22のための貫通孔を
形成しなければならないが、図8に示した電子部品搭載
装置におけるように、凹部をこの絶縁基材20あるいは
金属製ヒートシンクに形成する必要はないから、これに
よっても電子部品搭載用両面基板100全体の製造は容
易となっているのである。また、絶縁基材20の表面に
一体化すべき保護体40についても、絶縁基材20上の
搭載部30に対応する位置に打ち抜き等の簡単な手段に
よって開口41を形成すれば済むものであるから、この
保護体40そのものの製造が非常に簡単なものである。
【0013】以上のようにして、絶縁基材20上に保護
体40を一体して完成した電子部品搭載用両面基板10
0に対しては、その所定部分にボンディングワイヤ51
を電気的接続手段として使用して電子部品50を実装す
ることにより、図1に示したようなものとされるのであ
るが、この際には何等の悪影響も生じないものである。
すなわち、図1に示したように、電子部品搭載用両面基
板100の電子部品50を搭載すべき各搭載部30の反
対側は、開口41がない保護体40によって保護されて
いるため、例えば図1に示した状態の電子部品搭載用両
面基板100を作業台等に置き、上側の保護体40の開
口41から露出している搭載部30にボンディングワイ
ヤ51によって電子部品50を実装しても、作業台側か
ら与えられる超音波は適切に伝達されるため、何ら問題
のない良好な電気的接続が得られるのである。以上のこ
とは、この電子部品搭載用両面基板100の反対面に電
子部品50を実装する際も同様である。
【0014】従って、この電子部品搭載用両面基板10
0に搭載した各電子部品50の実装は、途中、片側の電
子部品搭載部30を封止して、凹部を埋める工程等を介
在させないで行えるものなのである。このため、この電
子部品搭載用両面基板100を使用して完成された電子
部品搭載装置のコストも低減されるのである。
【0015】なお、図4に示したように、各絶縁基材2
0の開口41とは反対側となる部分に、開口41に搭載
される電子部品よりも小さな面積を有する補助開口42
を形成しても、前述した作用が阻害されるものではな
く、各補助開口42によって絶縁基材20に所謂表面実
装部品の搭載が可能となるものである。また、図5に示
すような電子部品50の配置とすることも可能である。
【0016】
【実施例】次に、本発明に係る電子部品搭載装置を、図
面に示して実施例を参照して詳細に説明すると、図1
は、本発明に係る電子部品搭載装置の断面図であり、こ
の図1は図2の1−1線または図3の2−2線に沿って
みたものである。
【0017】この電子部品搭載用両面基板100は、ま
ず多数のリード11を有したリードフレーム10の両面
に略四角形状の絶縁基材20を熱圧着等の手段によって
一体化した後、各絶縁基材20の表面に導体回路21及
び搭載部30を形成し、所定の導体回路21とリード1
1とをスルーホール22によって電気的に接続して基板
とし、この基板の両面に保護体40を接着剤を使用して
あるいは熱圧着等の手段により一体化して形成したもの
である。各絶縁基材20の表面に形成した導体回路21
は、搭載部30に搭載される電子部品50のための電気
的引き回しを主としてするものであり、各搭載部30に
集中するように形成してある。また、各スルーホール2
2は、基板の表裏に位置することになる電子部品50等
の電気的関連性を確保するためのものであるとともに、
絶縁基材20から突出したリード11によって各電子部
品50の外部接続を可能にするものである。
【0018】各搭載部30は、図1に示したように、電
子部品搭載用両面基板100の中心線に対して反対側と
なるように形成されるものであり、掲載されるべき電子
部品50の数によってその形成位置が次のような関係の
ものとなる。すなわち、図2に示すように、電子部品搭
載用両面基板100の表裏に1個づつ合計2個の電子部
品50を搭載する場合には、図2の(イ)に示したよう
に、絶縁基材20の向かって右側に1つの搭載部30を
形成する。そして、図2の(イ)中の点線にて示した位
置であって、電子部品搭載用両面基板100の反対側面
の向かって左側に別の搭載部30を形成する。図2の
(イ)に示した電子部品搭載用両面基板100の左右を
ひっくり返してみたのが、図2の(ロ)に示した状態で
ある。
【0019】また、搭載すべき電子部品50の数が3個
以上となる場合には、各搭載部30の形成位置を、図3
に示すようにするとよいものである。すなわち、この場
合には、電子部品搭載用両面基板100の表面側におい
て、絶縁基材20の一つの対角線23上に二つの搭載部
30が振り分けられるものである。一方、電子部品搭載
用両面基板100の裏面側においては、図3の(イ)中
の点線にて示したように、表面側の搭載部30の対角線
23とは反対側に対角線23上に重ならないようにしな
がらそれぞれ搭載部30を振り分け形成したものであ
る。
【0020】以上のような関係で各搭載部30を形成す
ることにより、電子部品搭載用両面基板100として完
成されたときには、図1にも示したように、その電子部
品搭載用両面基板100を上方から透視してみた場合
に、一つの搭載部30の反対側には搭載部30のない絶
縁基材20が位置していることになるのである。
【0021】そして、各絶縁基材20の表面側に一体化
される保護体40には、絶縁基材20上に各搭載部30
およびその近傍を露出させるための開口41がそれぞれ
形成してあり、本実施例においては、図2及び図3に示
したように、この保護体40の形状を各絶縁基材20の
それと同じにしてある。また、電子部品搭載用両面基板
100が電子部品50より小さくて表面実装される表面
実装部品52(例えば、抵抗体やコンデンサ等)をも搭
載するものである場合には、図4の(イ)または(ロ)
に示したように、この表面実装部品52の大きさに対応
した補助開口42を形成した保護体40が使用されるも
のである。この表面実装部品52を電子部品搭載用両面
基板100に実装するに際して、当然絶縁基材20上の
各導体回路21と電気的接続を行わなければならないか
ら、各補助開口42から露出するように、各絶縁基材2
0上の導体回路21は形成されるのである。
【0022】以上の図2〜図4に示した各保護体40
は、回転対象形あるいは点対象形状のものであるから、
電子部品搭載用両面基板100の表裏両面側のものとし
て一種類のものを共通して使用できるため、電子部品搭
載用両面基板100の製造コストを低減させる上でも非
常に有利なものである。また、各保護体40を形成する
材料としては、絶縁性を有していること、及び絶縁基材
20に対する一体化を容易とすることが必要であるた
め、ガラス・エポキシ基材等を採用するのが有利であ
る。
【0023】なお、各搭載部30の絶縁基材20に対す
る形成位置としては、他に図5に示したような態様が考
えられる。すなわち、図5の(イ)は表側の絶縁基材2
0上に中心点Pの左右に二つの搭載部30を配置して、
裏側の絶縁基材20に対しては、図4の(イ)中の点線
にて示したように、二つの搭載部30を配置したもので
ある。また、図5の(ロ)に示したものでは、表側の絶
縁基材20の一つの対角線23上に三つの搭載部30を
等間隔に配置するとともに、裏側の絶縁基材20では別
の対角線23上に二つの搭載部30を振り分けて配置し
たものである。
【発明の効果】以上詳述した通り、本発明においては、
上記各実施例にて例示した如く、電子部品を実装する際
の熱や超音波の伝達が極めて良好に行われる構造となっ
ているために、電子部品50と電子部品搭載用基板10
0との電気的接続信頼性の高い電子部品搭載装置とする
ことができるのである。
【0024】特に、この電子部品搭載装置によれば、図
8に示した従来の「混成集積回路装置」のように、搭載
部品の最大高さよりも深い凹部を設けた回路基板を使用
しなくてもよいため、電子部品搭載装置として完成した
後にはその厚さを薄くすることができ、電子部品搭載装
置の薄型化を容易に実現することができるのである。
【0025】また、この図8に示した「混成集積回路装
置」においては、各電子部品をボンディングワイヤによ
って回路基板に実装するに順序を制限されるのに対し
て、本発明の電子部品搭載装置においては、いずれの電
子部品の実装からでも自由に行うことができるととも
に、電子部品の実装工程の途中に凹部を埋める工程など
を介在させることなく製造することができるので、製造
コストも低減することができるのである。
【図面の簡単な説明】
【図1】 本発明に係る電子部品搭載装置の、図2の1
−1線または図3の2−2線に沿ってみた拡大断面図で
ある。
【図2】 同電子部品搭載装置に用いられる電子部品搭
載用両面基板の表裏をそれぞれ示す平面図であって、
(ロ)は(イ)の上下をひっくり返してみた平面図であ
って、(ロ)は(イ)の上下をひっくり返してみた平面
図である。
【図3】 同他の電子部品搭載用両面基板の表裏をそれ
ぞれ示す平面図であって、(ロ)は(イ)の上下をひっ
くり返してみた平面図であって、(ロ)は(イ)の上下
をひっくり返してみた平面図である。
【図4】 図2及び図3に示した各電子部品搭載用両面
基板の他の令を示す平面図である。
【図5】 搭載部30の形成位置の他の態様を示す電子
部品搭載用両面基板の平面図である。
【図6】 従来の電子部品搭載装置の断面図である。
【図7】 従来の他の電子部品搭載装置の断面図であ
る。
【図8】 従来のさらに別の電子部品搭載装置の断面図
である。
【符号の説明】 100 電子部品搭載用両面基板 10 リードフレーム 11 リード 20 絶縁基材 21 導体回路 22 スルーホール 23 対角線 30 搭載部 40 保護体 41 開口 42 補助開口 50 電子部品 51 ボンディングワイヤ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 リードフレームと、導体回路が形成され
    る絶縁基材を一体化し、この絶縁基材の両表面に電子部
    品を搭載した電子部品搭載装置において、 前記絶縁基材の第1の表面に1つ以上の半導体チップが
    搭載されるとともに、前記絶縁基材の第2の表面であっ
    て、第1の表面に搭載の半導体チップと重ならない位置
    に、1つ以上の半導体チップを搭載し、 前記各半導体チップを搭載するための各搭載部およびそ
    の近傍を露出させる開口を有して電子部品の最大高さよ
    り高い保護体を、前記絶縁基材上に一体化したことを特
    徴とする電子部品搭載装置。
JP16908392A 1992-06-26 1992-06-26 電子部品搭載装置 Pending JPH0613535A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16908392A JPH0613535A (ja) 1992-06-26 1992-06-26 電子部品搭載装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16908392A JPH0613535A (ja) 1992-06-26 1992-06-26 電子部品搭載装置

Publications (1)

Publication Number Publication Date
JPH0613535A true JPH0613535A (ja) 1994-01-21

Family

ID=15880012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16908392A Pending JPH0613535A (ja) 1992-06-26 1992-06-26 電子部品搭載装置

Country Status (1)

Country Link
JP (1) JPH0613535A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003007374A1 (fr) * 2001-07-12 2003-01-23 Hitachi, Ltd. Module hybride
KR100447554B1 (ko) * 2000-05-16 2004-09-08 히다찌 에이아이시 가부시키가이샤 공동을 구비한 인쇄 배선 보드
JP2017092380A (ja) * 2015-11-16 2017-05-25 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447554B1 (ko) * 2000-05-16 2004-09-08 히다찌 에이아이시 가부시키가이샤 공동을 구비한 인쇄 배선 보드
WO2003007374A1 (fr) * 2001-07-12 2003-01-23 Hitachi, Ltd. Module hybride
JP2017092380A (ja) * 2015-11-16 2017-05-25 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール

Similar Documents

Publication Publication Date Title
EP0304263A2 (en) Semiconductor chip assembly
KR950030321A (ko) 반도체장치 및 그 제조방법 및 기판
KR960015868A (ko) 적층형 패키지 및 그 제조방법
JPH10189840A (ja) 半導体パッケージの構造及びパッケージ方法
JPH10223817A (ja) 側面型電子部品の電極構造及びその製造方法
JP2001156251A (ja) 半導体装置
JPH0730059A (ja) マルチチップモジュール
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
KR910019222A (ko) 고집적 반도체 장치 및 이를 사용한 반도체 모듈
JP4237542B2 (ja) 半導体装置
JPH0613535A (ja) 電子部品搭載装置
JPH1167963A (ja) 半導体装置
JP2524482B2 (ja) Qfp構造半導体装置
JPH09107067A (ja) 半導体装置
KR20010068513A (ko) 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지
JP2002033443A (ja) 半導体モジュール
JPH0629421A (ja) 電子部品搭載用基板
JPH0430566A (ja) 高出力用混成集積回路装置
JP2000252414A (ja) 半導体装置
JPH06224369A (ja) 半導体装置
JPH11102991A (ja) 半導体素子搭載フレーム
JPH0629422A (ja) 混成集積回路装置
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
KR950002210B1 (ko) 반도체 칩 실장 방법
JPH09148371A (ja) 半導体モジュールの構造とその取り付け方法