JP2007324496A - 配線基板およびそれを用いた半導体装置 - Google Patents

Abstract

【課題】ボンディングワイヤの長さの種類を増やすことなく帯状配線の列を増加させることができ、半導体素子で使用する電源の種類が増えても、ビアホールの増加を抑制して、配線を引き廻す領域を確保しやすい配線基板を提供する。
【解決手段】半導体チップ搭載領域１０２を取り囲むように２列に配置されたワイヤボンドパッド１０４、１０５の列の間に、半導体チップの電源用あるいは接地用の帯状配線１０６を配置し、且つその帯状配線１０６とワイヤボンドパッド１０４、１０５の一部を接続する。
【選択図】図１

Description

本発明は、半導体素子とワイヤボンディングにより電気的に接続される配線基板およびそれを用いた半導体装置に関する。

近年、電子機器の多機能化の要請から、半導体装置の多機能化が進展しており、それに伴い、半導体装置の多ピン化が進んでいる。一方、電子機器には小型化、軽量化も要請されており、半導体装置にも小型化が望まれている。このような多ピン化と小型化の要求を満足する半導体装置として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置が開発されている。

ＢＧＡタイプの半導体装置は、主面側に金属配線パターンが形成され、他主面側に他の回路基板の表面に実装するための端子電極が形成され、その金属配線パターンと端子電極とがビアホールや内層の配線層を介して電気的に接続される配線基板の主面側の所定の領域に半導体チップを搭載し、半導体チップの端子と配線基板の金属配線パターンとをワイヤボンディングにより電気的に接続した構成である。

以下、従来のＢＧＡタイプの半導体装置について図１３、図１４を参照しながら説明する。図１３は従来の配線基板を示す図であり、図１３（ａ）は配線基板を表層（主面）側から見た平面図、図１３（ｂ）は図１３（ａ）におけるＵ部の拡大図を示している。

この配線基板は、絶縁性樹脂で形成された板状の絶縁材からなり、絶縁層と配線層が交互に積み重ねられた多層配線構造をしている。図１３に示すように、配線基板２０１の表層側は、金属配線パターンが形成された配線層となっている。また、この金属配線パターンで包囲された中央領域に、半導体チップを搭載する半導体チップ搭載領域２０２が設定されている。

一方、図示しないが、配線基板２０１の底面（他主面）側には端子電極がマトリクス状に配置されており、その端子電極の上には、外部端子としてのボール電極が形成されている。ボール電極は半田ボール等であって、実装基板への二次実装の際に高接続信頼性を確保するために付設される。

配線基板２０１の表層側に形成された金属配線パターンのうち、半導体チップ搭載領域２０２の近傍に半導体チップ搭載領域２０２を取り囲むように２列に整列配置された幅広の帯状配線２０３は、半導体チップの電源用および接地（ＧＮＤ）用のパターンとして使用される。

帯状配線２０３は、配線基板２０１の内層の電源プレーンとＧＮＤプレーンにビアホールや内層の配線層を介して電気的に接続される。帯状配線２０３は幅広であるので、パッド部を有することなく、半導体チップ搭載領域２０２に搭載された半導体チップの電源用および接地（ＧＮＤ）用端子とワイヤボンディングにより電気的に接続される。電源プレーンおよびＧＮＤプレーンと配線基板２０１の底面側に形成された端子電極はそれぞれ対応付けられて、ビアホールや内層の配線層を介して電気的に接続される。

帯状配線２０３の外側（配線基板２０１の外周側）には、半導体チップ搭載領域２０２に搭載された半導体チップの端子とワイヤボンディングにより電気的に接続されるワイヤボンドパッド２０４、２０５を有する金属配線パターンが配置される。ワイヤボンドパッド２０４、２０５はそれぞれ、半導体チップ搭載領域２０２を取り囲むように一列に整列配置される。この金属配線パターンと配線基板２０１の底面側に形成された端子電極はそれぞれ対応付けられて、ビアホールや内層の配線層を介して電気的に接続される。

図１４は、図１３に示す配線基板を用いた従来の半導体装置を示す図であり、図１４（ａ）は半導体装置を配線基板の表層側から見た透視平面図、図１４（ｂ）は図１４（ａ）におけるＢ−Ｂ´に沿った断面図、図１４（ｃ）は図１４（ａ）におけるＶ部の拡大図を示している。但し、図１３に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。

図１４に示すように、配線基板２０１と半導体チップ２０６はともに全体として直方体形状であり、４辺の側面は上面、下面に対して垂直方向に配置される。また、図１４（ｃ）に示すように、半導体チップ２０６の表面には複数の端子２０７、２０８が半導体チップ２０６の４辺（外周）に沿って千鳥状に整列配置しており、半導体チップ２０６は、その表面とは反対側の面を配線基板２０１の主面に対向させて、半導体チップ搭載領域２０２に搭載される。

図１４（ｂ）、（ｃ）に示すように、半導体チップ２０６の中心側（内側）の端子２０７は、配線基板２０１の外周側（外側）のワイヤボンドパッド２０５とボンディングワイヤ２０９を介して電気的に接続される。一方、半導体チップ２０６の外周側（外側）の端子２０８は、配線基板２０１の中心側（内側）のワイヤボンドパッド２０４および帯状配線２０３とボンディングワイヤ２０９を介して電気的に接続される。

このように、半導体チップ２０６の外側の端子２０８に帯状配線２０３や、半導体チップ搭載領域２０２により近い内側のワイヤボンドパッド２０４を接続するのは、半導体チップ２０６の外側の端子２０８に接続するボンディングワイヤを内側の端子２０７に接続するボンディングワイヤよりも短くすることでボンディングワイヤ同士の接触を避けるためである。よって、従来の半導体装置では、半導体チップの外側の端子のみを電源用あるいは接地用の端子として使用している。

帯状配線２０３は完全に閉鎖された枠状でなくともよく、半導体チップが多種類の電源を使用する場合には、図１４（ｃ）に示すように、同一列中に複数の帯状配線を配置して、一部開放させてもよい。このようにすれば、帯状配線から異なる電位の電源を半導体チップへ供給することができる。

また、図１４（ｂ）に示すように、配線基板２０１の底面側に配置された端子電極２１０の上には、外部端子としてのボール電極２１１が形成され、表層側は、半導体チップ２０６およびボンディングワイヤ２０９を封止する絶縁性の封止樹脂２１２により覆われている（オーバモールド型）。この半導体装置は、配線基板２０１や、半導体チップ２０６、ボンディングワイヤ２０９、ボール電極２１１、封止樹脂２１２などにより構成される。

以上のように、ＢＧＡタイプの配線基板２０１は半導体チップ２０６を半導体チップ搭載領域２０２に搭載して、半導体チップ２０６の端子２０７、２０８を配線基板２０１の底面側に設けられた端子電極２１０に引き出す。

続いて、従来の半導体装置の製造方法を簡単に説明する。従来の半導体装置の製造方法では、まず、複数個の配線基板に区分される基板を用意して、個々の配線基板の上面に形成された金属配線パターンで包囲された中央領域に設定された半導体チップ搭載領域のそれぞれに半導体チップを接着剤により接着固定して搭載する。次に、搭載された半導体チップの端子と半導体チップ搭載領域の周囲に設けられた金属配線パターン（帯状配線およびワイヤボンドパッド）とをワイヤボンディングにより電気的に接続する。そして、複数個の半導体チップを含んだ基板の上面を封止樹脂により封止する。その後に、回転ブレードで基板を一括切断することによって半導体装置の個片に分離し、後工程でボール電極を形成する。ボール電極は一括切断に先立って形成する方法もある。

しかしながら、近年、半導体チップのピン数が増加が著しく、配線基板において配線数やビアホール数が増大している。さらに、半導体チップで使用する電源の種類も増えているため、その分のビアホールも必要となる。このようなことから、近年、配線基板において配線を引き廻す領域を確保することが困難となってきている。

従来は、上記したように、半導体チップ搭載領域の近傍に半導体チップの電源用および接地用の幅広の帯状配線を設け、半導体チップの電源用端子および接地用端子を帯状配線に接続することによって、余分なビアホールを配置しないようにしていた（例えば、特許文献１、２参照。）。

しかし、半導体チップの外側の端子の列に同じ電位でない電源用端子がところどころ混ざっている場合には、図１４（ｃ）に示すように、その異なる電位の電源用端子それぞれに対して配線を設けるとともに、それらの配線に対して１つずつビアホールを設ける方法や、半導体チップを取り囲む幅広の帯状配線の列をさらに増やす方法をとることになる。

前者の方法を用いると、ビアホールの数が増加するため、その分図１３（ｂ）、図１４（ｃ）に示す配線を引き廻す領域２１３が狭くなってしまう。後者の方法を用いると、ワイヤボンドパッドの位置を変更せずに従来の帯状配線の列を増やす場合には、やはり配線を引き廻す領域２１３が狭くなる。一方、配線を引き廻す領域を確保するために、ワイヤボンドパッドをより外側に配置して従来の帯状配線の列を増やすと、ボンディングワイヤの長さの制限を超えてしまうといった不具合を生ずる。また、従来の帯状配線の列を増やすと、ボンディングワイヤの長さの種類が増えることになる。ここで、半導体装置を製造する際には、各工程で製造ばらつきが生じる。ワイヤボンディングするダイボンドの工程では、半導体チップのピン数の大幅な増大によりパッド間隔がますます狭ピッチとなり、ボンディングワイヤ間の距離もより狭まってきているため、半導体チップを搭載する際に生じる製造ばらつきにより、ボンディングワイヤの接触の危険性がますます高くなっている。このようなボンディングワイヤの近接問題を考慮した場合、異なる長さのボンディングワイヤが増えることで、隣接するボンディングワイヤ同士の接触の危険性がさらに高まる。
特開２００１−２４４２９３号公報 特開平９−２７５６７号公報

本発明は、上記問題点に鑑み、ワイヤボンドパッドの２つの列の間に、半導体素子（半導体チップ）の電源用および接地用の帯状配線を配置し且つその帯状配線とワイヤボンドパッドを接続することにより、ボンディングワイヤの長さの種類を増やすことなく帯状配線の列を増加させることができ、半導体素子で使用する電源の種類が増えても、ビアホールの増加を抑制して、配線を引き廻す領域を確保しやすい配線基板およびそれを用いた半導体装置を提供することを目的とする。

本発明の請求項１記載の配線基板は、半導体素子が搭載される主面に、半導体素子の端子にボンディングワイヤを介して接続する複数のワイヤボンドパッドと、半導体素子の電源用あるいは接地用の一つ又は複数の帯状配線と、が設けられ、他主面には他の回路基板の表面に実装するための複数の端子電極が設けられた配線基板であって、前記ワイヤボンドパッドは、半導体素子が搭載される搭載領域を取り囲むように２列に配置され、前記ワイヤボンドパッドのうちの一部が、前記ワイヤボンドパッドの２つの列の間に配置された前記帯状配線に接続していることを特徴とする。

また、本発明の請求項２記載の配線基板は、請求項１記載の配線基板であって、前記ワイヤボンドパッドの２つの列の間に配置された前記帯状配線は、前記搭載領域を取り囲むように一列または複数列に配置されていることを特徴とする。

また、本発明の請求項３記載の配線基板は、請求項１もしくは２のいずれかに記載の配線基板であって、前記ワイヤボンドパッドの２つの列の間に配置された前記帯状配線の少なくとも一つは、前記搭載領域を取り囲むリング形状であることを特徴とする。

また、本発明の請求項４記載の配線基板は、請求項１ないし３のいずれかに記載の配線基板であって、前記ワイヤボンドパッドの２つの列の間に配置された前記帯状配線の列の少なくとも一つは複数の前記帯状配線からなることを特徴とする。

また、本発明の請求項５記載の配線基板は、請求項１ないし４のいずれかに記載の配線基板であって、さらに、前記搭載領域と前記ワイヤボンドパッドの内側の列との間にも前記搭載領域を取り囲むように一つ又は複数の前記帯状配線が配置されており、そのうちの少なくとも一つは前記ワイヤボンドパッドの２つの列の間に配置された前記帯状配線の少なくとも一つと接続していることを特徴とする。

また、本発明の請求項６記載の配線基板は、請求項１ないし４のいずれかに記載の配線基板であって、さらに、前記主面の外周部にも一つまたは複数の前記帯状配線が配置されており、前記ワイヤボンドパッドのうちの一部が前記外周部に配置された前記帯状配線に接続していることを特徴とする。

また、本発明の請求項７記載の配線基板は、請求項６記載の配線基板であって、前記外周部に配置された前記帯状配線は、前記搭載領域を囲むように一列または複数列に配置されていることを特徴とする。

また、本発明の請求項８記載の配線基板は、請求項６もしくは７のいずれかに記載の配線基板であって、前記外周部に配置された前記帯状配線の少なくとも一つは、前記搭載領域を取り囲むリング形状であることを特徴とする。

また、本発明の請求項９記載の配線基板は、請求項６ないし８のいずれかに記載の配線基板であって、前記外周部に配置された前記帯状配線の列の少なくとも一つは複数の前記帯状配線からなることを特徴とする。

また、本発明の請求項１０記載の配線基板は、請求項６ないし９のいずれかに記載の配線基板であって、前記ワイヤボンドパッドの２つの列の間に配置された前記帯状配線の少なくとも一つと前記外周部に配置された前記帯状配線の少なくとも一つとが接続していることを特徴とする。

また、本発明の請求項１１記載の配線基板は、請求項６ないし９のいずれかに記載の配線基板であって、さらに、前記搭載領域と前記ワイヤボンドパッドの内側の列との間に前記搭載領域を取り囲むように一つ又は複数の前記帯状配線が配置されており、そのうちの少なくとも一つは前記外周部に配置された前記帯状配線の少なくとも一つと接続していることを特徴とする。

また、本発明の請求項１２記載の半導体装置は、請求項１ないし１１のいずれかに記載の配線基板と、前記配線基板の主面側の所定の領域に搭載された半導体素子と、前記半導体素子と前記配線基板とを接続するボンディングワイヤと、前記半導体素子および前記ボンディングワイヤを封止する樹脂と、を備えることを特徴とする。

本発明によれば、半導体素子で使用する電源の種類が増えてもビアホールの増加を抑制できる。また、ビアホールの増加を抑制できるので、コストも削減することができる。また、ビアホールの増加を抑制できるので、配線を引き廻す領域を確保しやすく、半導体素子の設計仕様に柔軟に対応することができる。また、ボンディングワイヤの長さの種類が増えないので、隣接するボンディングワイヤ同士の接触の危険性の増加を抑えることができる。

また、半導体チップで使用する電源の種類が増えても、あるいは半導体チップの端子の同一列中に同じ電位でない電源用端子がところどころ混ざっていても、ワイヤボンドパッドの列の間に帯状配線の列を増やすことで電源を種類によってまとめやすくなり、ビアホールの増加を抑制できるので、配線基板の設計の自由度が高まる。さらにまた、半導体素子の電源用あるいは接地用の端子をワイヤボンドパッドに接続できるので、半導体素子における電源用あるいは接地用の端子の位置の自由度が高まる。したがって、半導体装置の設計の自由度が高まる。

また、配線基板の主面側に半導体素子の電源用および接地用の帯状配線を設けて、半導体素子の同じ電位の電源用端子と接地用端子を接続することで、帯状配線を細長いプレーンと見ることができ、内層にある電源プレーンおよびＧＮＤプレーンとの関係でインピーダンスを下げることができるため、電気的に良好な特性が得られる。

（実施の形態１）
以下、本発明の実施の形態１における配線基板およびその配線基板を用いた半導体装置について、図面を参照しながら説明する。

図１は本発明の実施の形態１における配線基板を示す図であり、図１（ａ）は配線基板を表層（主面）側から見た平面図、図１（ｂ）は図１（ａ）におけるＲ部の拡大図を示している。

この配線基板は、絶縁性の有機樹脂で形成された板状の絶縁材からなり、絶縁層と配線層が交互に積み重ねられた多層配線構造をしている。図１に示すように、配線基板１０１の表層側は、金属配線パターンが形成された配線層となっている。また、この金属配線パターンで包囲された中央領域に、半導体チップを搭載する半導体チップ搭載領域１０２が設定されている。

一方、図示しないが、配線基板１０１の底面（他主面）側には端子電極がマトリクス状に配置されており、その端子電極の上には、外部端子としてのボール電極が形成されている。ボール電極は半田ボール等であって、実装基板への二次実装の際に高接続信頼性を確保するために付設される。

配線基板１０１の表層側に形成された金属配線パターンのうち、半導体チップ搭載領域１０２の近傍に半導体チップ搭載領域１０２を取り囲むように２列に整列配置された幅広の帯状配線１０３は、半導体チップの電源用および接地（ＧＮＤ）用のパターンとして使用される。

帯状配線１０３は、配線基板１０１の内層の電源プレーンとＧＮＤプレーンにビアホールや内層の配線層を介して電気的に接続される。帯状配線１０３は幅広であるので、パッド部を有することなく、半導体チップ搭載領域１０２に搭載された半導体チップの電源用および接地（ＧＮＤ）用端子とワイヤボンディングにより電気的に接続される。電源プレーンおよびＧＮＤプレーンと配線基板１０１の底面側に形成された端子電極はそれぞれ対応付けられて、ビアホールや内層の配線層を介して電気的に接続される。

帯状配線１０３の外側（配線基板１０１の外周側）には、半導体チップ搭載領域１０２に搭載された半導体チップの端子とワイヤボンディングにより電気的に接続されるワイヤボンドパッド１０４、１０５を有する金属配線パターンが配置される。ワイヤボンドパッド１０４、１０５はそれぞれ、半導体チップ搭載領域１０２を取り囲むように一列に整列配置される。この金属配線パターンの一部と配線基板１０１の底面側に形成された端子電極はそれぞれ対応付けられて、ビアホールや内層の配線層を介して電気的に接続される。

本実施の形態１では、さらに、ワイヤボンドパッド１０４の列とワイヤボンドパッド１０５の列の間に、半導体チップの電源用あるいは接地用の複数の帯状配線１０６が、半導体チップ搭載領域１０２を取り囲むように一列に整列配置される。この帯状配線１０６は、図１（ｂ）に示すように、ワイヤボンドパッド１０４、１０５のうちの一部と電気的に接続する。これにより、帯状配線１０６から異なる電位の電源を半導体チップへ供給することができる。

なお、本実施の形態１では、４つの帯状配線１０６を、半導体チップ搭載領域１０２を取り囲むように一列に整列配置しているが、これに限らず、一つ又は複数の帯状配線１０６をワイヤボンドパッド１０４と１０５の２つの列の間に、任意に配置することができる。

また、帯状配線１０６は、帯状配線１０３と同様に、配線基板１０１の内層の電源プレーンとＧＮＤプレーンにビアホールや内層の配線層を介して電気的に接続される。その電源プレーンおよびＧＮＤプレーンと配線基板１０１の底面側に形成された端子電極もそれぞれ対応付けられて、ビアホールや内層の配線層を介して電気的に接続される。

図２は、図１に示す配線基板を用いた半導体装置を示す図であり、図２（ａ）は半導体装置を配線基板の表層側から見た透視平面図、図２（ｂ）は図２（ａ）におけるＡ−Ａ´に沿った断面図、図２（ｃ）は図２（ａ）におけるＳ部の拡大図を示している。但し、図１に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。

図２に示すように、配線基板１０１と半導体チップ１０７はともに全体として直方体形状であり、４辺の側面は上面、下面に対して垂直方向に配置される。また、図２（ｃ）に示すように、半導体チップ１０７の表面には複数の端子１０８、１０９が半導体チップ１０７の表面の４辺の縁（外周）に沿って、半導体チップ１０７の内側と外側に多段状に、且つ千鳥状に整列配置されており、半導体チップ１０７は、その表面とは反対側の面を配線基板１０１の主面に対向させて、半導体チップ搭載領域１０２に搭載される。

図２（ｂ）、（ｃ）に示すように、半導体チップ１０７の中心側（内側）の端子１０８は、配線基板１０１の外周側（外側）のワイヤボンドパッド１０５とボンディングワイヤ１１０を介して電気的に接続される。一方、半導体チップ１０７の外周側（外側）の端子１０９は、配線基板１０１の中心側（内側）のワイヤボンドパッド１０４および、半導体チップ搭載領域１０２近傍の帯状配線１０３とボンディングワイヤ１１０を介して電気的に接続される。

また、図２（ｃ）に示すように、ワイヤボンドパッド１０４、１０５の一部が、そのワイヤボンドパッド１０４と１０５の２つの列の間に配置された帯状配線１０６にも接続しており、半導体チップ１０７の電源用および接地用の端子の一部はワイヤボンドパッド１０４、１０５に接続している。

このように、半導体チップ１０７の外側の端子１０９に半導体チップ搭載領域１０２近傍の帯状配線１０３や、内側のワイヤボンドパッド１０４を接続するのは、半導体チップ１０７の外側の端子１０９に接続するボンディングワイヤを内側の端子１０８に接続するボンディングワイヤよりも短くすることでボンディングワイヤ同士の接触を避けるためである。

本実施の形態１では、半導体チップ１０７の電源用あるいは接地用の端子を配線基板１０１の外側のワイヤボンドパッド１０５にも接続できるので、半導体チップ１０７の外側の端子１０８と内側の端子１０９のいずれも電源用あるいは接地用の端子として使用でき、半導体チップの設計の自由度が向上する。

半導体チップ搭載領域１０２近傍の帯状配線１０３は完全に閉鎖された形状でなくともよく、半導体チップが多種類の電源を使用する場合には、図２（ｃ）に示すように、同一列中に複数の帯状配線を配置して、一部開放させてもよい。このようにすれば、帯状配線１０３から異なる電位の電源を半導体チップへ供給することができる。

また、図２（ｂ）に示すように、配線基板１０１の底面側に配置された端子電極１１１の上には、外部端子としてのボール電極１１２が形成され、表層側は、半導体チップ１０７およびボンディングワイヤ１１０を封止する絶縁性の封止樹脂１１３により覆われている（オーバモールド型）。この半導体装置は、配線基板１０１や、半導体チップ１０７、ボンディングワイヤ１１０、ボール電極１１２、封止樹脂１１３などにより構成される。

このように本実施の形態１におけるＢＧＡタイプの配線基板１０１は半導体チップ１０７を半導体チップ搭載領域１０２に搭載して、半導体チップ１０７の端子１０８、１０９を配線基板１０１の底面側に設けられた端子電極１１１に引き出す。なお、本実施の形態１における半導体装置の製造方法は、前述した従来の半導体装置の製造方法と同様であるので、説明を省略する。

なお、ワイヤボンドパッド１０４、１０５の一部を、ワイヤボンドパッド１０４、１０５の列の間に配置された帯状配線１０６にのみ電気的に接続するだけでなく、半導体チップ搭載領域１０２近傍の帯状配線１０３とも電気的に接続してもよい。

以上のように、本実施の形態１における配線基板１０１は、半導体チップ（半導体素子）１０７が搭載される主面に、半導体チップの端子１０８、１０９にボンディングワイヤ１１０を介して接続する複数のワイヤボンドパッド１０４、１０５と、半導体チップ１０７の電源用あるいは接地用の複数の帯状配線１０６と、が設けられ、他主面には他の回路基板の表面に実装するための複数の端子電極１１１が設けられている。さらに、ワイヤボンドパッド１０４、１０５はそれぞれ、半導体チップ１０７が搭載される半導体チップ搭載領域１０２を取り囲むように一列に配置され、ワイヤボンドパッド１０４、１０５のうちの一部が、ワイヤボンドパッド１０４と１０５の２つの列の間に配置された帯状配線１０６に接続している。

このように帯状配線の列を増やしたことにより、半導体チップで使用する電源の種類が増えても、ビアホールの増加を抑制できる。すなわち、例えば、ワイヤボンドパッド１０４、１０５の２つの列の間に帯状配線を配置することなく、半導体チップ１０７の電源用あるいはＧＮＤ用の端子をワイヤボンドパッドに接続する場合、ワイヤボンドパッドには信号用のものも含まれるため、配線基板表層において同じ種類の電源あるいはＧＮＤを効率良くまとめることができず、その分ビアホールを配置することになる。これに対して、本実施の形態１によれば、帯状配線を増やしたことにより、ビアホールの増加を抑制できる。

また、ビアホールの増加を抑制できるので、コストも削減することができる。また、ビアホールの増加を抑制できるので、配線を引き廻す領域を確保しやすく、半導体チップの設計仕様に柔軟に対応することができる。また、ボンディングワイヤの長さの種類が増えないので、隣接するボンディングワイヤ同士の接触の危険性の増加を抑えることができる。

また、半導体チップで使用する電源の種類が増えても、あるいは半導体チップの端子の同一列中に同じ電位でない電源用端子がところどころ混ざっていても、ワイヤボンドパッドの列の間に帯状配線の列を増やすことで電源を種類によってまとめやすくなり、ビアホールの増加を抑制できるので、配線基板の設計の自由度が高まる。さらにまた、半導体チップの電源用あるいは接地用の端子をワイヤボンドパッドに接続できるので、半導体チップにおける電源用あるいは接地用の端子の位置の自由度が高まる。したがって、半導体装置の設計の自由度が高まる。

また、配線基板の主面側に半導体チップの電源用および接地用の帯状配線を設けて、半導体チップの同じ電位の電源用端子と接地用端子を接続することで、帯状配線を細長いプレーンと見ることができ、内層にある電源プレーンおよびＧＮＤプレーンとの関係でインピーダンスを下げることができるため、電気的に良好な特性が得られる。

（実施の形態２）
以下、本発明の実施の形態２における配線基板およびその配線基板を用いた半導体装置について、図面を参照しながら説明する。

本実施の形態２における配線基板およびその配線基板を用いた半導体装置は、ワイヤボンドパッドの２つの列の間に配置された帯状配線が、半導体チップ搭載領域を取り囲むように複数列に配置されている点が上記実施の形態１と異なる。以下、この上記実施の形態１と異なる点を中心に説明する。

図３は本発明の実施の形態２における配線基板を示す図であり、図３（ａ）は配線基板を表層（主面）側から見た平面図、図３（ｂ）は図３（ａ）におけるＴ部の拡大図を示している。但し、上述の実施の形態１で説明した部材と同一の部材には同一符号を付して、説明を省略する。

図３に示すように、本実施の形態２では、配線基板１０１の中心側（内側）のワイヤボンドパッド１０４の列と配線基板１０１の外周側（外側）のワイヤボンドパッド１０５の列の間に、帯状配線１０６を２列配置している。

これにより、例えば、内側のワイヤボンドパッド１０４の列に半導体チップ１０７の電源用端子が多く接続され、外側のワイヤボンドパッド１０５の列に半導体チップ１０７の接地用端子が多く接続される場合には、内側のワイヤボンドパッド１０４を内側の帯状配線１０６ａに接続し、外側のワイヤボンドパッド１０５を外側の帯状配線１０６ｂに接続することができる。このように、複数列の帯状配線１０６を配置することによって、上記実施の形態１に比べてさらに多種類の電源やＧＮＤを配線基板表層において効率良くまとめることができる。また、２列の帯状配線を電源とＧＮＤのペアにしておくことで、良好な電気特性が得られる。

（実施の形態３）
以下、本発明の実施の形態３における配線基板およびその配線基板を用いた半導体装置について、図面を参照しながら説明する。

本実施の形態３における配線基板およびその配線基板を用いた半導体装置は、ワイヤボンドパッドの２つの列の間に配置された帯状配線の列の少なくとも一つの列が、上記実施の形態１に比べてさらに多くの帯状配線からなる点に特徴がある。以下、この上記実施の形態１と異なる点を中心に説明する。

図４は本発明の実施の形態３における配線基板を表層（主面）側から見た平面図である。但し、上述の実施の形態１で説明した部材と同一の部材には同一符号を付して、説明を省略する。

図４に示すように、本実施の形態３では、配線基板１０１の中心側（内側）のワイヤボンドパッド１０４の列と配線基板１０１の外周側（外側）のワイヤボンドパッド１０５の列の間に配置された帯状配線１０６が７つの帯状配線からなる。

このように同一列中に多数の帯状配線を配置することによって、上記実施の形態１に比べてさらに多種類の電源やＧＮＤを配線基板表層において効率良くまとめることができる。なお、本実施の形態３では、ワイヤボンドパッドの２つの列の間に帯状配線を一列配置したが、複数列配置してもよい。

（実施の形態４）
以下、本発明の実施の形態４における配線基板およびその配線基板を用いた半導体装置について、図面を参照しながら説明する。

本実施の形態４における配線基板およびその配線基板を用いた半導体装置は、ワイヤボンドパッドの２つの列の間に配置された帯状配線の少なくとも一つの列が、半導体チップ搭載領域を取り囲むリング形状である点が上記実施の形態１と異なる。以下、この上記実施の形態１と異なる点を中心に説明する。

図５は本発明の実施の形態５における配線基板を表層（主面）側から見た平面図である。但し、上述の実施の形態１で説明した部材と同一の部材には同一符号を付して、説明を省略する。

図５に示すように、本実施の形態４では、ワイヤボンドパッド１０４と１０５の列の間に配置された帯状配線１０６の形状が半導体チップ搭載領域１０２を取り囲むリング形状となっている。

これにより、同電位の電源用の端子が半導体チップ１０７の各辺に分散している場合に、リング形状の帯状配線１０６にその同電位の電源用端子を接続することができ、電源やＧＮＤを配線基板表層において効率良くまとめることができる。なお、本実施の形態４では、ワイヤボンドパッドの２つの列の間に帯状配線を一列配置したが、複数列配置してもよい。その場合、全てがリング形状の帯状配線でなくともよい。

（実施の形態５）
以下、本発明の実施の形態５における配線基板およびその配線基板を用いた半導体装置について、図面を参照しながら説明する。

本実施の形態５における配線基板およびその配線基板を用いた半導体装置は、半導体チップ搭載領域とワイヤボンドパッドの内側の列との間に配置された帯状配線のうちの少なくとも一つが、ワイヤボンドパッドの２つの列の間に配置された帯状配線の少なくとも一つと接続している点が上記実施の形態１と異なる。以下、この上記実施の形態１と異なる点を中心に説明する。

図６は本発明の実施の形態５における配線基板を表層（主面）側から見た平面図である。但し、上述の実施の形態１で説明した部材と同一の部材には同一符号を付して、説明を省略する。

図６に示すように、本実施の形態５では、半導体チップ搭載領域１０２と内側のワイヤボンドパッド１０４の列との間に配置された帯状配線１０３のうちの一つが、ワイヤボンドパッド１０４と１０５の列の間に配置された帯状配線１０６のうちの一つと接続して同電位となっている。

これにより、半導体チップの電源用あるいはＧＮＤ用の端子を、ワイヤボンドパッド１０４、１０５の列の間に配置された帯状配線１０６と半導体チップ搭載領域１０２近傍に配置された帯状配線１０３のいずれにも接続でき、電源やＧＮＤを配線基板表層において効率良くまとめることができ、半導体チップの設計仕様により柔軟に対応することができる。

（実施の形態６）
以下、本発明の実施の形態６における配線基板およびその配線基板を用いた半導体装置について、図面を参照しながら説明する。

本実施の形態６における配線基板およびその配線基板を用いた半導体装置は、さらに、配線基板の主面の外周部にも一つまたは複数の帯状配線を配置し、且つワイヤボンドパッドのうちの一部がその帯状配線に接続している点が上記実施の形態１と異なる。以下、この上記実施の形態１と異なる点を中心に説明する。

図７は本発明の実施の形態６における配線基板を表層（主面）側から見た平面図である。但し、上述の実施の形態１で説明した部材と同一の部材には同一符号を付して、説明を省略する。

図７に示すように、本実施の形態６では、配線基板１０１の主面の外周部に複数の帯状配線１１４を配置している。また図示しないが、ワイヤボンドパッド１０４、１０５のうちの一部がその帯状配線１１４に接続している。なお、ワイヤボンドパッド１０４、１０５と帯状配線１１４の接続には、ビアホールや内層の配線層を用いてもよいが、ビアホール数を制限する点から、表層で配線を引き廻して接続するのがよい。

このように帯状配線の列を増やすことによって、上記実施の形態１に比べてさらに多種類の電源やＧＮＤを配線基板表層において効率良くまとめることができる。また、帯状配線１０６の列と帯状配線１１４の列を電源とＧＮＤのペアにしておくことで、良好な電気特性が得られる。

（実施の形態７）
以下、本発明の実施の形態７における配線基板およびその配線基板を用いた半導体装置について、図面を参照しながら説明する。

本実施の形態７における配線基板およびその配線基板を用いた半導体装置は、配線基板の主面の外周部に配置された帯状配線が、半導体チップ搭載領域を取り囲むように複数列に配置されている点が上記実施の形態６と異なる。以下、この上記実施の形態６と異なる点を中心に説明する。

図８は本発明の実施の形態７における配線基板を表層（主面）側から見た平面図である。但し、上述の実施の形態１、６で説明した部材と同一の部材には同一符号を付して、説明を省略する。

図８に示すように、本実施の形態７では、配線基板１０１の主面の外周部に、帯状配線１１４を２列配置している。このように上記実施の形態６よりも多くの帯状配線を配置することによって、上記実施の形態６に比べてさらに多種類の電源やＧＮＤを配線基板表層において効率良くまとめることができる。また、その２列の帯状配線を電源とＧＮＤのペアにしておくことで、良好な電気特性が得られる。

（実施の形態８）
以下、本発明の実施の形態８における配線基板およびその配線基板を用いた半導体装置について、図面を参照しながら説明する。

本実施の形態８における配線基板およびその配線基板を用いた半導体装置は、配線基板の主面の外周部に配置された帯状配線の列の少なくとも一つの列が、上記実施の形態６に比べてさらに多くの帯状配線からなる点に特徴がある。以下、この上記実施の形態６と異なる点を中心に説明する。

図９は本発明の実施の形態８における配線基板を表層（主面）側から見た平面図である。但し、上述の実施の形態１、６で説明した部材と同一の部材には同一符号を付して、説明を省略する。

図９に示すように、本実施の形態８では、配線基板１０１の主面の外周部に配置された帯状配線１１４が５つの帯状配線からなる。このように同一列中に多数の帯状配線を配置することによって、上記実施の形態６に比べてさらに多種類の電源やＧＮＤを配線基板表層において効率良くまとめることができる。なお、本実施の形態８では、配線基板１０１の主面の外周部に帯状配線を一列配置したが、複数列配置してもよい。

（実施の形態９）
以下、本発明の実施の形態９における配線基板およびその配線基板を用いた半導体装置について、図面を参照しながら説明する。

本実施の形態９における配線基板およびその配線基板を用いた半導体装置は、配線基板の主面の外周部に配置された帯状配線の少なくとも一つの列が、半導体チップ搭載領域を取り囲むリング形状である点が上記実施の形態６と異なる。以下、この上記実施の形態６と異なる点を中心に説明する。

図１０は本発明の実施の形態９における配線基板を表層（主面）側から見た平面図である。但し、上述の実施の形態１、６で説明した部材と同一の部材には同一符号を付して、説明を省略する。

図１０に示すように、本実施の形態９では、配線基板１０１の主面の外周部に配置された帯状配線１１４の形状が半導体チップ搭載領域１０２を取り囲むリング形状となっている。

これにより、同電位の電源用の端子が半導体チップ１０７の各辺に分散している場合に、リング形状の帯状配線１１４にその同電位の電源用端子を接続することができ、電源やＧＮＤを配線基板表層において効率良くまとめることができる。なお、本実施の形態９では、配線基板１０１の主面の外周部に帯状配線を一列配置したが、複数列配置してもよい。その場合、全てがリング形状の帯状配線でなくともよい。

（実施の形態１０）
以下、本発明の実施の形態１０における配線基板およびその配線基板を用いた半導体装置について、図面を参照しながら説明する。

本実施の形態１０における配線基板およびその配線基板を用いた半導体装置は、配線基板の主面の外周部に配置された帯状配線の少なくとも一つとワイヤボンドパッドの２つの列の間に配置された帯状配線の少なくとも一つとが接続している点が上記実施の形態６と異なる。以下、この上記実施の形態６と異なる点を中心に説明する。

図１１は本発明の実施の形態１０における配線基板を表層（主面）側から見た平面図である。但し、上述の実施の形態１、６で説明した部材と同一の部材には同一符号を付して、説明を省略する。

図１１に示すように、本実施の形態１０では、配線基板１０１の主面の外周部に配置された帯状配線１１４のうちの一つが、ワイヤボンドパッド１０４、１０５の列の間に配置された帯状配線１０６のうちの一つと接続して同電位となっている。

これにより、半導体チップの電源用あるいはＧＮＤ用の端子を、外周部に配置された帯状配線１１４とワイヤボンドパッド１０４、１０５の列の間に配置された帯状配線１０６のいずれにも接続でき、電源やＧＮＤを配線基板表層において効率良くまとめることができ、半導体チップの設計仕様により柔軟に対応することができる。

（実施の形態１１）
以下、本発明の実施の形態１１における配線基板およびその配線基板を用いた半導体装置について、図面を参照しながら説明する。

本実施の形態１１における配線基板およびその配線基板を用いた半導体装置は、半導体チップ搭載領域とワイヤボンドパッドの内側の列との間に配置された帯状配線のうちの少なくとも一つが、配線基板の主面の外周部に配置された帯状配線のうちの少なくとも一つと接続している点が上記実施の形態６と異なる。以下、この上記実施の形態６と異なる点を中心に説明する。

図１２は本発明の実施の形態１１における配線基板を表層（主面）側から見た平面図である。但し、上述の実施の形態１、６で説明した部材と同一の部材には同一符号を付して、説明を省略する。

図１２に示すように、本実施の形態１１では、半導体チップ搭載領域１０２と内側のワイヤボンドパッド１０４の列との間に配置された帯状配線１０３のうちの一つが、配線基板１０１の主面の外周部に配置された帯状配線１１４のうちの一つと接続して同電位となっている。

これにより、半導体チップの電源用あるいはＧＮＤ用の端子を、外周部に配置された帯状配線１１４と半導体チップ搭載領域１０２近傍に配置された帯状配線１０３のいずれにも接続でき、電源やＧＮＤを配線基板表層において効率良くまとめることができ、半導体チップの設計仕様により柔軟に対応することができる。

以上のように、上記実施の形態１〜１１によれば、多機能化により半導体チップで使用する電源やＧＮＤの種類が増えても、配線基板の表層において電源やＧＮＤをまとめて、ビアホールの数の増加を抑えることができる。よって、配線の引き廻し領域を確保しやすくなり、多ピンの半導体装置や、それに使用される配線基板に有用である。なお、ＢＧＡタイプのパッケージ構造のみでなく、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、多段のＳＩＰなどのパッケージにおいても同等の効果を得ることができる。なお、上記の実施の形態１〜１１の構成を適宜組み合わせてもよい。

本発明にかかる配線基板およびそれを用いた半導体装置は半導体素子で使用する電源の種類が増えてもビアホールの増加を抑制でき、多ピンのＢＧＡパッケージや、ＣＳＰパッケージ、ＬＧＡパッケージ、多段のＳＩＰパッケージなどに有用である。

本発明の実施の形態１における配線基板を示す図 本発明の実施の形態１における半導体装置を示す図 本発明の実施の形態２における配線基板を示す図 本発明の実施の形態３における配線基板を示す図 本発明の実施の形態４における配線基板を示す図 本発明の実施の形態５における配線基板を示す図 本発明の実施の形態６における配線基板を示す図 本発明の実施の形態７における配線基板を示す図 本発明の実施の形態８における配線基板を示す図 本発明の実施の形態９における配線基板を示す図 本発明の実施の形態１０における配線基板を示す図 本発明の実施の形態１１における配線基板を示す図 従来の配線基板を示す図 従来の配線基板を用いた半導体装置を示す図

符号の説明

１０１、２０１ 配線基板
１０２、２０２ 半導体チップ搭載領域
１０３、１０６、１０６ａ、１０６ｂ、１１４、２０３ 帯状配線
１０４、２０４ 内側のワイヤボンドパッド
１０５、２０５ 外側のワイヤボンドパッド
１０７、２０６ 半導体チップ
１０８、２０７ 半導体チップの内側の端子
１０９、２０８ 半導体チップの外側の端子
１１０、２０９ ボンディングワイヤ
１１１、２１０ 端子電極
１１２、２１１ ボール電極
１１３、２１２ 封止樹脂
２１３ 配線を引き廻す領域

Claims (12)

1. 半導体素子が搭載される主面に、半導体素子の端子にボンディングワイヤを介して接続する複数のワイヤボンドパッドと、半導体素子の電源用あるいは接地用の一つ又は複数の帯状配線と、が設けられ、他主面には他の回路基板の表面に実装するための複数の端子電極が設けられた配線基板であって、
   前記ワイヤボンドパッドは、半導体素子が搭載される搭載領域を取り囲むように２列に配置され、前記ワイヤボンドパッドのうちの一部が、前記ワイヤボンドパッドの２つの列の間に配置された前記帯状配線に接続している
   ことを特徴とする配線基板。
2. 請求項１記載の配線基板であって、前記ワイヤボンドパッドの２つの列の間に配置された前記帯状配線は、前記搭載領域を取り囲むように一列または複数列に配置されていることを特徴とする配線基板。
3. 請求項１もしくは２のいずれかに記載の配線基板であって、前記ワイヤボンドパッドの２つの列の間に配置された前記帯状配線の少なくとも一つは、前記搭載領域を取り囲むリング形状であることを特徴とする配線基板。
4. 請求項１ないし３のいずれかに記載の配線基板であって、前記ワイヤボンドパッドの２つの列の間に配置された前記帯状配線の列の少なくとも一つは複数の前記帯状配線からなることを特徴とする配線基板。
5. 請求項１ないし４のいずれかに記載の配線基板であって、さらに、前記搭載領域と前記ワイヤボンドパッドの内側の列との間にも前記搭載領域を取り囲むように一つ又は複数の前記帯状配線が配置されており、そのうちの少なくとも一つは前記ワイヤボンドパッドの２つの列の間に配置された前記帯状配線の少なくとも一つと接続していることを特徴とする配線基板。
6. 請求項１ないし４のいずれかに記載の配線基板であって、さらに、前記主面の外周部にも一つまたは複数の前記帯状配線が配置されており、前記ワイヤボンドパッドのうちの一部が前記外周部に配置された前記帯状配線に接続していることを特徴とする配線基板。
7. 請求項６記載の配線基板であって、前記外周部に配置された前記帯状配線は、前記搭載領域を囲むように一列または複数列に配置されていることを特徴とする配線基板。
8. 請求項６もしくは７のいずれかに記載の配線基板であって、前記外周部に配置された前記帯状配線の少なくとも一つは、前記搭載領域を取り囲むリング形状であることを特徴とする配線基板。
9. 請求項６ないし８のいずれかに記載の配線基板であって、前記外周部に配置された前記帯状配線の列の少なくとも一つは複数の前記帯状配線からなることを特徴とする配線基板。
10. 請求項６ないし９のいずれかに記載の配線基板であって、前記ワイヤボンドパッドの２つの列の間に配置された前記帯状配線の少なくとも一つと前記外周部に配置された前記帯状配線の少なくとも一つとが接続していることを特徴とする配線基板。
11. 請求項６ないし９のいずれかに記載の配線基板であって、さらに、前記搭載領域と前記ワイヤボンドパッドの内側の列との間に前記搭載領域を取り囲むように一つ又は複数の前記帯状配線が配置されており、そのうちの少なくとも一つは前記外周部に配置された前記帯状配線の少なくとも一つと接続していることを特徴とする配線基板。
12. 請求項１ないし１１のいずれかに記載の配線基板と、前記配線基板の主面側の所定の領域に搭載された半導体素子と、前記半導体素子と前記配線基板とを接続するボンディングワイヤと、前記半導体素子および前記ボンディングワイヤを封止する樹脂と、を備えることを特徴とする半導体装置。
    
    

Images