CN102005428A - Tcp型半导体器件 - Google Patents

Abstract

本发明提供了一种TCP型半导体器件，该TCP型半导体器件连接到彼此平行并且均具有线性形状的多个基板侧电极，具有：基膜；半导体芯片，该半导体芯片安装在基膜上；以及多条引线，所述多条引线形成在基膜上，并分别电连接在半导体芯片和多个基板侧电极之间。多条引线中的每个具有外部端子部，该外部端子部在第一方向上延伸并且被构造成与多个基板侧电极中对应的基板侧电极接触。外部端子部的一部分是形成得比外部端子部的其它部分宽的宽部。对于多条引线中的相邻引线，宽部在所述第一方向上的位置不同。

Description

TCP型半导体器件

技术领域

本发明涉及半导体器件及其测试方法。具体来讲，本发明涉及TCP(载带封装)型半导体器件及其测试方法。

背景技术

公知的是用于测试半导体器件的探针卡。探针卡具有大量与测试目标的测试端子接触的探针。通过使探针的各末端连接到对应的测试端子，通过探针卡将测试信号从测试器提供到测试目标并且从测试目标获取输出信号，来执行测试。此时，需要将每个探针正确地以一一对应的关系接触对应的测试端子，以不会造成短路失效等。

同时，由于近来半导体器件的小型化和其端子数量的增多，相邻的测试端子之间的节距越来越窄。因此，探针卡还需要随着测试节距的变窄而变化。例如，会认为，探针卡的相邻探针的末端之间的节距随着测试端子节距变窄而变窄。然而，因为必须保证相邻探针之间的电隔离，所以探针末端之间的节距变窄受到限制。因此，建议将探针末端的位置分布于多行。由于这样的构造，因此能够在确保探针之间的电隔离的同时将探针末端之间的实际节距变窄，这使得能够跟随测试端子节距的变窄。例如，在日本专利公布JP-H08-94668A、日本专利公布JP-H08-222299A和日本实用新型公布JP-H04-5643A中公开了具有这种探针图案的探针卡。

此外，公知的是TCP(载带封装)型半导体器件。在TCP的情况下，半导体芯片安装在诸如TAB(载带自动键合)型载带的基膜上。TCP型半导体器件还包括所谓的COF(膜上芯片)。

图1是示意性示出日本专利公布JP-2004-356339中公开的TCP型半导体器件的平面图。在图1中，半导体芯片120安装在基膜(载带)110上。此外，在基膜110上形成多条引线130和多个接触焊盘140。多条引线130分别电连接在半导体芯片120和多个接触焊盘140之间。

更具体来讲，如图1所示，阻焊剂SR被形成为部分地覆盖每条引线130。阻焊剂SR是涂覆在引线130上的树脂，不仅起到了电隔离引线130的作用，还起到了释放由于外力导致的引线130上的诸如腐蚀的化学应力和物理应力的作用。在没有形成阻焊剂SR的区域中的引线130用作可电连接到外部的端子，该区域是端子区域。在没有形成阻焊剂SR的中心端子区域中安装半导体芯片120，并且然后对其进行树脂密封。另一方面，没有形成阻焊剂SR的外侧端子区是外部端子区域，并且其电连接到接触焊盘140。

接触焊盘140是在测试半导体器件时使用的测试端子，并且被放置在基膜110上的预定区域(焊盘放置区域PR)内。也就是说，在测试半导体器件时，探针卡的探针与焊盘放置区域RP内的接触焊盘140接触。然后，测试信号被提供到半导体芯片120，并且通过接触焊盘140和引线130从半导体芯片120获取输出信号。应该注意的是，这里所使用的探针卡也具有探针图案，在该探针图案中，探针末端的位置分布于多个行。对应于探针图案，接触焊盘140也分布于多个行，如图1所示。

在图1中，基膜110的宽度方向和延伸方向分别是x方向和y方向。图1所示的结构沿着y方向重复地形成。在测试后将半导体芯片120逐一分开时，沿着图1中的虚线所示的切割线CL切割基膜110和多条引线130。此时，焊盘放置区域RP中的接触焊盘140保留在基膜110上。

作为另一个相关技术，在日本专利公布JP-2008-300297A中公开了一种显示面板。该显示面板具有面板基板(前表面基板)和柔性印刷电路(FPC)。多个第一电极端子布置在面板基板的一端。柔性印刷电路具有分别连接到多个第一电极端子的多个第二电极端子。这里，多个第一电极端子通过交替地移位以Z字形方式布置。此外，多个第二电极端子也通过交替地移位以Z字形方式布置。第一电极端子和第二电极端子都形成得宽；然而，对于第一电极端子和第二电极端子，宽度方向的尺寸不同。

本申请的发明人已经认识到以下问题。近年来，半导体芯片的端子数量逐渐增多，因此在测试时提供到半导体芯片的测试信号和从半导体芯片获取的输出信号的数量也逐渐增多。这就意味着图1所示的TCP型半导体器件的接触焊盘140的数量增多。接触焊盘140的数量增多导致焊盘放置区域RP的扩大，由此导致基膜110的宽度和长度增加。结果，TCP型半导体器件的制造成本增加。因此，需要可以降低TCP型半导体器件的制造成本的技术。

发明内容

在本发明的一个实施例中，提供了一种TCP型半导体器件，该TCP型半导体器件连接到彼此平行并且均具有线性形状的多个基板侧电极。该TCP型半导体器件具有：基膜；半导体芯片，所述半导体芯片安装在基膜上；以及多条引线，所述多条引线形成在基膜上，并分别电连接在半导体芯片和多个基板侧电极之间。多条引线中的每个具有外部端子部，该外部端子部在第一方向上延伸并且被构造成与多个基板侧电极中对应的基板侧电极接触。外部端子部的一部分是形成得比外部端子部的其它部分更宽的宽部。在多条引线中的相邻引线之间，所述第一方向上的宽部的位置不同。

在本发明的另一个实施例中，提供了一种TCP型半导体器件。该TCP型半导体器件具有：基膜，所述基膜具有均由切割线环绕的多个器件区域，其中沿着所述切割线切割所述基膜；以及多个半导体器件，所述多个半导体器件被分别放置在所述多个器件区域内。所述多个半导体器件中的每个连接到多个基板侧电极，所述多个基板侧电极彼此平行并均具有线性形状。每个半导体器件具有：半导体芯片，所述半导体芯片安装在所述基膜上；以及多条引线，所述多条引线形成在所述基膜上并且分别电连接在所述半导体芯片和所述多个基板侧电极之间。所述多条引线中的每条引线具有外部端子部，所述外部端子部在第一方向上延伸并且被构造成与所述多个基板侧电极中对应的基板侧电极接触。外部端子部的一部分是形成得比所述外部端子部的其它部分更宽的宽部。在所述多条引线中的相邻引线之间，所述第一方向上的所述宽部的位置是不同的。

根据本发明，能够降低TCP型半导体器件的制造成本。

附图说明

从下面结合附图的对某些优选实施例的说明中，本发明的以上和其他目的、优点和特征将更清楚，在附图中：

图1是示意性示出常规的TCP型半导体器件的平面图；

图2是示意性示出根据本发明的实施例的TCP型半导体器件的平面图；

图3是示出根据本实施例的作为一个单元的TCP型半导体器件的平面图；

图4是根据本实施例的外部端子部的构造示例的平面图；

图5是示出根据本实施例的探针和外部端子部之间的连接的平面图；

图6是示出根据本实施例的基板侧电极和外部端子部之间的连接的平面图；

图7是示出根据本实施例的外部端子部的修改示例的平面图；以及

图8是示出根据本实施例的外部端子部的另一修改示例的平面图。

具体实施方式

现在，在本文中将参照示例性实施例描述本发明。本领域的技术人员将认识到，使用本发明的教导可以实现许多替代实施例并且本发明不限于为了说明目的而示出的实施例。

1.构造

图2示意性示出了根据本实施例的TCP型半导体器件的构造。在TCP型半导体器件中，使用了诸如TAB载带的基膜(载带)10。如图2所示，基膜10的宽度方向和延伸方向分别是x方向和y方向。X方向和y方向是彼此垂直的平面方向。

在基膜10上安装多个半导体芯片20。更具体来讲，基膜10具有沿着y方向串行布置的多个器件区域RD。每个器件区域RD是基膜10上由切割线CL环绕的区域。多个半导体芯片20分别布置在多个器件区域RD内。单个半导体器件1对应于包括半导体芯片20的单个器件区域RD内的整体。也就是说，半导体器件1在基体10上沿着y方向重复布置。当将半导体器件1逐一分开时，沿着切割线CL切割基膜10。应该注意的是，在本实施例中，如图1所示的焊盘放置区域RP没有设置在基膜10上。如图2所示，只有器件区域RD重复出现。

图3示出作为一个单元的TCP型半导体器件。如图3所示，一个半导体器件1具有安装在基膜10上的半导体芯片20和形成在基膜10上的多条引线30。多条引线30电连接到半导体芯片20。更具体来讲，每条引线30具有：第一末端部31；以及第二末端部32，该第二末端部32位于第一末端部31的相对侧。第一末端部31直接连接到半导体芯片20，而另一侧的第二末端部32开放。

此外，阻焊剂SR被形成为部分覆盖每条引线30。阻焊剂SR是涂覆在引线30上的树脂，并且不仅起到电隔离引线30的作用而且释放由于外力导致的引线30上的诸如腐蚀的化学应力和物理应力。没有形成阻焊剂SR的区域中的引线30用作可电连接到外部的端子。在没有形成阻焊剂SR的中心区域上安装半导体芯片20，然后对其进行树脂密封。由此被阻焊剂SR和半导体芯片20覆盖的区域在下文中被称作“被覆盖的区域RC”。被覆盖的区域RC内的引线30基本上被阻焊剂SR和用于在安装半导体芯片20之后进行密封的树脂覆盖，并且没有被暴露。

另一方面，在被覆盖的区域RC之外的区域中暴露引线30。引线30的被暴露的部分是用于与其它器件连接的外部端子部(外部连接端子)40。例如，在半导体芯片20是用于驱动液晶显示面板的IC的情况下，外部端子部40连接到液晶显示面板的电极。结果，液晶显示面板和用于驱动液晶显示面板的半导体芯片20彼此电连接。应该注意的是，这种连接工艺通常被称作OLB(外部引线键合)。

形成引线30的外部端子部40的区域在下文中被称作“外部端子区域(OLB区域)RE”。如图3所示，在外部端子区域RE中，各引线30的外部端子部40在y方向上延伸并且彼此平行。每个外部端子部40的边缘部是上述第二末端部32。应该注意的是，在外部端子区域RE的两个相对侧当中，在半导体芯片20侧上的那侧对应于被覆盖的区域RC的一侧，并且相对侧对应于切割线CL的一侧。也就是说，外部端子区域RE没有从切割线CL向外突出。

在本实施例中，在基膜10上，没有提供如图1所示的焊盘放置区域RP。也就是说，没有设置如图1所示测试专用的接触焊盘140，并且因此从基膜10中去除焊盘放置区域RP。如图3所示，每条引线30的第二末端部32用作引线30的端子并且没有连接到测试专用的接触焊盘。所有的引线30形成在切割线CL的内部，并且没有从切割线CL向外突出。

根据本实施例，在测试半导体器件1时，没有使用特殊的接触焊盘来接触探针。替代地，外部端子区域RE内的外部端子部40的一部分用于接触探针。用于接触探针的该部在下文中被称作“测试焊盘部41”。也就是说，每条引线30的外部端子部不仅用于连接其它器件，而且还设置有测试焊盘部41，在测试半导体器件1时，该测试焊盘部41与探针接触。

图4示出根据本实施例的外部端子部40的构造示例。在外部端子区域RE中，外部端子部40彼此平行并且在y方向上延伸。这里，宽度方向被定义为与延伸方向正交的x方向。在这种情况下，如图4所示，测试焊盘部41被形成为比外部端子部的其它部分宽。也就是说，测试焊盘部41(宽部)的宽度W1大于正常部42的宽度W2(W1＞W2)。这样就比较容易使探针的顶端(针尖)在测试时接触测试焊盘部41。

此外，对于相邻的引线30，y方向上的测试焊盘部41的位置不同。也就是说，相邻引线30的测试焊盘部41的各自位置在y方向上彼此远离。例如，在图4中，引线30-11的测试焊盘部41的y方向位置不同于相邻引线30-21的测试焊盘部41的y方向位置。同样地，例如，引线30-21的测试焊盘部41的y方向位置不同于相邻引线30-12的测试焊盘部41的y方向位置。对于其它引线30，亦是如此。

以此方式，根据本实施例，宽测试焊盘部41没有被布置为彼此非常靠近。作为这种布置的结果，相邻引线30可以被布置得彼此更加靠近，而不会造成与相邻引线30的各自测试焊盘部41连接的探针之间的短路。也就是说，可以将相邻引线30之间的节距设计得更小。具体来讲，优选地，相邻引线30的各自测试焊盘部41被形成为在y方向上彼此重叠，如图4所示。在这种情况下，以非常有效的方式布置测试焊盘部41，可以使相邻引线30之间的节距更小，并且布置引线30所需的基膜10的面积减小。在近年来半导体器件小型化和端子数量增多方面这是优选的。

另外，优选地，将多条引线30的各自测试焊盘部41分布于外部端子区域RE中的多行。在图4中，例如，将测试焊盘部41分成两行并且以Z字形方式布置。更具体来讲，多条引线30被分组成两组G1和G2。第一组G1包括引线30-1i，第二组G2包括引线30-2i(i＝1、2、3...)。第一组G1的引线30-1i的各自测试焊盘部41在x方向上对齐并且布置在同一行。另外，第二组G2的引线30-2i的各自测试焊盘部41在x方向上对齐并且布置在不同于第一组G1的行中。第一组G1的引线30-1i和第二组G2的引线30-2i交替布置。以此方式，测试焊盘部41按规则的方式布置。这就更容易在测试时使各个探针与对应的测试焊盘部41一对一地接触。

此外，每个外部端子部40可以具有比其它部分窄的窄部43，如图4所示。窄部43的宽度W3小于正常部42的宽度W2(W3＜W2)。在图4所示的示例中，窄部43等价于通过在正常部42的两侧形成“切口”得到的结构。窄部43被设置为面对相邻引线30的宽测试焊盘部41。也就是说，某条引线30的测试焊盘部41和相邻引线30的窄部43彼此面对。通过按此方式设置窄部43，确保了宽测试焊盘部41周围的空间。结果，在测试时，防止一个探针的针尖同时接触两条相邻引线30。换言之，在测试时，防止引线30之间出现短路故障。

另外，优选地，所有的引线30在外部端子区域RE中具有相同的长度，如图3和图4所示。换言之，优选地，对于所有相邻引线30，外部端子部40的长度是相同的。各个外部端子部40延伸到切割线CL内部的同一y方向位置，并且各个第二末端部32(边缘部)的位置在x方向上对齐。在所有引线30的边缘部按此方式对齐的情况下，制造工艺变得更容易，这是优选的。

2.测试和实施

2-1.测试

根据本实施例，在测试半导体器件1时，没有使用特殊的接触焊盘来接触探针。替代地，将外部端子部40的一部分形成得宽，该宽部用作与探针接触的测试焊盘部41。因此，没有设置如图1所示专用于测试的接触焊盘140，并且从基膜10上去除了焊盘放置区域RP。结果，与图1中的情况相比，一个半导体芯片20所需的基膜10上的面积能够大大减小。因此，能够降低材料成本并且能够改进将半导体芯片20放置在基膜10上的效率。由此，能够降低半导体器件1的制造成本。

图5示出在测试半导体器件1时外部端子部40和探针50之间的连接。如图5所示，在测试时，探针50与作为外部端子部40的一部分的测试焊盘部41接触。测试焊盘部41被形成为宽，这样就更容易使探针50的顶端(针尖)与测试焊盘部41接触。

此外，对于相邻引线30，测试焊盘部41在y方向上的位置不同。因此，防止了与相邻引线30的各自测试焊盘部41连接的探针50短路。另外，窄部43被设置为面对测试焊盘部41，因此确保了宽测试焊盘部41周围的空间。因此，防止一个探针50与两条相邻引线30同时接触，即使探针位置只是略微移位。相反，可允许的探针50的移位量变得更大。

2-2.切割

在将TCP型半导体器件1逐一分开时，沿着切割线CL切割基膜10(参见图2和图3)。此时，根据本实施例，能够抑制由金属毛刺造成的短路故障。

作为对比例，我们考虑到图1所示的情况。在对比例中，半导体芯片120通过引线130连接到测试接触焊盘140。因此，在将半导体器件逐一分开时，必须沿着切割线CL切割引线130。此时产生的金属毛刺会在以后导致短路故障。根据本实施例，另一方面，没有设置测试接触焊盘140。如图3所示，只在由切割线CL环绕的器件区域RD内形成引线30。因此，在将半导体器件1逐一分开时，不进行引线30的切割。结果，能够抑制由金属毛刺造成的短路故障。另外，用于逐一分开半导体器件1的夹具(jig)不需要切割金属引线30，因此延长了夹具寿命。

2-3.实施

根据本实施例的半导体芯片20是用于驱动诸如液晶显示面板和等离子体显示面板的显示面板。半导体芯片20通过引线30电连接到显示面板的电极。更具体来讲，显示面板具有：基板上按矩阵形式形成的多个像素；和形成在基板上用于驱动像素的多个电极(数据线等)。根据本实施例，各个电极电连接到TCP型半导体器件1(封装)的多条引线30。按此方式连接到引线30的电极在下文中被称作“基板侧电极60”。

图6示出多条引线30和多个基板侧电极60之间的连接。基板侧电极60被画有阴影。通常，多个基板侧电极60彼此平行，并且每个基板侧电极60是具有线性形状的直电极，如图6所示。换言之，每个基板侧电极60都不具有形成得比其它部分宽的宽部。多个基板侧电极60的末端部分别与多条引线30的外部端子部40接触。也就是说，在y方向上延伸的外部端子部40与对应的一个线性形状的基板侧电极60接触。

如图6所示，与外部端子部40接触的基板侧电极60应该与相邻的外部端子部40的宽测试焊盘部41分离。从这点上说，希望一个基板侧电极60的宽度WA等于或小于外部端子部40的正常部42的宽度W2。换句话说，优选地，将正常部42的宽度W2设计成等于或大于基板侧电极60的宽度WA。对于外部端子部40和基板侧电极60之间的接触区域，优选地，宽度WA和宽度W2是相同的。

对于外部端子部40和基板侧电极60之间的接触区域，还优选地，对于所有引线30，外部端子部40的长度是相同的(参见图3和图4)。如图3和图4所示，所有引线30的第二末端部32(边缘部)的位置一致并在x方向上对齐。例如，在图4中，第二组G2的引线30-2i从不结束于测试焊盘部41。在这种情况下，外部端子部40和基板侧电极60之间的接触区域变得均匀，这是优选的。

根据以上提及的日本专利公布JP-2008-300297A中描述的技术，显示面板具有面板基板(前表面基板)和柔性印刷电路(FPC)。多个第一电极端子布置在面板基板的一端。柔性印刷电路具有分别与多个第一电极端子连接的多个第二电极端子。这里，多个第一电极端子通过交替移位按Z字形方式布置。此外，多个第二电极端子通过交替移位按Z字形方式布置。第一电极端子和第二电极端子都形成得宽；然而，对于第一电极端子和第二电极端子，宽度方向上的尺寸不同。以此方式，面板基板上的第一电极端子要求特殊形状。

另一方面，根据本实施例，不需要采用特殊形状作为显示面板的基板侧电极60的形状。基板侧电极60的形状只需要是常规的形状(线性形状)，并且不需要根据封装侧的外部端子部40的形状而形成特殊的形状。也就是说，根据本实施例的TCP型半导体器件1(IC封装)支持通用的显示面板，因此不需要改变显示面板的设计。由于在显示装置的领域中，在一些情况下显示面板和IC封装的制造商是不同的，因此本发明是特别有用的。

3.修改示例

在以上图4所示的示例中，测试焊盘部41分布于两行。行数可以是三或更多。在图7中，例如，测试焊盘部41分布于三行。在这种情况下，多条引线30被分组成三组G1至G3。第一组G1包括引线30-1i，第二组G2包括引线30-2i，并且第三组G3包括引线30-3i(i＝1、2...)。在图7的情况下，仅在窄部43的一侧上形成“切口”以面对测试焊盘部41是足够的。结果，窄部43的宽度W3大于图4所示的情况。

测试焊盘部41的平面形状不限于图4所示的矩形。测试焊盘部41只需要形成得比外部端子部40的其它部分宽。例如，测试焊盘部41的平面形状可以是具有圆拐角的矩形。测试焊盘部41的平面形状可以是椭圆或泪滴形状。此外，如图8所示，测试焊盘部41和窄部43可以被形成为具有“波纹形”。在任一情况下，可以得到如上所述的相同的效果。

清楚的是，本发明不限于以上实施例，并且在不脱离本发明的范围和精神的情况下，可以对本发明进行更改和修改。

Claims (9)

1.一种TCP型半导体器件，所述TCP型半导体器件连接到彼此平行并且每个均具有线性形状的多个基板侧电极，所述TCP型半导体器件包括：

基膜；

半导体芯片，所述半导体芯片安装在所述基膜上；以及

多条引线，所述多条引线形成在所述基膜上，并分别电连接在所述半导体芯片和所述多个基板侧电极之间，

其中所述多条引线中的每个具有外部端子部，所述外部端子部在第一方向上延伸并且被构造成与所述多个基板侧电极中对应的基板侧电极接触，

所述外部端子部的一部分是形成得比所述外部端子部的其它部更宽的宽部，并且

在所述多条引线中的相邻引线之间，所述宽部在所述第一方向上的位置不同。

2.根据权利要求1所述的TCP型半导体器件，

其中在所述多条引线之间，所述外部端子部的长度相同。

3.根据权利要求1所述的TCP型半导体器件，

其中与所述基膜平行并且与所述第一方向垂直的平面方向是第二方向，并且

所述多条引线的所述外部端子部的各边缘位置在所述第二方向上对齐。

4.根据权利要求1所述的TCP型半导体器件，

其中所述相邻引线是第一引线和第二引线，并且

所述第一引线的所述宽部和所述第二引线的所述宽部在所述第一方向上彼此部分重叠。

5.根据权利要求1所述的TCP型半导体器件，

其中所述相邻引线是第一引线和第二引线，

其中所述外部端子部包括：

所述宽部；

正常部，所述正常部的宽度小于所述宽部的宽度；以及

窄部，所述窄部的宽度小于所述正常部的宽度，

其中所述第一引线的所述宽部和所述第二引线的所述窄部彼此面对。

6.根据权利要求5所述的TCP型半导体器件，

其中所述正常部的所述宽度等于或大于每个所述基板侧电极的宽度。

7.根据权利要求1所述的TCP型半导体器件，

其中与所述基膜平行并且与所述第一方向垂直的平面方向是第二方向，

其中所述多条引线被分组成至少两个组，并且

其中在所述至少两个组的每个组中，所述宽部在所述第二方向上对齐。

8.根据权利要求1所述的TCP型半导体器件，

其中所述宽部是在测试时与探针接触的测试焊盘部。

9.一种TCP型半导体器件，包括：

基膜，所述基膜具有多个器件区域，所述多个器件区域的每个均由切割线环绕，其中沿着所述切割线切割所述基膜；以及

多个半导体器件，所述多个半导体器件被分别放置在所述多个器件区域内，

其中所述多个半导体器件中的每个连接到多个基板侧电极，所述多个基板侧电极彼此平行并且每个均具有线性形状，

其中每个所述半导体器件包括：

半导体芯片，所述半导体芯片安装在所述基膜上；以及

多条引线，所述多条引线形成在所述基膜上并且分别电连接在所述半导体芯片和所述多个基板侧电极之间，

其中所述多条引线中的每条引线具有外部端子部，所述外部端子部在第一方向上延伸并且被构造成与所述多个基板侧电极中对应的基板侧电极接触，

所述外部端子部的一部分是形成得比所述外部端子部的其它部分宽的宽部，并且

在所述多条引线中的相邻引线之间，所述宽部在所述第一方向上的位置不同。

Images