JP3143007B2 - 導体の接続方法およびその構造 - Google Patents

導体の接続方法およびその構造

Info

Publication number
JP3143007B2
JP3143007B2 JP06001696A JP169694A JP3143007B2 JP 3143007 B2 JP3143007 B2 JP 3143007B2 JP 06001696 A JP06001696 A JP 06001696A JP 169694 A JP169694 A JP 169694A JP 3143007 B2 JP3143007 B2 JP 3143007B2
Authority
JP
Japan
Prior art keywords
conductor
connection structure
polymer
conductive material
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06001696A
Other languages
English (en)
Other versions
JPH0774210A (ja
Inventor
正昭 奥中
希絵 植田
宗久 岸本
省三 中村
昭男 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP06001696A priority Critical patent/JP3143007B2/ja
Publication of JPH0774210A publication Critical patent/JPH0774210A/ja
Application granted granted Critical
Publication of JP3143007B2 publication Critical patent/JP3143007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、導体の接続方法及びそ
の構造に関する。
【０００２】
【従来の技術】プリント基板、セラミック基板、ガラス
基板等の回路基板上へ、液晶表示素子、ＬＳＩ等の電子
部品を実装する際には、電気的に接続するとともに、機
械的にも接続あるいは固定する必要がある。現在このよ
うな実装においては、以下のような技術が用いられてい
る。
【０００３】［１］ 接着剤３により、回路基板１にＬ
ＳＩチップ２をフェ−スアップで固定する。そして、Ｌ
ＳＩチップ２の接続端子２１と回路基板１の接続端子１
２とを金ワイヤ４で接続する方法（図１１参照）。
【０００４】［２］ＬＳＩチップ２の接続端子２２の上
に金バンプ２３を形成する。そして、該金バンプ２３を
回路基板１の接続端子１２に圧着する。また、これと同
時に、これらを樹脂５で固定する方法（図１２参照）。
【０００５】［３］ 回路基板１のＬＳＩチップ搭載部
に接着剤６を塗布する。一方、ＬＳＩチップ２の接続端
子２２には、導電粒子７を含む樹脂をパタ−ン印刷し、
これらを位置あわせした後、熱圧着・硬化する方法（図
１３参照）。
【０００６】［４］ 導電粒子３１を熱可塑性または熱
硬化性ポリマ３２に分散させて形成したフィルム（いわ
ゆる、異方性導電性シ−ト）３を接続対象となる端子間
に挾んで、位置あわせした後、熱圧着する方法（図１４
参照）。
【０００７】このような技術については、例えば、特開
昭６１−７８０６９号に記載されている。
【０００８】
【発明が解決しようとする課題】上記した従来の接続方
式にはそれぞれ以下のような欠点があった。
【０００９】上記［１］の方法には、回路基板１の接続
端子１２に金のメタライズが必要で高価であった。ま
た、実装面積が大きいという欠点がある。
【００１０】上記［２］の方法は、回路基板１の接続端
子１２に金のメタライズが必要であるとともに、ＬＳＩ
チップ２にも金バンプ２３を形成する必要があるため、
極めて高価になるという欠点がある。接続端子１２、金
バンプ２３の高さのバラツキや基板１１の反りなどによ
って、電気的接続がなされない部分も生じていた（図１
５、図１６参照） 上記［３］および［４］の方法についても、電気的な接
続が導電粒子７，３１と接続端子１２，２２との単なる
接触のみにより確保されるものであるため接続の信頼性
が低いという欠点がある。例えば、接続端子１２の高さ
のバラツキや基板１１の反りなどによって、電気的接続
がなされない部分も生じていた（図１７、図１８参
照）。また、配線の微細化が更に進むと、隣接する配線
との短絡を防止することが極めて困難になるという欠点
がある。その理由としては、以下のような点が挙げられ
る（図１９参照）。
【００１１】 導電粒子３１の分散性が完全でなく、
導電粒子３１どうしが接触している部分３３がある。従
って、この接触している導電粒子群が隣接する配線間に
跨った場合には短絡が発生すること。
【００１２】 接続端子１２，２２が、導電粒子３１
の存在しない領域３４に位置した場合には、電気的接続
は達成されないこと。
【００１３】 回路基板１とＬＳＩチップ２との接続
の際には、位置ずれが必ずあり、配線が微細になるとこ
の位置ずれが短絡発生に及ぼす影響が加速度的に大きく
なること。
【００１４】 配線が微細になるにつれて、接続端子
１２，１３，２２と接触する導電粒子７，３１の数が少
なくなる。そのため、一つの接続端子あたりの接続抵抗
が大きくなるとともに接続の信頼性が低下すること。
【００１５】近年あらゆる電子回路等は微細化の一途を
たどっており、上述した問題はますます大きくなりつつ
ある。従って、より狭ピッチで端子の接続を可能とする
技術が広く要望されていた。
【００１６】本発明は、このような問題点を解決し、端
子間の間隔が狭い場合でも信頼性が高く、しかも、低コ
ストな、端子接続方法を提供することを目的とする。
【００１７】本発明は、低コストで高信頼性のＬＳＩチ
ップ、液晶表示板などの電子部品の回路基板への実装方
法を提供することを目的とする。
【００１８】
【課題を解決するための手段】上記した課題を解決する
ための本発明の方法を説明する。ここではＬＳＩチップ
を実装する場合について述べるが、本発明はこれに限定
されるものではない。 ［１］ 図１に示すように、回路基板１に導電性高分子
を主成分とする膜８１を形成する。ついで、回路基板１
の表側面からフォトマスク９を介して接続端子１２以外
の部分に光を照射する（図１（ａ）参照）。これによ
り、接続端子１２に対応した部分のみを導電体部分８１
０として残し、他の部分の導電性高分子のみを選択的に
高抵抗化する（図中、”高抵抗化部分８２０”として示
す）。そして、その後、導電性部分８１０と、ＬＳＩチ
ップ２の接続端子２２と、の位置を合わせて熱圧着すれ
ば、回路基板１とＬＳＩチップ２との接続が達成される
（図１（ｃ）参照）。この場合、各端子１２間の絶縁は
高抵抗化部分８２０により保たれる。
【００１９】［２］ 図２に示したように、まず、導電
性高分子前駆体の膜９１を回路基板１に形成する。そし
て、フォトマスク９を使用し、回路基板１の表面側から
接続端子１２に対応した部分のみに光を照射する（図２
（ａ）参照）。これにより、接続端子１２に対応した部
分についてのみ、導電性を高め（以下、この導電性を高
めた部分を”導電化部分９１０”という）、他の部分は
抵抗が高いままで残す（以下、この部分を”高抵抗性部
分９２０”という。図２（ｂ）参照）。その後、導電化
部分９１０と、ＬＳＩチップ２の接続端子２２と、の位
置を合わせて熱圧着すれば、回路基板１とＬＳＩチップ
２との接続が達成される（図２（ｃ）参照）。この場
合、各端子１２間の絶縁は高抵抗性部分９２０により保
たれる。
【００２０】［３］ 図３に示したように、まず、回路
基板１とＬＳＩチップ２とを、導電性高分子を主成分と
する膜８１により接着する。そして、回路基板１のガラ
ス基板１１側から、膜８１に光を照射する。この場合、
接続端子１２がフォトマスクトとして機能する。つま
り、膜８１の接続端子１２のない部分には、光が照射さ
れて、高抵抗化される（高抵抗化部分８２０）。一方、
膜８１の接続端子１２に対応する位置には、光が照射さ
れず、そのまま導電性を維持する（導電性部分８１
０）。これにより、接続端子１２とＬＳＩチップ２の端
子２２とを電気的に接続するとともに、隣接する配線間
の絶縁性を確保することができる。また、回路基板１と
ＬＳＩチップ２とは、高抵抗化部分８２０においても接
着されているため、十分な接合力が得られる。
【００２１】接続端子１２が透明導電膜からなる場合、
あるいは、金属配線を併用していてもその膜厚が薄くフ
ォトマスクとしては十分でない場合には、別途フォトマ
スクを設ければよい（図３（ｃ）参照）。
【００２２】なお、当然ながら、図３に示した方法は、
基板１１がガラスなどのように光を十分透過する材料で
構成される場合にのみ適用可能である。
【００２３】［４］ 図４に示したように、まず、回路
基板１とＬＳＩチップ２とを、導電性高分子前駆体を主
成分とする膜９１により接着する。そして、回路基板１
の基板１１側から、フォトマスクを介して、膜９１の接
続端子１２のある部分にのみ光を照射する。すると、光
が照射された部分は、導電性が高まる（高導電化部分９
１０）。一方、接続端子１２のない部分には、フォトマ
スク９の存在により光が照射されず、そのまま抵抗が高
いままになる（高抵抗性部分９２０）。これにより、接
続端子１２とＬＳＩチップ２の端子２２とを電気的に接
続するとともに、隣接する配線間の絶縁性を確保するこ
とができる。また、回路基板１とＬＳＩチップ２とは、
高抵抗性部分９２０においても接着されているため十分
な接合力が得られる。当然ながら、これは基板１１がガ
ラスのように光を透過するものであり、かつ、接続端子
１２も透明導電膜のように光を透過するものである場合
にのみ適用可能である。
【００２４】［５］ 図５に示したように、まず、導電
性高分子を主成分とする膜８１を回路基板１に形成し、
回路基板１の基板１１を通して光を照射する（図５
（ａ）参照）。この場合、接続端子１２が光を遮断する
ものである場合には、該接続端子１２そのものがフォト
マスクとして機能する。これにより、接続端子１２に対
応した部分のみを導電性部分８１０として残し、他の部
分は高抵抗化部分８２０とする（図５（ｂ）参照）。
【００２５】その後、導電性部分８１０とＬＳＩチップ
２の接続端子２２との位置を合わせて熱圧着すれば、回
路基板１とＬＳＩチップ２との接続が達成される（図５
（ｃ）参照）。この場合も同様に、端子間の絶縁は高抵
抗化部分８２０により保たれる。 当然ながら、これ
は、基板１１がガラスのように光を透過するものであ
り、かつ、接続端子１２が光を透過しないものである場
合にのみ適用可能である。
【００２６】［６］ 図６に示すように、回路基板１に
導電性高分子を主成分とする膜８１を形成する。つい
で、フォトマスク９を介して、回路基板１を通して、接
続端子１２のない部分にのみ光を照射する。これによっ
て、膜８１の該部分の導電性高分子のみを高抵抗化する
（高抵抗化部分８２０）。そして、その後、導電性部分
８１０とＬＳＩチップ２の接続端子２２との位置を合わ
せて熱圧着すれば、回路基板１とＬＳＩチップ２との接
続が達成される（図６（ｃ）参照）。これは、基板１１
がガラスのように光を透過する材料からなる場合にのみ
適用可能である。［７］ 図７に示したように、まず、
導電性高分子前駆体を主成分とした膜９１を回路基板１
に形成する。ついで、回路基板１の基板１１側からフォ
トマスク９を介して接続端子１２の部分にのみ光を照射
する（図７（ａ）参照）。これにより、接続端子１２に
対応した部分のみを導電化部分９１０とし、他の部分
は、そのまま高抵抗性部分９２０として残す（図７
（ｂ）参照）。
【００２７】その後、導電化部分９１０とＬＳＩチップ
２の接続端子２２との位置を合わせて熱圧着すれば、回
路基板１とＬＳＩチップ２との接続が達成される（図７
（ｃ）参照）。この場合も同様に、端子間の絶縁は高抵
抗性部分９２０により保たれる。 これは、基板１１が
ガラスのように光を透過するものからなり、かつ、配線
材料が透明導電膜のように光を透過するものである場合
に適用可能である。
【００２８】［８］ 図８に示したように、まず、導電
性高分子を主成分とする膜８１をＬＳＩチップ２の側に
形成する。そして、該膜８１の側からフォトマスク９を
通して、接続端子２２に対応していない部分の導電性高
分子に光を照射する（図８（ａ）参照）。これにより、
光を照射した部分のみを高抵抗化部分８２０とし、接続
端子２２に対応した部分はそのまま導電性部分８１０と
して残す（図８（ｂ）参照）。その後、導電性部分８１
０と、回路基板１の接続端子１２，１３と、の位置を合
わせて熱圧着すれば、回路基板１とＬＳＩチップ２との
接続が達成される（図８（ｃ）参照）。この場合も同様
に、端子間の絶縁は高抵抗化部分８２０により保たれ
る。
【００２９】以上の説明ではＬＳＩチップの実装を例に
とって述べたが、搭載する電子部品がＬＳＩチップ以外
の表面実装部品（例えば、トランジスタ−、チップコン
デンサ、チップインダクタ−、チップ抵抗）や、液晶表
示板とＴＡＢ基板との接続等、の場合にも適用可能であ
る。
【００３０】本発明に用いることのできる導電性高分子
について説明する。
【００３１】高い導電性は、共役した二重結合を主鎖骨
格に有する高分子に、ド−パント処理を施すことで達成
される。このような高分子の代表的な例として、ポリピ
ロ−ル、ポリチオフェン、ポリアセチレン、ポリフェニ
レンビニレン、ポリチエニレンビニレン、等をあげるこ
とができる。これらの高分子は中性状態では極めて抵抗
が高く実質的に絶縁物（本明細書中、このような状態に
ある上記高分子を”導電性高分子前駆体”と記述する場
合がある。）であるが、上述のド−パント（酸化剤また
は還元剤）処理を行なって酸化状態あるいは還元状態に
変化させると、導電性を著しく高めることが可能であ
る。一般的には酸化状態が安定である。ド−パントとし
ては、例えば、ヨウ素、臭素、塩化第二鉄、五フッ化ア
ンチモン等の酸化剤を挙げることができる。また、還元
剤としては、金属ナトリウム、金属カリウムが挙げられ
る。なお、ド−パントとしてこれらの還元剤を使用する
場合には、高分子にはポリチオフェンを使用することが
好ましい。
【００３２】これらの高分子は一般的には溶剤に対する
溶解性が低いものが多く加工性に乏しい。しかし、チオ
フェン環、ピロ−ル環、ベンゼン環、アセチレンの水素
原子を、アルキル基やアルコキシル基で置き換えること
により、有機溶剤に対する溶解性を高めることができ
る。あるいは、水酸基，エステル基，ウレタン基，アミ
ノ基，アミド基，ケトン基，シアノ基等を含む、アルキ
ル基，アルコキシル基，チオアルキル基で、上記水素原
子を置き換えることによっても有機溶剤に対する溶解性
を高めることができる。なお、これらの置換基を導入す
ることより接着性を発現させることもできる。
【００３３】光を照射することで、上記高分子を酸化状
態（すなわち、導電性の高い状態）から中性状態（すな
わち、抵抗の高い状態）に変化させるには、光を受ける
と還元剤を発生する物質（以下”潜在性還元剤”とい
う）を、導電性高分子の膜に混在させておけばよい。潜
在性還元剤に光が照射されると還元剤が発生し、該還元
剤が酸化状態の導電性高分子を還元し、中性状態、すな
わち高抵抗状態とする。この潜在性還元剤の例として
は、トリカルボニル（シクロペンタジエニル）マンガン
（Ｉ）［ Ｍｎ（ＣＯ）3（Ｃ5Ｈ5） ］、トリカルボ
ニル（シクロオクタテトラエン）鉄（０）［ Ｆｅ（Ｃ
Ｏ）3（Ｃ8Ｈ8） ］等の金属カルボニル錯体を挙げる
ことができる。この金属カルボニル錯体は光を受けると
還元性物質である一酸化炭素を発生する。
【００３４】高分子を高抵抗状態にする他の方法として
は、導電性高分子の共役鎖を光照射により部分的に非共
役化、もしくは切断することにより導電性を消失させる
方法を挙げることができる。これは光照射以外の方法、
例えば、Ｘ線、電子線、α線等のエネルギー源を照射す
る方法でも可能である。この場合には、潜在性酸化剤あ
るいは潜在性還元剤を混入させておく必要はない。この
非共役化の起こる光反応としては、光異性化反応（化
１，化２、化３参照）、光環化反応（化４、化５参
照）、光開裂反応（化６参照）などがある。
【００３５】
【化１】
【００３６】
【化２】
【００３７】
【化３】
【００３８】
【化４】
【００３９】
【化５】
【００４０】
【化６】
【００４１】また、光照射により酸あるいはアルカリが
発生する化合物を導電性高分子の膜に混在させておけ
ば、より効率的である。発生した酸あるいはアルカリが
高分子主鎖の共役系を切断等して、その導電性を消失さ
せるからである。光を受けて酸を発生させる物質として
は、例えば、アセナフチルテトラメチレンスルフォニウ
ムトリフルオロメタンスルフォネ−トが挙げられる。な
お、主鎖骨格が切断されると、その結果として平均分子
量が小さくなる。
【００４２】一方、光を照射することで、上記高分子を
中性状態（すなわち、高抵抗状態）から酸性状態（すな
わち、高い導電性を有する状態）に変化させるために
は、光照射により酸化剤を発生する物質（以下”潜在性
酸化剤”という）を導電性高分子前駆体の膜に混在させ
ておおけばよい。潜在性酸化剤に光が照射されると酸化
剤が発生して、中性状態の導電性高分子前駆体を酸化
し、酸化状態、すなわち高導電性状態にする。この潜在
性酸化剤の例としては、［Ｃｏ（ＮＨ3）5Ｉ］（２＋）
イオン（ペンタアンミンヨ−ドコバルト（III）イオ
ン）や、［ Ｃｏ（ＮＨ3）5Ｎ3］（２＋）］イオン
（ペンタアンミンアジドコバルト（III）イオン）を挙
げることができる。これらのイオンは光を照射されると
強い酸化剤であるヨウ素ラジカルを発生する。
【００４３】以上述べてきた導電性高分子、導電性高分
子前駆体は、光（例えば、紫外線）を照射することによ
り導電性を数桁以上変化させることができる。従って、
光を所望のパタ−ンで照射することにより、導電性部分
と絶縁性部分とを所望のパタ−ンで形成することができ
る。
【００４４】次に、潜在性還元剤を含んだ導電性高分子
の膜、導電性高分子前駆体の膜の形成方法について述べ
る。
【００４５】導電性高分子を主成分とする膜を形成する
ためには、導電性高分子前駆体を主成分とし潜在性還元
剤を副成分とする溶液を、回路基板上にロ−ルコ−ト
法、スクリ−ン印刷法、ディップ法、刷毛塗り等の方法
で塗布し、次いで、溶剤を蒸発させる。これにより、一
旦、導電性高分子前駆体を主成分とする膜を形成する。
続いて、この導電性高分子前駆体の膜を、ヨウ素、五塩
化アンチモン等の酸化性蒸気で処理することで、導電性
高分子を主成分とする膜を得ることができる。別の方法
としては、酸化状態の導電性高分子を主成分とし潜在性
還元剤を副成分とする溶液から、導電性高分子を主成分
とする膜を形成することもできる。
【００４６】導電性高分子前駆体を主成分とする膜は、
導電性高分子前駆体を主成分とし潜在性酸化剤を副成分
とする溶液を上記方法で回路基板上に塗布することによ
りを形成することができる。
【００４７】導電性高分子を主成分とする膜８１または
導電性高分子前駆体を主成分とする膜９１に、熱可塑性
あるいは熱硬化性の高分子を混入させておくことは、接
続部材間の接着力を高めるのに有効である。また、熱可
塑性の高分子を混入させておくことは、溶剤に溶け易く
なるため、接着、接続した部品に不具合があった場合に
部品を容易に取外すことができ、簡単にリペアできると
いうメリットがある。用いることのできる熱可塑性高分
子の例として、ポリビニルアルコ−ル、ポリエチレンオ
キシド、ポリビニルエ−テル、ポリビニルブチラ−ル、
ポリビニルホルマ−ル、ポリスチレン、アルリル樹脂、
メタクリル樹脂、ポリ塩化ビニル、ポリ塩化ビニリデ
ン、酢酸ビニル、プロピオン酸ビニル、エチレン−酢酸
ビニルコポリマ、エチレン塩化ビニルコポリマ、ケトン
樹脂、ポリブタジエン、ポリアセタ−ル、ポリサルホ
ン、ポリアミド、共重合ナイロン、熱可塑性ポリイミ
ド、等が挙げられる。
【００４８】一方、より高い接着性が必要な場合には、
熱硬化性高分子、例えば、エポキシ、ポリイミド、等を
混入させる。また、必要に応じて、熱可塑性高分子と熱
硬化性高分子とをブレンドして添加することもできる。
【００４９】なお、ここで述べた、熱硬化性の高分子、
熱可塑性の高分子の混入による接着力の向上等の効果
は、後述するポリアニリンに対して適用した場合でも、
得られるものである。
【００５０】導電性高分子または導電性高分子前駆体を
溶液化するために用いることのできる溶剤の例として
は、アルコ−ル類 、 エチレングリコ−ルのモノ，ジ
アルキルエ−テル 、 ジエチレングリコ−ルのモノ，
ジアルキルエ−テル 、 Ｎ−メチルピロリドン 、
ジメチルスルホキシド が挙げられる。また、ベンゼ
ン、トルエン、キシレン等の芳香族や、さらには、ニト
リル類、酢酸エステル類、アセトン等のケトン類、を挙
げることができる。
【００５１】導電性高分子あるいは導電性高分子前駆体
の膜を回路基板と電子部品との間に形成する別の方法の
例として、導電性高分子または導電性高分子前駆体を主
成分とするフィルムを別途作製しておき、このフィルム
を回路基板と電子部品との間に挿入して使用することも
できる。
【００５２】ここまでは、本発明を適用可能な導電性高
分子として、ポリピロール、ポリチオフェン等の共役二
重結合を主鎖骨格に含む高分子に対し、広く一般的に適
用可能な方法（導電性を変化させる方法、膜の形成方法
等）について述べてきた。しかし、共役二重結合を主鎖
骨格に含んでいながらも、ポリアニリンについては、以
上述べた方法は適用することができない。ポリアニリン
については、他に適した方法があるため、以下において
これを説明する。なお、ここで述べる方法は、エメラル
ジン構造のポリアニリンに対してのみ適用可能なもので
ある。従って、本明細書中、単に、”ポリアニリン”と
言った場合でも、エメラルジン構造のポリアニリンをさ
す。エメラルジン構造以外のポリアニリンについては、
導電性を付与することはできず、ここで述べる方法も、
上述した方法も適用することはできない。
【００５３】エメラルジン構造のポリアニリンはド−ピ
ング処理をする前には塩基状態である。ポリアニリン
は、この状態では極めて抵抗が高く、実用的には絶縁体
である。しかし、ポリアニリンを酸で処理することによ
り（酸を付加することにより）、該ポリアニリンは塩状
態となり、高い導電性を有するようになる。以下、酸が
付加され塩状態にあるエメラルジン構造のポリアニリン
を、単に、”導電性のポリアニリン”と言う。逆に、塩
基状態にあるエメラルジン構造のポリアニリンを、”非
導電性のポリアニリン”と呼ぶ。
【００５４】なお、アルキル基、アルコキシル基、等で
水素を置換したポリアニリンも使用することができる。
また、接着性を向上させるためにエポキシ基で置換する
こともできる。ド−パントとしては、塩酸、硫酸、硝
酸、リン酸、等の鉱酸類、酢酸、プロピオン酸、トリフ
ルオロ酢酸、等のカルボン酸類、メタンスルホン酸、ベ
ンゼンスルホン酸、ｐ−トルエンスルホン酸、等のスル
ホン酸類、等が使用できる。ポリアニリンを溶かす溶剤
としては、Ｎ−メチルピロリドンが望ましい。
【００５５】非導電性のポリアニリンを、光照射で導電
性ポリアニリンとするためには、非導電性のポリアニリ
ンの膜に、光を受けると酸を発生する物質（以下”酸発
生剤”という）を添加しておく。酸発生剤に光が照射さ
れると酸が発生し、発生した酸により、塩基状態の非導
電性のポリアニリンがド−ピングされ、導電性のポリア
ニリンに変化する。すなわち、光を照射された部分のみ
が選択的に導電性となる。このような、酸発生剤として
は、例えば、塩素、臭素、ヨウ素と炭素の結合を含むハ
ロゲン化化合物が挙げられる。なかでも、トリハロメチ
ル基を含むハロゲン化化合物が好適である。ハロゲンと
しては、臭素が最も酸発生に適する。このような酸発生
剤の例として、テトラ（ブロモメチル）メタン、１，２
−ジブロモ−１，２−ジフェニルエタン、１，２−ジブ
ロモエチルベンゼン、２、２、２−トリブロモエタノ−
ル、トリブロモメチルフェニルスルホン、トリクロロ酢
酸ペンタクロロフェニルエステル、トリクロロアセトア
ミド、等が挙げられる。この他の酸発生剤の例として、
アセナフチルテトラメチレンスルホニウムトリフルオロ
メタンスルホネ−トを挙げることができる。
【００５６】また、導電性のポリアニリンを、光照射で
非導電性ポリアニリンとするためには、光を受けると塩
基を発生する物質（以下”塩基発生剤”という）を、ポ
リアニリンの膜に混在させておけばよい。塩基発生剤に
光が照射されると塩基が発生する。そして、この発生し
た塩基により、導電性のポリアニリンが脱ド−ピングさ
れ、塩基状態の非導電性のポリアニリンに変化する。す
なわち、光を照射された部分のみが選択的に絶縁体とな
る。このような塩基発生剤としては、Ｎ−シクロヘキシ
ルカルバミン酸−２−ニトロベンジルエステル 、 Ｎ
−シクロヘキシルカルバミン酸−２−ニトロ−α−メチ
ルベンジルエステル 、 Ｎ−シクロヘキシルカルバミ
ン酸−２，６−ジニトロベンジルエステル 、 Ｎ−シ
クロヘキシルカルバミン酸−２，６−ジニトロ−α−メ
チルベンジルエステルが挙げられる。
【００５７】導電性のポリアニリンを高抵抗状態にする
他の方法としては、ポリアニリンの共役鎖を分的に非共
役化させる反応と、ポリアニリンの主鎖の一部を切断す
る反応と、の少なくとも一方を生じさせる方法がある。
この場合、光を照射されると、ポリアニリンと上記反応
を起こす物質（以下、“光反応剤”という）を混在させ
ておけば、光照射に伴って導電性を消失させることがで
きる。なお、酸発生剤あるいは塩基発生剤を添加する必
要はない。この光反応剤の例として、例えば、アジド化
合物、シンナモイル化合物、アクリル化合物、ジアゾ化
合物、ケトン等のカルボニル化合物、ベンジル、ベンゾ
イン、ベンゾインアルキルエ−テル類、ジスルフィド化
合物を挙げることができる。このなかでも、特に、ベン
ゾインアルキルエ−テル類が好ましい。また、カルボニ
ル化合物としては、α−ジケトン類、特に、９，１０−
フェナントレンキノンが好適である。
【００５８】なお、この方法（光反応剤を用いて、共役
鎖を分的に非共役化させるか、あるいは、主鎖の一部を
切断することにより、導電性を消失させる方法）は、上
述した他の導電性高分子（例えば、ポリピロール、ポリ
チオフェン等）にも適用可能である。また、光以外のエ
ネルギー源、例えば、Ｘ線、電子線、α線等を用いるこ
とも可能である。
【００５９】次に、ポリアニリンを主成分とする膜の形
成方法について述べる。
【００６０】ポリアニリンを主成分とする膜を形成する
ためには、非導電性のポリアニリンおよび副成分を含む
溶液を、回路基板上にロ−ルコ−ト法、スクリ−ン印刷
法、ディップ法、刷毛塗り等の方法で塗布する。そし
て、この後、溶剤を蒸発させる。これにより、非導電性
ポリアニリンを成分とする膜を形成することができる。
【００６１】次に、この非導電性ポリアニリンを主成分
とする膜を、導電性のポリアニリンを主成分とした膜に
するには、該膜を、酸の溶液に浸漬するか、あるいは、
酸の蒸気に曝せばよい。また、あらかじめド−パントを
加えたポリアニリン溶液を用いると、導電性のポリアニ
リンを主成分とする膜が形成できる。
【００６２】導電性あるいは非導電性のポリアニリンの
膜を回路基板と電子部品との間に形成する別の方法とし
て、これらのフィルムを別途作製しておき、このフィル
ムを回路基板と電子部品との間に挿入して使用すること
もできる。
【００６３】以上で、ポリアニリンに適した方法の説明
を終わる。
【００６４】次に、回路基板と電子部品法との接続方法
について述べる。
【００６５】上記した方法で、導電性高分子（導電性の
ポリアニリンを含む）、または、導電性高分子前駆体
（あるいは、非導電性のポリアニリン）を、主成分とす
る膜を形成した回路基板の接続端子と、電子部品の接続
端子とを位置合わせする。次いで接続部分を加熱するこ
とによって導電性高分子または導電性高分子前駆体をあ
る程度軟化させた状態で、両者を圧着する。これにより
電気的接続と機械的接着とが達成される。上記した熱可
塑性高分子、熱硬化性高分子、を混入させておいた場合
には、より容易に接着することができる。なお、該熱圧
着後、接続部分が冷却するまで加圧を続けることが好ま
しいが、接続部が室温まで下がる前に加圧を止めること
もできる。また、熱圧着の際に接続部分に超音波を作用
させる方法を併用することにより、電気的接続および機
械的接着の信頼性を向上させることも可能である。
【００６６】接続対象は特に限定されない。ガラス基板
を使用するものとしては、液晶表示素子を代表として挙
げることができる。該液晶表示素子では、配線（接続端
子１２）の材料として透明導電膜のみが使用される場合
と、透明導電膜と金属材料との２層配線が使用される場
合とがある。配線材料に透明導電膜と金属材料との２層
配線が使用されている場合には、上述したとおり、配線
自体をフォトマスクとして使用することができる。従っ
て、極めて合理的な製造プロセスが実現できる。一方、
配線材料が透明導電膜のみの場合には、上述したとお
り、フォトマスクを介して光を照射すればよい。
【００６７】プリント基板やセラミック基板のように透
光性のない回路基板上の接続端子との接続においては、
別途フォトマスクを設けて導電性高分子等の膜の側から
光を照射すれば良い。
【００６８】なお、特許請求の範囲の記載における”非
導電性”と言う語は、上述の”高抵抗”と同義語として
用いている。
【００６９】
【作用】上記した本発明では、光を照射することによっ
て所望の部分のみの導電性を変化させることができるた
め微細なピッチの接続端子の接続にも対応することがで
きる。
【００７０】また、回路基板の表面に凹凸があっても、
高分子の膜により接続面の平坦化を図ることができる。
また、接続端子などの高さにバラツキがあっても影響を
受けることがない。従って、高い接続歩留りと高い信頼
性が得られる（図９、図１０参照）。
【００７１】基板上に高分子の膜を形成する方法は、電
子部品上に高分子の膜を形成する方法に比べて、基板表
面の凹凸の影響を無くするうえで効果が大きいととも
に、一つの基板上に多数個の電子部品を搭載する際に、
１回の作業で高分子の膜を一括形成できるため作業効率
が高いという長所がある。
【００７２】なお、ＬＳＩ等のように小さい部品を実装
する際には、電子部品の接続端子側に高分子の膜を形成
することは、作業性の点で好ましくない。しかし、接続
対象となる部品等が比較的大きい場合、例えば、液晶表
示板をＴＡＢ基板に実装する場合、には十分適用可能で
ある。
【００７３】
【実施例】以下において、本発明の実施例を説明する。
なお、実施例１〜実施例１６は、回路基板にＬＳＩチッ
プを実装する場合のものである。実施例１７〜実施例２
３は、液晶表示板をＴＡＢ基板に実装する例である。実
施例２４〜実施例３４は、回路基板にＬＳＩチップを実
装する場合のものである。実施例３５〜実施例４１は、
液晶表示板をＴＡＢ基板に実装する例である。
【００７４】［実施例１］これは、上記図３（ａ）に示
した例に対応するものである。
【００７５】膜厚０．１４μｍの金属クロムと、膜厚
０．１２μｍの透明導電膜からなる、幅８０μｍの配線
と１００μｍ×１００μｍの接続端子部を６４個形成し
た１ｍｍの厚さのパイレックスガラス回路基板にポリ
（３−ｎ−オクチルチオフェン）とトリカルボニル（シ
クロペンタジエニル）マンガン（１）とを含むクロロホ
ルム溶液を塗布して厚さ２５μｍの導電性高分子前駆体
の膜を形成した。これをヨウ素蒸気で酸化処理して導電
性高分子膜とした。次に、ＬＳＩの接続端子をガラス基
板回路と位置合わせして搭載し、１５０度で加熱圧着し
た。ビスフェノールＡ系のエポキシ樹脂で接続部を補強
したのち、ガラス回路基板側から紫外線を１Ｊだけ照射
し、接続端子に対応していない部分を高抵抗化した。こ
の場合、接続端子がフォトマスクとして機能している。
接続抵抗は１Ω以下、配線間抵抗は１００ＫΩ以上であ
った。
【００７６】［実施例２］これは、上記図３（ａ）に示
した例に対応するものである。
【００７７】膜厚０．１４μｍの金属クロムと、膜厚
０．１２μｍの透明導電膜からなる、幅８０μｍの配線
と１００μｍ×１００μｍの接続端子部を６４個形成し
た１ｍｍの厚さのパイレックスガラス回路基板にポリチ
エニレンビニレンの膜を形成した。これを塩化第２鉄溶
液で酸化処理して導電性高分子膜とした。次に、ＬＳＩ
の接続端子をガラス基板回路と位置合わせして搭載し、
１５０度で加熱圧着した。エポキシ樹脂で接続部を補強
したのち、ガラス回路基板側から紫外線を照射し、接続
端子に対応していない部分を高抵抗化した。この場合、
接続端子がフォトマスクとして機能している。接続抵抗
は１Ω以下、配線間抵抗は１００ＫΩ以上であった。
【００７８】［実施例３］これは、上記図３（ａ）に示
した例に対応するものである。
【００７９】膜厚０．１４μｍの金属クロムと、膜厚
０．１２μｍの透明導電膜からなる、幅８０μｍの配線
と１００μｍ×１００μｍの接続端子部を６４個形成し
た１ｍｍの厚さのパイレックスガラス回路基板に、ポリ
パラフェニレンビニレンとポリビニルブチラ−ルとから
なる膜を形成した。ポリパラフェニレンビニレンの配合
料は２５ｗｔ％とした。これを塩化第２鉄溶液で酸化処
理して導電性高分子膜とした。次に、ＬＳＩの接続端子
をガラス基板回路と位置合わせして搭載し、１００度で
加熱圧着した。ガラス回路基板側から紫外線を照射し、
接続端子に対応していない部分を高抵抗化した。この場
合、接続端子がフォトマスクとして機能している。接続
抵抗は２Ω以下、配線間抵抗は１００ＫΩ以上であっ
た。
【００８０】［実施例４］これは上記図３（ｂ）に示し
た例に対応するものである。
【００８１】膜厚０．２μｍの透明導電膜からなる幅８
０μｍの配線と１００μｍ×１００μｍの接続端子部を
６４個形成した１ｍｍの厚さのパイレックスガラス回路
基板にポリ（３−ｎ−オクチルピロ−ル）とトリカルボ
ニル（シクロペンタジエニル）マンガン（１）とを含む
クロロホルム溶液を塗布して厚さ２５μｍの導電性高分
子前駆体の膜を形成した。これをヨウ素蒸気で酸化処理
して導電性高分子の膜とした。次に、ＬＳＩの接続端子
をガラス基板の回路と位置合わせして搭載し、１５０度
で加熱圧着した。エポキシ樹脂で接続部を補強したの
ち、ガラス回路基板側からフォトマスクを介して紫外線
を接続端子部以外の部分に照射し、該部分を高抵抗化し
た。接続抵抗は１Ω以下、配線間抵抗は１００ＫΩ以上
であった。 ［実施例５］これは図１の例に対応するものである。
【００８２】１００μｍ×１００μｍのＬＳＩ搭載用接
続端子を６４個形成したプリント基板にポリ（３−ｎ−
ブチルチエニレンビニレン）とトリカルボニル（シクロ
ペンタジエニル）マンガン（１）とを含むクロロホルム
溶液を塗布して厚さ３５μｍの導電性高分子前駆体の膜
を形成した。これを五塩化アンチモン蒸気で酸化処理し
て導電性高分子の膜とした。次に、フォトマスクを介し
て紫外線を接続端子部以外の部分に照射した。次に、Ｌ
ＳＩの接続端子を基板回路と位置合わせして搭載し、１
５０度で加熱圧着した。エポキシ樹脂で接続部を補強し
た。接続抵抗は１Ω以下、配線間抵抗は１００ＫΩ以上
であった。
【００８３】［実施例６］これは図１の例に対応するも
のである。
【００８４】１００μｍ×１００μｍのＬＳＩ搭載用接
続端子を６４個形成したプリント基板にポリ（３−ｎ−
ブチルチエニレンビニレン）とエチレン−酢酸ビニルコ
ポリマとを含む厚さ３５μｍの導電性高分子前駆体の膜
を形成した。ポリ（３−ｎ−ブチルチエニレンビニレ
ン）の配合料は、２０ｗｔ％とした。これを五塩化アン
チモン蒸気で酸化処理して導電性高分子の膜とした。次
に、フォトマスクを介して紫外線を接続端子部以外の部
分に照射した。次に、ＬＳＩの接続端子を基板回路と位
置合わせして搭載し、１５０度で加熱圧着した。エポキ
シ樹脂で接続部を補強した。接続抵抗は２Ω以下、配線
間抵抗は１００ＫΩ以上であった。
【００８５】［実施例７］これは図１の例に対応するも
のである。
【００８６】１００μｍ×１００μｍのＬＳＩ搭載用接
続端子を６４個形成したセラミック基板に導電性ポリ
（３−ｎ−オクチルチオフェン）とトリカルボニル（シ
クロペンタジエニル）マンガン（１）とを含むクロロホ
ルム溶液を塗布して厚さ３５μｍの導電性高分子の膜を
形成した。次に、フォトマスクを介して紫外線を接続端
子部以外の部分に照射した。次に、ＬＳＩの接続端子を
基板回路と位置合わせして搭載し、１５０度で加熱圧着
した。エポキシ樹脂で接続部を補強した。接続抵抗は１
Ω以下、配線間抵抗は１００ＫΩ以上であった。
【００８７】［実施例８］これは図１の例に対応するも
のである。
【００８８】１００μｍ×１００μｍのＬＳＩ搭載用接
続端子を６４個形成したセラミック基板に導電性ポリ
（３−ｎ−オクチルチオフェン）とポリ酢酸ビニルとを
含む厚さ３５μｍの導電性高分子の膜を形成した。導電
性ポリ（３−ｎ−オクチルチオフェン）の配合料は３０
ｗｔ％とした。次に、フォトマスクを介して紫外線を接
続端子部以外の部分に照射した。次に、ＬＳＩの接続端
子を基板回路と位置合わせして搭載し、１１０度で加熱
圧着した。エポキシ樹脂で接続部を補強した。接続抵抗
は３Ω以下、配線間抵抗は１００ＫΩ以上であった。
【００８９】［実施例９］これは図５の例に対応するも
のである。
【００９０】膜厚０．１４μｍの金属クロムと、膜厚
０．１２μｍの透明導電膜からなる、幅８０μｍの配線
と１００μｍ×１００μｍの接続端子部を６４個形成し
た１ｍｍの厚さのパイレックスガラス回路基板にポリ
（３−ｎ−オクチルチオフェン）とトリカルボニル（シ
クロペンタジエニル）マンガン（１）とを含むクロロホ
ルム溶液を塗布して厚さ２５μｍの導電性高分子前駆体
の膜を形成した。これをヨウ素蒸気で酸化処理して導電
性高分子膜とした。次に、ガラス回路基板側から紫外線
を照射した。ＬＳＩチップの接続端子をガラス回路基板
と位置合わせして搭載し、１５０度で加熱圧着した。エ
ポキシ樹脂で接続部を補強したのち、接続抵抗は１Ω以
下、配線間抵抗は１００ＫΩ以上であった。
【００９１】［実施例１０］これは図５の例に対応する
ものである。
【００９２】膜厚０．１４μｍの金属クロムと、膜厚
０．１２μｍの透明導電膜からなる、幅８０μｍの配線
と１００μｍ×１００μｍの接続端子部を６４個形成し
た１ｍｍの厚さのパイレックスガラス回路基板にポリ
（３−ｎ−ブチルチオフェン）とポリ塩化ビニルとから
なる厚さ２５μｍの導電性高分子前駆体の膜を形成し
た。ポリ（３−ｎ−ブチルチオフェン）の配合量は４０
ｗｔ％とした。これを塩化第２鉄の溶液で酸化処理して
導電性高分子膜とした。次に、ガラス回路基板側から紫
外線を照射した。ＬＳＩチップの接続端子をガラス回路
基板と位置合わせして搭載し、９０度で加熱圧着した。
エポキシ樹脂で接続部を補強したのち、接続抵抗は１Ω
以下、配線間抵抗は１００ＫΩ以上であった。
【００９３】［実施例１１］これは、図６の例に対応す
るものである。
【００９４】膜厚０．２μｍの透明導電膜からなる幅８
０μｍの配線と１００μｍ×１００μｍの接続端子部を
６４個形成した１ｍｍの厚さのパイレックスガラス回路
基板にポリ（３−ｎ−オクチルチオフェン）とトリカル
ボニル（シクロペンタジエニル）マンガン（１）とを含
むクロロホルム溶液を塗布して厚さ２５μｍの導電性高
分子前駆体の膜を形成した。これをヨウ素蒸気で酸化処
理して導電性高分子膜とした。次に、フォトマスクを介
してガラス回路基板側から紫外線を接続端子部以外の部
分に照射した。ＬＳＩチップの接続端子をガラス基板回
路と位置合わせして搭載し、１５０度で加熱圧着した。
エポキシ樹脂で接続部を補強したのち、接続抵抗は１Ω
以下、配線間抵抗は１００ＫΩ以上であった。
【００９５】［実施例１２］これは、図４の例に対応す
るものである。
【００９６】膜厚０．２μｍの透明導電膜からなる幅８
０μｍの配線と１００μｍ×１００μｍの接続端子部を
６４個形成した１ｍｍの厚さのパイレックスガラス回路
基板にポリ（３−ｎ−オクチルチオフェン）とペンタア
ンミンヨ−ドコバルト（ＩＩＩ）イオンとを含むクロロ
ホルム溶液を塗布して厚さ３０μｍの導電性高分子前駆
体の膜を形成した。次に、ＬＳＩの接続端子をガラス基
板回路と位置合わせして搭載し、１５０度で加熱圧着し
た。エポキシ樹脂で接続部を補強したのち、フォトマス
クを介してガラス回路基板側から接続端子部のみに紫外
線を選択的に照射した。接続抵抗は１Ω以下、配線間抵
抗は１００ＫΩ以上であった。
【００９７】［実施例１３］これは、図２の例に対応す
るものである。
【００９８】１００μｍ×１００μｍのＬＳＩ搭載用接
続端子を６４個形成したプリント基板にポリ（３−ｎ−
オクチルチオフェン）とペンタアンミンヨ−ドコバルト
（ＩＩＩ）イオンとを含むクロロホルム溶液を塗布して
厚さ３０μｍの導電性高分子前駆体の膜を形成した。次
に、フォトマスクを介して接続端子部のみに紫外線を選
択的に照射した。ＬＳＩの接続端子とプリント基板の接
続端子とを位置合わせして搭載し、１５０度で加熱圧着
し、エポキシ樹脂で接続部を補強した。接続抵抗は１Ω
以下、配線間抵抗は１００ＫΩ以上であった。
【００９９】［実施例１４］これは、図２の例に対応す
るものである。
【０１００】１００μｍ×１００μｍのＬＳＩ搭載用接
続端子を６４個形成したセラミック基板にポリ（３−ｎ
−オクチルチオフェン）とペンタアンミンヨ−ドコバル
ト（ＩＩＩ）イオンとを含むクロロホルム溶液を塗布し
て厚さ３０μｍの導電性高分子前駆体の膜を形成した。
次に、フォトマスクを介して接続端子部のみに紫外線を
選択的に照射した。ＬＳＩの接続端子とプリント基板の
接続端子とを位置合わせして搭載し、１５０度で加熱圧
着し、エポキシ樹脂で接続部を補強した。接続抵抗は１
Ω以下、配線間抵抗は１００ＫΩ以上であった。
【０１０１】［実施例１５］これは、図２の例に対応す
るものである。
【０１０２】透明導電膜を配線材料とし、１００μｍ×
１００μｍのＬＳＩ搭載用接続端子を６４個形成したガ
ラス回路基板にポリ（３−ｎ−オクチルチオフェン）と
ペンタアンミンヨ−ドコバルト（ＩＩＩ）イオンとを含
むクロロホルム溶液を塗布して厚さ３０μｍの導電性高
分子前駆体の膜を形成した。次に、ガラス回路基板の表
面からフォトマスクを介して接続端子部のみに紫外線を
選択的に照射した。ＬＳＩの接続端子とをプリント基板
の接続端子とを位置合わせして搭載し、１５０度で加熱
圧着し、エポキシ樹脂で接続部を補強した。接続抵抗は
１Ω以下、配線間抵抗は１００ＫΩ以上であった。
【０１０３】［実施例１６］これは、図７の例に対応す
るものである。
【０１０４】透明導電膜を配線材料とし、１００μｍ×
１００μｍのＬＳＩ搭載用接続端子を６４個形成したガ
ラス回路基板にポリ（３−ｎ−オクチルチオフェン）と
ペンタアンミンヨ−ドコバルト（ＩＩＩ）イオンとを含
むクロロホルム溶液を塗布して厚さ３０μｍの導電性高
分子前駆体の膜を形成した。次に、ガラス回路基板のガ
ラスを通してフォトマスクを介して接続端子部のみに紫
外線を選択的に照射した。ＬＳＩの接続端子とをプリン
ト基板の接続端子とを位置合わせして搭載し、１５０度
で加熱圧着し、エポキシ樹脂で接続部を補強した。接続
抵抗は１Ω以下、配線間抵抗は１００ＫΩ以上であっ
た。
【０１０５】［実施例１７］これは、図３（ａ）の例に
対応するものである。
【０１０６】配線材料が厚さ０．１５μｍのクロムと厚
さ０．１μｍの酸化インジウムであり、電極幅及び電極
間距離が５０μｍのＬＣＤ基板の接続部分の上に、ポリ
−３−オクチルチオフェンとトリカルボニル（シクロペ
ンタジエニル）マンガン（１）のクロロホルム溶液を塗
布した。溶剤が蒸発したあと導電性高分子の膜厚は３０
μｍであった。ヨウ素蒸気で高導電化処理を行ったの
ち、この上に厚さが３５μｍで電極幅と電極間距離が５
０μｍの銅の接続端子を有するＴＡＢ基板をセットし
た。次に、１ＭＰａ／ｃｍ2、１８０°Ｃで２０秒間保
持することによって熱圧着し、その後、冷却した。つい
で、ＬＣＤ基板のガラス基板側から紫外線を照射した。
ＬＣＤ基板端子とその端子に対応するＴＡＢ基板端子と
の間の抵抗値は０．０１Ω以下であり、隣接する端子間
の抵抗値は５００ｋΩ以上であった。 ［実施例１８］これは、図３（ａ）の例に対応するもの
である。
【０１０７】厚さが１８μｍで電極幅と電極間距離が２
０μｍの銅の接続端子のＴＡＢ基板の接続部分に、ポリ
−２、５−ジブチルフェニレンビニレンとトリカルボニ
ル（シクロペンタジエニル）マンガン（１）とからなる
膜を形成した。ヨウ素蒸気により高導電化処理を行っ
た。これを、配線材料が厚さ０．１５μｍのクロムと厚
さ０．１μｍの酸化インジウムであり、電極幅及び電極
間距離が２０μｍのＬＣＤ基板の接続部分にセットし、
１．５ＭＰａ／ｃｍ2、１８０°Ｃで６０秒間保持する
ことによって熱圧着し、その後、冷却した。次に、ＬＣ
Ｄ基板のガラス側から紫外線を照射した。ＬＣＤ基板端
子とその端子に対応するＴＡＢ基板端子との間の抵抗値
は０．０１５Ω以下であり、隣接する端子間の抵抗値は
５００ｋΩ以上であった。
【０１０８】［実施例１９］これは、図３（ａ）の例に
対応するものである。
【０１０９】配線材料が厚さ０．１５μｍのクロムと厚
さ０．１μｍの酸化インジウムであり、電極幅及び電極
間距離が１０μｍのＬＣＤ基板の接続部分と、厚さが１
８μｍで電極幅と電極間距離が１０μｍの銅の接続端子
を有するＴＡＢ基板との間に、ポリ−３−ブトキシピロ
−ルとトリカルボニル（シクロペンタジエニル）マンガ
ン（１）とヨウ素とからなる厚さ２５μｍのフィルムを
挿入した。位置合わせ後、２ＭＰａ／ｃｍ2、１５０°
Ｃで２０秒間保持することにより熱圧着し、その後冷却
した。次に、ＬＣＤ基板のガラス側から紫外線を照射し
た。ＬＣＤ基板端子とその端子に対応するＴＡＢ基板端
子との間の抵抗値は０．０２Ω以下であり、隣接する端
子間の抵抗値は２００ｋΩ以上であった。
【０１１０】［実施例２０］これは、図５の例に対応す
るものである。
【０１１１】配線材料が厚さ０．１５μｍのクロムと厚
さ０．１μｍの酸化インジウムであり、電極幅及び電極
間距離が２０μｍのＬＣＤ基板の接続部分に、ポリ−
２、５−ジブチルフェニレンビニレンとトリカルボニル
（シクロペンタジエニル）マンガン（１）とからなる膜
を形成した。ヨウ素蒸気により高導電化処理を行った。
次に、ＬＣＤ基板のガラス側から紫外線を照射した。こ
れに、厚さが１８μｍで電極幅と電極間距離が２０μｍ
の銅の接続端子のＴＡＢ基板の接続部分をセットしたの
ち、１．５ＭＰａ／ｃｍ2、１８０°Ｃで６０秒間保持
することによって熱圧着し、その後、冷却した。ＬＣＤ
基板端子とその端子に対応するＴＡＢ基板端子との間の
抵抗値は０．０１５Ω以下であり、隣接する端子間の抵
抗値は５００ｋΩ以上であった。
【０１１２】［実施例２１］これは、図１の例に対応す
るものである。
【０１１３】配線材料が厚さ０．２μｍの酸化インジウ
ムであり、電極幅及び電極間距離が２０μｍのＬＣＤ基
板の接続部分に、ポリ−３−ブチルチエニレンビニレン
とトリカルボニル（シクロペンタジエニル）マンガン
（１）とを含む溶液を塗布した。溶剤が蒸発した後の膜
厚は２５μｍであった。次に、ヨウ素により高導電化処
理を行ったのち、ＬＣＤ基板の表面側からフォトマスク
を介して非接続端子部に形成した導電性高分子のみに紫
外線を照射した。ついで、厚さが１８μｍで電極幅と電
極間距離が２０μｍの銅の接続端子を有するＴＡＢ基板
をセットした。１．５ＭＰａ／ｃｍ2、１８０°Ｃで６
０秒間保持することによって熱圧着し、その後冷却し
た。ＬＣＤ基板端子とその端子に対応するＴＡＢ基板端
子との間の抵抗値は０．０１５Ω以下であり、隣接する
端子間の抵抗値は５００ｋΩ以上であった。
【０１１４】［実施例２２］これは、図８の例に対応す
るものである。
【０１１５】厚さが１８μｍで電極幅と電極間距離が２
０μｍの銅の接続端子のＴＡＢ基板の接続部分に、ポリ
−２、５−ジブチルフェニレンビニレンとトリカルボニ
ル（シクロペンタジエニル）マンガン（１）とからなる
膜を形成した。ヨウ素蒸気により高導電化処理を行っ
た。フォトマスクを通して非接続端子部に形成した導電
性高分子のみに紫外線を照射した。次に、これを、配線
材料が厚さ０．２μｍの酸化インジウムであり、電極幅
及び電極間距離が２０μｍのＬＣＤ基板の接続部分にセ
ットし、１．５ＭＰａ／ｃｍ2、１８０°Ｃで６０秒間
保持したのち冷却した。ＬＣＤ基板端子とその端子に対
応するＴＡＢ基板端子との間の抵抗値は０．０１５Ω以
下であり、隣接する端子間の抵抗値は５００ｋΩ以上で
あった。
【０１１６】［実施例２３］これは、図８の例に対応す
るものである。
【０１１７】厚さが１８μｍで電極幅と電極間距離が２
０μｍの銅の接続端子のＴＡＢ基板の接続部分に、ポリ
−２、５−ジブチルフェニレンビニレンとポリビニルホ
ルマ−ルとからなる膜を形成した。ポリ−２、５−ジブ
チルフェニレンビニレンの配合量は１５ｗｔ％とした。
塩化第２鉄溶液により高導電化処理を行った。フォトマ
スクを通して非接続端子部に形成した導電性高分子のみ
に紫外線を照射した。次に、これを、配線材料が厚さ
０．２μｍの酸化インジウムであり、電極幅及び電極間
距離が２０μｍのＬＣＤ基板の接続部分にセットし、
１．５ＭＰａ／ｃｍ2、１８０°Ｃで６０秒間保持した
のち冷却した。ＬＣＤ基板端子とその端子に対応するＴ
ＡＢ基板端子との間の抵抗値は０．０２５Ω以下であ
り、隣接する端子間の抵抗値は５００ｋΩ以上であっ
た。
【０１１８】［実施例２４］これは、上記図３（ａ）に
示した例に対応するものである。
【０１１９】膜厚０．１４μｍの金属クロムと、膜厚
０．１２μｍの透明導電膜からなる、幅８０μｍの配線
と１００μｍ×１００μｍの接続端子部を６４個形成し
た１ｍｍの厚さのパイレックスガラス回路基板に、ポリ
アニリンとベンゾインとを含むＮ−メチルピロリドン溶
液を塗布して厚さ２０μｍの膜を形成した。これをメタ
ンスルホン酸でド−ピング処理して導電性の膜とした。
次に、ＬＳＩの接続端子を基板接続端子と位置合わせし
て搭載し、１００度で加熱圧着した。エポキシ樹脂で接
続部を補強したのち、パイレックスガラス回路基板側か
ら紫外線を照射し、接続端子に対応していない部分を高
抵抗化した。この場合、接続端子がフォトマスクとして
機能している。接続抵抗は１Ω以下、配線間抵抗は１０
０ＫΩ以上であった。
【０１２０】［実施例２５］これは、上記図３（ａ）に
示した例に対応するものである。
【０１２１】膜厚０．１４μｍの金属クロムと、膜厚
０．１２μｍの透明導電膜からなる、幅８０μｍの配線
と１００μｍ×１００μｍの接続端子部を６４個形成し
た１ｍｍの厚さのパイレックスガラス回路基板に、ポリ
アニリンとポリビニルブチラ−ルとベンゾインイソプロ
ピルエ−テルとを含むＮ−メチルピロリドン溶液を塗布
して厚さ３０μｍの膜を形成した。これをメタンスルホ
ン酸でド−ピング処理して導電性の膜とした。次に、Ｌ
ＳＩの接続端子を基板接続端子と位置合わせして搭載
し、１００度で加熱圧着した。エポキシ樹脂で接続部を
補強したのち、パイレックスガラス回路基板側から紫外
線を照射し、接続端子に対応していない部分を高抵抗化
した。この場合、接続端子がフォトマスクとして機能し
ている。接続抵抗は０．５Ω以下、配線間抵抗は１００
ＫΩ以上であった。
【０１２２】［実施例２６］これは、上記図３（ａ）に
示した例に対応するものである。
【０１２３】膜厚０．１４μｍの金属クロムと、膜厚
０．１２μｍの透明導電膜からなる、幅８０μｍの配線
と１００μｍ×１００μｍの接続端子部を６４個形成し
た１ｍｍの厚さのパイレックスガラス回路基板に、ポリ
アニリンとエポキシ樹脂と９、１０−フェナントレンキ
ノンとを含むＮ−メチルピロリドン溶液を塗布して厚さ
１０μｍの膜を形成した。これをメタンスルホン酸でド
−ピング処理して導電性の膜とした。次に、ＬＳＩの接
続端子を基板接続端子と位置合わせして搭載し、１００
度で加熱圧着した。エポキシ樹脂で接続部を補強したの
ち、パイレックスガラス回路基板側から紫外線を照射
し、接続端子に対応していない部分を高抵抗化した。こ
の場合、接続端子がフォトマスクとして機能している。
接続抵抗は０．５Ω以下、配線間抵抗は１００ＫΩ以上
であった。
【０１２４】［実施例２７］これは上記図３（ｂ）に示
した例に対応するものである。
【０１２５】膜厚０．２μｍの透明導電膜からなる幅８
０μｍの配線と１００μｍ×１００μｍの接続端子部を
６４個形成した１ｍｍの厚さのパイレックスガラス回路
基板に、ポリアニリンとエチレン−酢酸ビニル共重合体
とベンゾインイソプロピルエ−テルとを含むＮ−メチル
ピロリドン溶液を塗布して厚さ３０μｍの膜を形成し
た。これをメタンスルホン酸でド−ピング処理して導電
性の膜とした。次に、ＬＳＩの接続端子をガラス基板接
続端子と位置合わせして搭載し、１５０度で加熱圧着し
た。エポキシ樹脂で接続部を補強したのち、パイレック
スガラス回路基板側からフォトマスクを介して紫外線を
接続端子部以外の部分に照射し、該部分を高抵抗化し
た。接続抵抗は０．５Ω以下、配線間抵抗は１００ＫΩ
以上であった。
【０１２６】［実施例２８］これは図１の例に対応する
ものである。
【０１２７】１００μｍ×１００μｍのＬＳＩ搭載用接
続端子を６４個形成したプリント基板にポリアニリンと
エチレン−酢酸ビニル共重合体とベンゾインイソプロピ
ルエ−テルとを含むＮ−メチルピロリドン溶液を塗布し
て厚さ２５μｍの膜を形成した。これをメタンスルホン
酸でド−ピング処理して導電性の膜とした。次に、フォ
トマスクを介して紫外線を接続端子部以外の部分に照射
した。次に、ＬＳＩの接続端子を基板回路と位置合わせ
して搭載し、１５０度で加熱圧着した。エポキシ樹脂で
接続部を補強した。接続抵抗は１Ω以下、配線間抵抗は
１００ＫΩ以上であった。
【０１２８】［実施例２９］これは図１の例に対応する
ものである。
【０１２９】直径６０μｍのＬＳＩ搭載用接続端子を６
４個形成したプリント基板に、ポリアニリンとポリスチ
レンとベンジルとを含むＮ−メチルピロリドン溶液を塗
布して厚さ２５μｍの膜を形成した。これをメタンスル
ホン酸でド−ピング処理して導電性の膜とした。次に、
フォトマスクを介して紫外線を接続端子部以外の部分に
照射した。次に、ＬＳＩの接続端子を基板回路と位置合
わせして搭載し、１５０度で加熱圧着した。エポキシ樹
脂で接続部を補強した。接続抵抗は２Ω以下、配線間抵
抗は１００ＫΩ以上であった。
【０１３０】［実施例３０］これは図５の例に対応する
ものである。
【０１３１】膜厚０．１４μｍの金属クロムと、膜厚
０．１２μｍの透明導電膜からなる、幅８０μｍの配線
と１００μｍ×１００μｍの接続端子部を６４個形成し
た１ｍｍの厚さのパイレックスガラス回路基板に、ポリ
アニリンとエポキシ樹脂と９、１０−フェナントレンキ
ノンとを含むＮ−メチルピロリドン溶液を塗布して厚さ
２０μｍの膜を形成した。これをメタンスルホン酸でド
−ピング処理して導電性の膜とした。次に、ガラス回路
基板側から紫外線を照射した。ＬＳＩチップの接続端子
をガラス回路基板と位置合わせして搭載したのち、１５
０度で加熱圧着した。エポキシ樹脂で接続部を補強した
のち、接続抵抗は１Ω以下、配線間抵抗は１００ＫΩ以
上であった。
【０１３２】［実施例３１］これは、図６の例に対応す
るものである。
【０１３３】膜厚０．２μｍの透明導電膜からなる幅８
０μｍの配線と１００μｍ×１００μｍの接続端子部を
６４個形成した１ｍｍの厚さのパイレックスガラス回路
基板に、ポリアニリンとエポキシ樹脂と９、１０−フェ
ナントレンキノンとを含むＮ−メチルピロリドン溶液を
塗布して厚さ２０μｍの膜を形成した。これをメタンス
ルホン酸でド−ピング処理して導電性の膜とした。次
に、フォトマスクを介してガラス回路基板側から紫外線
を接続端子部以外の部分に照射した。ＬＳＩチップの接
続端子をガラス基板回路と位置合わせして搭載し、１５
０度で加熱圧着した。エポキシ樹脂で接続部を補強した
のち、接続抵抗は１Ω以下、配線間抵抗は１００ＫΩ以
上であった。
【０１３４】［実施例３２］これは、図４の例に対応す
るものである。
【０１３５】膜厚０．２μｍの透明導電膜からなる幅８
０μｍの配線と１００μｍ×１００μｍの接続端子部を
６４個形成した１ｍｍの厚さのパイレックスガラス回路
基板に、ポリアニリンとエポキシ樹脂と２，２，２−ト
リブロモエタノ−ルとを含むＮ−メチルピロリドン溶液
を塗布して厚さ２０μｍの膜を形成した。次に、ＬＳＩ
の接続端子をガラス基板回路と位置合わせして搭載し、
１５０度で加熱圧着した。エポキシ樹脂で接続部を補強
したのち、フォトマスクを介してガラス回路基板側から
接続端子部のみに紫外線を選択的に照射した。接続抵抗
は２Ω以下、配線間抵抗は１０ＭΩ以上であった。
【０１３６】［実施例３３］これは、図２の例に対応す
るものである。
【０１３７】１００μｍ×１００μｍのＬＳＩ搭載用接
続端子を６４個形成したプリント基板に、ポリアニリン
とエチレン塩化ビニルコポリマ−とトリブロモメチルフ
ェニルスルホンとを含むＮ−メチルピロリドン溶液を塗
布して厚さ２５μｍの膜を形成した。次に、フォトマス
クを介して接続端子部のみに紫外線を選択的に照射し
た。ＬＳＩの接続端子とプリント基板の接続端子とを位
置合わせして搭載し、１５０度で加熱圧着し、エポキシ
樹脂で接続部を補強した。接続抵抗は１Ω以下、配線間
抵抗は１００ＫΩ以上であった。
【０１３８】［実施例３４］これは、図７の例に対応す
るものである。
【０１３９】透明導電膜を配線材料とし、１００μｍ×
１００μｍのＬＳＩ搭載用接続端子を６４個形成したパ
イレックスガラス回路基板に、ポリアニリンとエポキシ
樹脂と２，２，２−トリブロモエタノ−ルとを含むＮ−
メチルピロリドン溶液を塗布して厚さ２０μｍの膜を形
成した。次に、パイレックスガラス回路基板のガラスを
通してフォトマスクを介して接続端子部のみに紫外線を
選択的に照射した。ＬＳＩの接続端子とをプリント基板
の接続端子とを位置合わせして搭載し、１５０度で加熱
圧着し、エポキシ樹脂で接続部を補強した。接続抵抗は
１Ω以下、配線間抵抗は１００ＫΩ以上であった。
【０１４０】［実施例３５］これは、図３（ａ）の例に
対応するものである。
【０１４１】配線材料が厚さ０．１５μｍのクロムと厚
さ０．１μｍの酸化インジウムであり、電極幅及び電極
間距離が５０μｍのＬＣＤ基板の接続部分の上に、ポリ
アニリンとポリビニルブチラ−ルとベンゾインイソプロ
ピルエ−テルとを含むＮ−メチルピロリドン溶液を塗布
して厚さ３０μｍの膜を形成した。これをメタンスルホ
ン酸でド−ピング処理して導電性の膜とした。この上に
厚さが３５μｍで電極幅と電極間距離が５０μｍの銅の
接続端子を有するＴＡＢ基板をセットした。次に、これ
らを熱圧着した。次いでＬＣＤ基板のガラス基板側から
紫外線を照射した。ＬＣＤ基板端子とその端子に対応す
るＴＡＢ基板端子との間の抵抗値は０．０１Ω以下であ
り、隣接する端子間の抵抗値は５００ｋΩ以上であっ
た。
【０１４２】［実施例３６］これは、図３（ａ）の例に
対応するものである。
【０１４３】厚さが１８μｍで電極幅と電極間距離が２
０μｍの銅の接続端子のＴＡＢ基板の接続部分に、ポリ
アニリンとエポキシ樹脂と９、１０−フェナントレンキ
ノンとを含むＮ−メチルピロリドン溶液を塗布して厚さ
１０μｍの膜を形成した。これをメタンスルホン酸でド
−ピング処理して導電性の膜とした。これを、配線材料
が厚さ０．１５μｍのクロムと厚さ０．１μｍの酸化イ
ンジウムであり、電極幅及び電極間距離が２０μｍのＬ
ＣＤ基板の接続部分にセットし熱圧着した。次に、ＬＣ
Ｄ基板のガラス側から紫外線を照射した。ＬＣＤ基板端
子とその端子に対応するＴＡＢ基板端子との間の抵抗値
は０．０１５Ω以下であり、隣接する端子間の抵抗値は
５００ｋΩ以上であった。
【０１４４】［実施例３７］これは、図３（ａ）の例に
対応するものである。
【０１４５】配線材料が厚さ０．１５μｍのクロムと厚
さ０．１μｍの酸化インジウムであり、電極幅及び電極
間距離が１０μｍのＬＣＤ基板の接続部分と、厚さが１
８μｍで電極幅と電極間距離が１０μｍの銅の接続端子
を有するＴＡＢ基板との間に、ポリアニリン、エポキシ
樹脂、メタンスルホン酸、及び、ベンゾインイソプロピ
ルエ−テルからなる厚さ２５μｍのフィルムを挿入し
た。位置合わせ後熱圧着した。次に、ＬＣＤ基板のガラ
ス側から紫外線を照射した。ＬＣＤ基板端子とその端子
に対応するＴＡＢ基板端子との間の抵抗値は０．０２Ω
以下であり、隣接する端子間の抵抗値は２００ｋΩ以上
であった。
【０１４６】［実施例３８］これは、図５の例に対応す
るものである。
【０１４７】配線材料が厚さ０．１５μｍのクロムと厚
さ０．１μｍの酸化インジウムであり、電極幅及び電極
間距離が２０μｍのＬＣＤ基板の接続部分に、ポリアニ
リン、エポキシ樹脂、及びベンゾインイソプロピルエ−
テルからなる厚さ２５μｍの膜を形成した。これをメタ
ンスルホン酸でド−ピング処理して導電性の膜とした。
次に基板側から紫外線を照射した。これに、厚さが１８
μｍで電極幅と電極間距離が２０μｍの銅の接続端子の
ＴＡＢ基板の接続部分をセットしたのち熱圧着した。Ｌ
ＣＤ基板端子とその端子に対応するＴＡＢ基板端子との
間の抵抗値は０．０１５Ω以下であり、隣接する端子間
の抵抗値は５００ｋΩ以上であった。
【０１４８】［実施例３９］これは、図１の例に対応す
るものである。
【０１４９】配線材料が厚さ０．２μｍの酸化インジウ
ムであり、電極幅及び電極間距離が２０μｍのＬＣＤ基
板の接続部分に、ポリアニリン、エポキシ樹脂、及びベ
ンゾインイソプロピルエ−テルからなる厚さ２５μｍの
膜を形成した。これをメタンスルホン酸でド−ピング処
理して導電性の膜とした。次ぎに、ＬＣＤ基板の表面側
からフォトマスクを介して非接続端子部に形成した導電
性高分子のみに紫外線を照射した。次いで、厚さが１８
μｍで電極幅と電極間距離が２０μｍの銅の接続端子を
有するＴＡＢ基板をセットし熱圧着した。ＬＣＤ基板端
子とその端子に対応するＴＡＢ基板端子との間の抵抗値
は０．０１５Ω以下であり、隣接する端子間の抵抗値は
５００ｋΩ以上であった。
【０１５０】［実施例４０］これは、図８の例に対応す
るものである。
【０１５１】厚さが１８μｍで電極幅と電極間距離が２
０μｍの銅の接続端子のＴＡＢ基板の接続部分に、ポリ
アニリン、エポキシ樹脂、及びベンゾインイソプロピル
エ−テルからなる厚さ２５μｍの膜を形成した。これを
メタンスルホン酸でド−ピング処理して導電性の膜とし
た。フォトマスクを通して非接続端子部に形成した導電
性高分子のみに紫外線を照射した。次に、これを、配線
材料が厚さ０．２μｍの酸化インジウムであり、電極幅
及び電極間距離が２０μｍのＬＣＤ基板の接続部分にセ
ットし加熱圧着した。ＬＣＤ基板端子とその端子に対応
するＴＡＢ基板端子との間の抵抗値は０．０１５Ω以下
であり、隣接する端子間の抵抗値は５００ｋΩ以上であ
った。
【０１５２】［実施例４１］これは、図３（ａ）の例に
対応するものである。
【０１５３】配線材料が厚さ０．１５μｍのクロムと厚
さ０．１μｍの酸化インジウムであり、電極幅及び電極
間距離が１０μｍのＬＣＤ基板の接続部分と、厚さが１
８μｍで電極幅と電極間距離が１０μｍの銅の接続端子
を有するＴＡＢ基板との間に、ポリアニリン、メタンス
ルホン酸、エポキシ樹脂、ポリビニルブチラール、およ
び、Ｎ−シクロヘキシルカルバミン酸−２−ニトロベン
ジルエステルからなる厚さ２５μｍのフィルムを挿入し
た。位置合わせ後、熱圧着した。次に、ＬＣＤ基板のガ
ラス側から、紫外線を照射した。ＬＣＤ基板端子とその
端子に対応するＴＡＢ基板端子との間の抵抗値は０．０
１Ω以下であり、隣接する端子間の抵抗値は５００ｋΩ
以上であった。
【０１５４】以上説明したとおり、上記例実施例におい
ては、微細接続ピッチが可能となった。また、その製造
方法は、量産性、経済性に優れている。
【０１５５】
【発明の効果】本発明を適用すれば、様々な分野におい
て重要な、微細接続ピッチが可能となった。また、本発
明の製造方法は、量産性、経済性に優れた方法であり工
業的意義が大きい。特に、近年ますます重要性を増して
いる、超高精細画像の液晶表示素子、ＬＳＩ等の開発に
おいて有効である。
【図面の簡単な説明】
【図１】本発明の実装方法を示す説明図である。
【図２】本発明の実装方法を示す説明図である。
【図３】本発明の実装方法を示す説明図である。
【図４】本発明の実装方法を示す説明図である。
【図５】本発明の実装方法を示す説明図である。
【図６】本発明の実装方法を示す説明図である。
【図７】本発明の実装方法を示す説明図である。
【図８】本発明の実装方法を示す説明図である。
【図９】本発明を適用して実装した場合の接続部の状態
を示す説明図である。
【図１０】本発明を適用して実装した場合の接続部の状
態を示す説明図である。
【図１１】従来の実装方法を示す説明図である。
【図１２】従来の実装方法を示す説明図である。
【図１３】従来の実装方法を示す説明図である。
【図１４】従来の実装方法を示す説明図である。
【図１５】従来の実装方法における問題点を示す説明図
である。
【図１６】従来の実装方法における問題点を示す説明図
である。
【図１７】従来の実装方法における問題点を示す説明図
である。
【図１８】従来の実装方法における問題点を示す説明図
である。
【図１９】違法性導電性フィルム中における導電粒子の
分散状態を示す説明図である。
【符号の説明】
１……回路基板、２……ＬＳＩチップ、３……異方性導
電性フィルム、４……金ワイヤ、５……樹脂、６……接
着剤、７……導電粒子、９……フォトマスク、１１……
基板、１２……接続端子、１３……透明導電膜接続端
子、２２……接続端子、２３……金バンプ、３１……導
電粒子、３２……高分子材料、３３……導電粒子の接触
状態、３４……導電粒子のない領域、８１……導電性高
分子（あるいは、導電瀬高分子を主成分とする膜）、８
１０……導電性部分、８２０……高抵抗化部分、９１…
…導電性高分子前駆体（あるいは、導電性高分子前駆体
を主成分とする膜）、９１０……導電化部分、９２０…
…高抵抗性部分
フロントページの続き (72)発明者 岸本 宗久 神奈川県横浜市戸塚区吉田町292番地 株式会社 日立製作所 生産技術研究所 内 (72)発明者 中村 省三 神奈川県横浜市戸塚区吉田町292番地 株式会社 日立製作所 生産技術研究所 内 (72)発明者 長谷部 昭男 神奈川県横浜市戸塚区吉田町292番地 株式会社 日立製作所 生産技術研究所 内 (56)参考文献 特開 平４−184953（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (39)

    (57)【特許請求の範囲】
  1. 【請求項１】第１の部材に設けられた導体と第２の部材
    に設けられた導体とを導電性材料を用いて接続するとと
    もに、第１の部材の導体以外の部分と第２の部材の導体
    以外の部分との間に非導電性材料を介在させた導体の接
    続構造において、 上記導電性材料および上記非導電性材料は、主鎖骨格に
    共役二重結合を有する高分子を含むこと、 を特徴とする導体の接続構造。
  2. 【請求項２】上記導電性材料は、酸化状態または還元状
    態にある上記高分子を含んで構成されるものであり、 上記非導電性材料は、中性状態にある上記高分子を含ん
    で構成されるものであること、 を特徴とする請求項１記載の導体の接続構造。
  3. 【請求項３】上記導電性材料に含まれる上記高分子が酸
    化状態にある場合、 該導電性材料は、光を受けると還元剤を発生する物質
    （以下、”潜在性還元剤”という）をも含んで構成され
    ること、 を特徴とする請求項２記載の導体の接続構造。
  4. 【請求項４】上記導電性材料に含まれる上記高分子が還
    元状態にある場合、 該導電性材料は、光を受けると酸化剤を発生する物質
    （以下、”潜在性酸化剤”という）をも含んで構成され
    ること、 を特徴とする請求項２記載の導体の接続構造。
  5. 【請求項５】上記非導電性材料は、光を受けると酸化剤
    を発生させる物質（以下、”潜在性酸化剤”という）、
    または、光を受けると還元剤を発生する物質（以下、”
    潜在性還元剤”という）をも含んで構成されること、 を特徴とする請求項２記載の導体の接続構造。
  6. 【請求項６】上記潜在性還元剤は、 トリカルボニル（シクロペンタジエニル）マンガン
    （Ｉ）［Ｍｎ（ＣＯ）3（Ｃ5Ｈ5）］、 トリカルボニル（シクロオクタテトラエン）鉄（０）
    ［Ｆｅ（ＣＯ）3（Ｃ8Ｈ8）］からなる群のうち、少な
    くとも一つを含んで構成されること、 を特徴とする請求項３または５記載の導体の接続構造。
  7. 【請求項７】上記潜在性酸化剤は、 ［Ｃｏ（ＮＨ3）5Ｉ］（２＋）イオン（ペンタアンミン
    ヨ−ドコバルト(III)イオン）、［Ｃｏ（ＮＨ3）5Ｎ3］
    （２＋）イオン（ペンタアンミンアジドコバルト(III)
    イオン）、からなる群のうち少なくとも一つを含んで構
    成されること、 を特徴とする請求項４または５記載の導体の接続構造。
  8. 【請求項８】上記導電性材料は、光を受けて酸を発生す
    る物質、または、光を受けてアルカリを発生する物質、
    を含んで構成されること、 を特徴とする請求項１記載の導体の接続構造。
  9. 【請求項９】上記光を受けて酸を発生する物質とは、 アセナフチルテトラメチレンスルフォニウムトリフルオ
    ロメタンスルフォネ−トであること、 を特徴とする請求項８記載の導体の接続構造。
  10. 【請求項１０】上記高分子は、ポリピロ−ル、ポリチオ
    フェン、ポリアセチレン、ポリフェニレンビニレン、ポ
    リチエニレンビニレン、からなる群のうち、少なくとも
    一つを含んで構成されること、 を特徴とする請求項２または８記載の導体の接続構造。
  11. 【請求項１１】上記導電性材料は、塩状態にある上記高
    分子を含んで構成されるものであり、 上記非導電性材料は、塩基状態にある上記高分子を含ん
    で構成されるものであること、 を特徴とする請求項１記載の導体の接続構造。
  12. 【請求項１２】上記高分子は、エメラルジン構造のポリ
    アニリンであること、 を特徴とする請求項１１記載の導体の接続構造。
  13. 【請求項１３】上記導電性材料は、光を受けると塩基を
    発生する物質（以下、”塩基発生剤”という）をも含ん
    で構成されること、 を特徴とする請求項１１記載の導体の接続構造。
  14. 【請求項１４】上記塩基発生剤は、 Ｎ−シクロヘキシルカルバミン酸−２−ニトロベンジル
    エステル 、 Ｎ−シクロヘキシルカルバミン酸−２−ニトロ−α−メ
    チルベンジルエステル、 Ｎ−シクロヘキシルカルバミン酸−２，６−ジニトロベ
    ンジルエステル 、 Ｎ−シクロヘキシルカルバミン酸−２，６−ジニトロ−
    α−ベンジルエステル、 からなる群のうち、少なくとも一つを含んで構成される
    こと、 を特徴とする請求項１３記載の導体の接続構造。
  15. 【請求項１５】上記非導電性材料は、光を受けると酸を
    発生する物質（以下、”酸発生剤”という）をも含んで
    構成されること、 を特徴とする請求項１１記載の導体の接続構造。
  16. 【請求項１６】上記酸発生剤は、少なくとも１つのハロ
    ゲン原子を含んで構成される物質を含むこと、 を特徴とする請求項１５記載の導体の接続構造。
  17. 【請求項１７】上記酸発生剤は、トリハロメチル基と、
    トリブロモメチル基と、の少なくとも一方を含んで構成
    される物質を含むこと、 を特徴とする請求項１５記載の導体の接続構造。
  18. 【請求項１８】上記酸発生剤は、２，２，２−トリブロ
    モエタノールを含むこと、 を特徴とする請求項１５記載の導体の接続構造。
  19. 【請求項１９】第１の部材に設けられた導体と第２の部
    材に設けられた導体とを導電性材料を用いて接続すると
    ともに、第１の部材の導体以外の部分と第２の部材の導
    体以外の部分との間に非導電性材料を介在させた導体の
    接続構造において、 上記導電性材料は、主鎖骨格に共役二重結合を有する高
    分子を含み、 上記非導電性材料は、その主鎖骨格の少なくとも一部に
    非共役部を有している高分子であること、 を特徴とする導体の接続構造。
  20. 【請求項２０】第１の部材に設けられた導体と第２の部
    材に設けられた導体とを導電性材料を用いて接続すると
    ともに、第１の部材の導体以外の部分と第２の部材の導
    体以外の部分との間に非導電性材料を介在させた導体の
    接続構造において、 上記導電性材料は、主鎖骨格に共役二重結合を有する高
    分子を含み、 上記非導電性材料は、上記導電性材料に含まれている上
    記高分子よりもその平均分子量が小さい高分子を含むこ
    と、 を特徴とする導体の接続構造。
  21. 【請求項２１】上記高分子は、ポリアニリン、ポリピロ
    −ル、ポリチオフェン、ポリアセチレン、ポリフェニレ
    ンビニレン、ポリチエニレンビニレン、からなる群のう
    ち、少なくとも一つを含んで構成されること、 を特徴とする請求項２０記載の導体の接続構造。
  22. 【請求項２２】上記導電性材料は、光を受けると、上記
    高分子の共役二重結合を非共役化させる反応と、上記高
    分子の上記主鎖骨格を切断させる反応と、の少なくとも
    一方を生じさせる物質（以下、”光反応剤”という）を
    含むこと、 を特徴とする請求項１９または２０記載の導体の接続構
    造。
  23. 【請求項２３】上記光反応剤は、アジド化合物、シンナ
    モイル化合物、アクリル化合物、ジアゾ化合物、カルボ
    ニル化合物、ベンジル、ベンゾイン、ベンゾインアルキ
    ルエーテル類、ジスルフィド化合物、からなる群のう
    ち、少なくとも一つを含んで構成されること、 を特徴とする請求項２２記載の導体の接続構造。
  24. 【請求項２４】上記光反応剤は、α−ジケトン類を含む
    こと、 を特徴とする請求項２２記載の導体の接続構造。
  25. 【請求項２５】上記光反応剤は、９，１０−フェナント
    レンキノンを含むこと、 を特徴とする請求項２２記載の導体の接続構造。
  26. 【請求項２６】上記導電性材料および上記非導電性材料
    は、熱可塑性の高分子と熱硬化性の高分子との少なくと
    も一方を、をさらに含むこと、 を特徴とする請求項１，１９または２０記載の導体の接
    続構造。
  27. 【請求項２７】光を透過する基板に設けられた導体と、
    他の部品に設けられた導体との接続方法において、 上記基板上の、少なくとも上記導体を含む領域に、光を
    受けることにより導電性の変化する層を設ける工程と、 上記他の部品に設けられた上記導体を、上記層に重ねる
    工程と、 上記層に、上記基板を通して目的のパタ−ンで光を照射
    する工程と、 を含むことを特徴とする導体の接続方法。
  28. 【請求項２８】上記層は、光を受けた部分が高抵抗化す
    る、導電性の層であり、 上記基板に設けられた上記導体は光を透過しないもので
    あること、 を特徴とする請求項２７記載の導体の接続方法。
  29. 【請求項２９】上記層は、光を受けた部分の導電性が高
    まる、非導電性の層であり、 上記基板に設けられた導体は光を透過するものであり、 上記光の照射は、上記非導電性の層の該導体に対応する
    部分に対して行なうこと、 を特徴とする請求項２７記載の導体の接続方法。
  30. 【請求項３０】上記層を設ける工程は、主鎖骨格に共役
    二重結合を有する高分子を含む材料を用いること、 を特徴とする請求項２７記載の導体の接続方法。
  31. 【請求項３１】上記材料は、熱可塑性の高分子および熱
    硬化性の高分子の少なくとも一方を、さらに含むこと、 を特徴とする請求項３０記載の導体の接続方法。
  32. 【請求項３２】基板に設けられた導体（以下”基板導
    体”という）と、他の部品の導体との接続方法におい
    て、 上記基板上の、上記基板導体の設けられている部分を含
    む領域に、光を受けることにより導電性の高まる非導電
    性の層を設け、 上記非導電性の層の、上記基板導体に対応した部分に、
    光を照射して導電性を高め、 その後、上記他の部品の導体を、該導電性の高められた
    領域に重ねること、 を特徴とする導体の接続方法。
  33. 【請求項３３】上記非導電性の層を設ける工程は、主鎖
    骨格に共役二重結合を有する高分子を含む材料を用いる
    こと、 を特徴とする請求項３２記載の導体の接続方法。
  34. 【請求項３４】上記材料は、熱可塑性の高分子および熱
    硬化性の高分子の少なくとも一方を、をさらに含むこ
    と、 を特徴とする請求項３３記載の導体の接続方法。
  35. 【請求項３５】基板に設けられた導体（以下”基板導
    体”という）と、他の部品の導体との接続方法におい
    て、 上記基板上の、上記基板導体の設けられている部分を含
    む領域に、光を受けた部分が高抵抗化する、導電性の層
    を設け、 上記導電性の層の、上記基板導体に対応していない部分
    に、光を照射して電気抵抗を高め、 その後、上記他の部品の導体を、該基板に設けられた導
    体の領域に重ねること、 を特徴とする導体の接続方法。
  36. 【請求項３６】上記導電性の層を設ける工程は、主鎖骨
    格に共役二重結合を有する高分子を含む材料を用いるこ
    と、 を特徴とする請求項３５記載の導体の接続方法。
  37. 【請求項３７】上記材料は、熱可塑性の高分子と熱硬化
    性の高分子との少なくとも一方を、をさらに含むこと、 を特徴とする請求項３６記載の導体の接続方法。
  38. 【請求項３８】その表面の一部に導体回路を有する第１
    の部材と、 その表面の一部に導体回路を有する第２の部材と、 第１の部材に設けられた導体と第２の部材に設けられた
    導体とを接続する導電性の領域と、 第１の部材の導体以外の部分と第２の部材の導体以外の
    部分との間に設けられた非導電性の領域と、を有する回
    路積層体において、 上記導電性の領域および上記非導電性の領域は、主鎖骨
    格に共役二重結合を有する高分子を含むこと、 を特徴とする回路積層体。
  39. 【請求項３９】上記導電性の領域および上記非導電性の
    領域は、熱可塑性の高分子と熱硬化性の高分子との少な
    くとも一方を、をさらに含むこと、 を特徴とする請求項３８記載の回路積層体。
JP06001696A 1993-01-29 1994-01-12 導体の接続方法およびその構造 Expired - Fee Related JP3143007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06001696A JP3143007B2 (ja) 1993-01-29 1994-01-12 導体の接続方法およびその構造

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP1418693 1993-01-29
JP5-14186 1993-07-07
JP16810993 1993-07-07
JP5-168109 1993-07-07
JP06001696A JP3143007B2 (ja) 1993-01-29 1994-01-12 導体の接続方法およびその構造

Publications (2)

Publication Number Publication Date
JPH0774210A JPH0774210A (ja) 1995-03-17
JP3143007B2 true JP3143007B2 (ja) 2001-03-07

Family

ID=27275032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06001696A Expired - Fee Related JP3143007B2 (ja) 1993-01-29 1994-01-12 導体の接続方法およびその構造

Country Status (1)

Country Link
JP (1) JP3143007B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018220072A1 (en) * 2017-06-01 2018-12-06 Mycronic AB Method and system for manufacturing a workpiece by providing for a tackiness of a mixture of material adapted to modify its electrical conductivity when exposed with electromagnetic radiation

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2381476B1 (en) 2004-11-11 2017-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for the manufacture of a semiconductor device
KR101182435B1 (ko) * 2005-02-03 2012-09-12 삼성디스플레이 주식회사 전도성 고분자 패턴막 및 이를 패터닝 하는 방법 그리고 이를 이용하는 유기전계 발광소자 및 그 제조방법
KR100861131B1 (ko) * 2007-05-23 2008-09-30 삼성전자주식회사 전도성 고분자를 이용한 이미지 형성체, 이의 제조 방법 및이를 이용한 이미지 형성장치
JP4864126B2 (ja) * 2009-08-26 2012-02-01 ルネサスエレクトロニクス株式会社 Ｔｃｐ型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018220072A1 (en) * 2017-06-01 2018-12-06 Mycronic AB Method and system for manufacturing a workpiece by providing for a tackiness of a mixture of material adapted to modify its electrical conductivity when exposed with electromagnetic radiation

Also Published As

Publication number Publication date
JPH0774210A (ja) 1995-03-17

Similar Documents

Publication Publication Date Title
Gilleo Polymer thick film: today's emerging technology for a clean environment tomorrow
US7368009B2 (en) Carbon fine particle structure and process for producing the same, carbon fine particle transcriptional body for producing the same, solution for producing carbon fine particle structure, carbon fine particle structure, electronic device using carbon fine particle structure and process for producing the same, and integrated circuit
JP5151902B2 (ja) 異方導電性フィルム
US9331044B2 (en) Semiconductor device connected by anisotropic conductive film
TWI323901B (en) Anisotropic conductive material
WO2005045851A1 (en) Insulated conductive particles and an anisotropic conductive film containing the particles
JP2003152383A (ja) 配線回路基板
KR20190046352A (ko) 접착수지, 이를 포함하는 자가융착형 도전접속 페이스트 및 이의 제조방법
JP3143007B2 (ja) 導体の接続方法およびその構造
JPH08120228A (ja) 導体接続構造体、その製造方法および接続部材
KR20070103185A (ko) 이방성 도전 필름 및 이를 이용한 전자부품의 실장방법
US20020024138A1 (en) Wiring board for high dense mounting and method of producing the same
JP2007018760A (ja) ガラス基板接続用異方導電フィルム
JP3101265B1 (ja) 異方性導電接着剤
JP2004186227A (ja) 配線基板及び配線基板の製造方法
TWI500513B (zh) 膠片、可撓性基板、可撓性電路板及製作方法
JP4112024B2 (ja) 回路用接続部材
JPH11209716A (ja) 導電性の接着剤
JPS6215777A (ja) フイルム状コネクタ及びその製造方法
JP2008291161A (ja) 接着剤の製造方法、電気部品の接続方法
JP3129217B2 (ja) ファインピッチコネクタ部材
JP2007305567A (ja) 回路接続用部材
JP2004179101A (ja) 導電性ペースト及び電子回路用品
JP2010282990A (ja) 接続方法、接続構造および電子機器
CN118102572A (zh) 线路板结构及其制作方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees