CN100442495C - 用于封装的可挠性基板 - Google Patents
用于封装的可挠性基板 Download PDFInfo
- Publication number
- CN100442495C CN100442495C CNB2005101132047A CN200510113204A CN100442495C CN 100442495 C CN100442495 C CN 100442495C CN B2005101132047 A CNB2005101132047 A CN B2005101132047A CN 200510113204 A CN200510113204 A CN 200510113204A CN 100442495 C CN100442495 C CN 100442495C
- Authority
- CN
- China
- Prior art keywords
- lead
- wire
- base plate
- flexible base
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 title abstract description 4
- 239000002245 particle Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 4
- 238000012536 packaging technology Methods 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- -1 PI) Polymers 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012945 sealing adhesive Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Connection Of Batteries Or Terminals (AREA)
Abstract
本发明提供一种供管芯封装用的可挠性基板。该管芯具有一有源面以及多个排成一列形成于该有源面上的第一焊盘。该可挠性基板包括一可挠性绝缘膜以及多根第一引线。所述多个第一引线形成于该可挠性绝缘膜上。每一根第一引线对应该多个第一焊盘中的一个第一焊盘并且具有一第一主体部、一第一结合部以及一第一延伸部，并且该第一结合部的宽度大于该第一主体部的宽度以及该第一延伸部的宽度。当该管芯进行封装时，每一根第一引线的第一结合部藉由一个第一凸块与其所对应的第一焊盘做连接。
Description
技术领域
本发明涉及一种供一管芯(Die)封装用的可挠性基板(Flexible substrate)，特别涉及一种避免引线(Lead)在封胶工艺中脱离芯片上的凸块的可挠性基板，并且该可挠性基板能提供内引线接合工艺机台校准、对正之用。
背景技术
集成电路芯片的封装领域中，使用可挠性基板作为封装的载体是目前常见的方式之一，例如带载封装是利用一具有元件孔以及多条引线的可挠性基板作为芯片载体。带载封装的结构最适用于将拥有多个接头的半导体元件封装成小型尺寸，因此，带载封装是驱动液晶显示器的半导体元件最常应用的封装方式。
可挠性基板上具有多个引线，用以作为一通路连结一芯片上的凸块，使可挠性基板与芯片电连接。该芯片上的凸块，通常为金凸块，经过一内引线接合(Inner Lead Bonding，ILB)工艺接合该可挠性基板上的多个引线。
现有的所述多个引线呈细长形且其宽度比所述多个凸块窄，当引线数目增加时，引线宽度也随之减少以避免引线相互影响以及其它内引线接合工艺上的考虑。如此一来，多引线的封装常常因为引线过细，而造成引线与芯片的凸块间的附着力不足而脱落。尤其位于角落的引线，常因可挠性基板受热膨胀而受一剪力影响脱落，致使电连接中断。
因此，本发明提供一种供一管芯封装用之可挠性基板，根据本发明之可挠性基板可以克服上述引线易于工艺中脱离凸块之问题，并且该可挠性基板能提供内引线接合工艺机台校准、对正之用。
发明内容
为了达成上述目的并且解决以上所讨论的缺点，本发明提供一种供一管芯封装用的可挠性基板。
根据本发明的第一优选具体实施例的可挠性基板，该可挠性基板供一管芯封装用。该管芯具有一有源面(Active surface)以及多个第一焊盘(Bondpad)，该多个第一焊盘以排成至少一列的形式形成于该有源面上。该可挠性基板包括一可挠性绝缘膜(Flexible insulating film)以及多个第一引线。该多根第一引线形成于该可挠性绝缘膜上供该管芯做电气连接之用，每一根第一引线对应该多个第一焊盘中的一个第一焊盘并且具有一第一主体部(Bodyportion)、一第一结合部(Bond portion)以及一第一延伸部(Extension portion)，并且该第一结合部的宽度大于该第一主体部的宽度以及该第一延伸部的宽度。
其中当该管芯进行封装时，每一根第一引线的第一结合部藉由一个第一凸块(Bump)与其所对应的第一焊盘做连接。
根据本发明的第二优选具体实施例的供一管芯封装用的可挠性基板，该管芯具有一有源面、多个第一焊盘以及至少一第二焊盘，该多个第一焊盘以排成至少一列的形式形成于该有源面上。该可挠性基板包括一可挠性绝缘膜、多个第一引线以及至少一桥形引线(Bridge lead)。所述多个第一引线形成于该可挠性绝缘膜上供该管芯做电气连接之用，每一根第一引线对应该管芯上的多个第一焊盘中的一个第一焊盘。该至少一桥形引线形成于该可挠性绝缘膜上。每一根桥形引线对应该至少一第二焊盘中的一个第二焊盘并且具有至少二本体以及至少一桥接部，该至少一桥接部位于该至少二本体之间并且连接该至少二本体。
其中当该管芯进行封装时，每一根第一引线藉由一个第一凸块与其所对应的第一焊盘做连接，每一根桥形引线藉由一个第二凸块与其所对应的第二焊盘做连接，该第二凸块的粒径大于该第一凸块的粒径。
本发明所提供的供一管芯封装用的可挠性基板改良所述多个引线的形状，增加引线与凸块接触的面积来确保引线与凸块的连结；对于位于该可挠性绝缘膜边缘处的引线，则以桥形的引线避免其受剪力影响而脱落凸块，避免因引线脱落所引起的电路中断，增进可挠性基板封装的可靠性，并且该可挠性基板进一步能提供内引线接合工艺机台校准、对正之用。
关于本发明的优点与精神可以藉由以下的发明详述及附图得到进一步的了解。
附图说明
图1绘示根据本发明的第一优选具体实施例的供一管芯封装用的可挠性基板的示意图。
图2绘示根据本发明的第二优选具体实施例的供一管芯封装用的可挠性基板的示意图。
主要元件符号说明
10、50：可挠性基板 12、52：可挠性绝缘膜
14、54：第一引线 16：第二引线
56：桥形引线 142：第一主体部
144：第一结合部 146：第一延伸部
162：第二主体部 164：第二结合部
166：第二延伸部 562：本体
564：桥接部 20：管芯
22：有源面 30：第一凸块
32：第二凸块
具体实施方式
本发明提供一种供一管芯封装用的可挠性基板。请参阅图1，图1绘示根据本发明第一优选具体实施例的供一管芯封装用的可挠性基板的示意图。在此实施例中，该可挠性基板10用于带载封装(Tape carrier package，TCP)。如图1所示，该可挠性基板10包括一可挠性绝缘膜12以及多个第一引线14。该可挠性绝缘膜12的材料为聚酰亚胺(Polyimide，PI)、聚酯(Polyester，PET)或其它类似材料。该可挠性绝缘膜12两侧形成有多个等距排列的链孔18，以供输送以及定位。该管芯20具有一有源面22以及多个第一焊盘(未绘示于图中)，该多个第一焊盘以排成一列的形式形成于该有源面22上。
该多根第一引线14形成于该可挠性绝缘膜12上，用以供该管芯20做电气连接之用。每一根第一引线14对应该多个第一焊盘中的一个第一焊盘，每一根第一引线14具有细条状(Strip-shaped)的一第一主体部142、一第一结合部144以及一第一延伸部146。该第一结合部144的宽度大于该第一主体部142的宽度以及该第一延伸部146的宽度，并且每一根第一引线14的第一延伸部146的宽度近似于该第一主体部144的宽度。当该管芯20进行封装时，每一根第一引线14的第一结合部144藉由一个第一凸块30与其所对应的第一焊盘做连接。
藉此，在该管芯20进行封装的过程中，所述多个第一引线14因其第一结合部144的宽度能大于或等于将被连接的第一凸块30的粒径，可增加所述多个第一引线14的附着力，避免其脱落该第一凸块30，因此能增进封装的可靠性。并且因第一结合部144的宽度较大，所述多个第一引线14的电导通量也比先前技术增加。
在此实施例中，该管芯20还具有多个第二焊盘(未绘示于图中)，该多个第二焊盘以排成一列的形式形成于该有源面22上，并且该多个第二焊盘比多个第一焊盘接近该可挠性基板10的边缘。该可挠性基板10进一步包括多根第二引线16。每一根第二引线16对应该多个第二焊盘中的一个第二焊盘
并且具有一细条状的第二主体部162、一第二结合部164以及一第二延伸部166。该第二结合部164的宽度大于该第二主体部162的宽度以及该第二延伸部166的宽度，并且每一根第二引线16的第二延伸部166的宽度近似于其本身的第二主体部162的宽度。
该多根第二引线16形成于该可挠性绝缘膜12上并且与该多根第一引线14交错排列，换言之，每一根第二引线16的第二结合部164安置于相邻于该根第二引线16的两根第一引线14的主体部142之间。当该管芯20进行封装时，每一根第二引线16的第二结合部164藉由一个第二凸块32与其所对应的第二焊盘连接。
根据本发明的可挠性基板10，利用所述多个第二引线16与所述多个第一引线14的交错排列，可实现多引线的封装。并且因增加第一结合部144的宽度以及第二结合部164的宽度，能避免现有技术中，因多引线封装所产生的引线附着力不足，而容易自凸块上脱落的问题，因此能增进封装的可靠性。并且该可挠性基板10因具有较大面积连接凸块，所述多个引线的电导通量也比现有技术增加。
请参阅图2，图2绘示根据本发明的第二优选具体实施例的供一管芯封装用的可挠性基板的示意图。在此实施例中，该可挠性基板50用于一带载封装。如图2所示，该可挠性基板50包括一可挠性绝缘膜52、多个呈细条状的第一引线54以及至少一桥形引线56。该管芯20具有一有源面22、多个第一焊盘(未绘示于图中)以及至少一第二焊盘(未绘示于图中)。该多个第一焊盘以排成一列的形式形成于该有源面22上。
该多根第一引线54形成于该可挠性绝缘膜52上，每一根第一引线54对应该多个第一焊盘中的一个第一焊盘。该至少一桥形引线56形成于该可挠性绝缘膜52上，每一根桥形引线56对应该至少一第二焊盘中的一个第二焊盘。每一根桥形引线56具有至少二本体562以及至少一桥接部564，每一本体562大致上相同于该多个第一引线54中的一个第一引线54。该至少一桥接部564位于该至少二本体562之间并且连接该至少二本体562。当该管芯20进行封装时，每一根第一引线54藉由一个第一凸块30与其所对应的第一焊盘连接，每一根桥形引线56藉由一个第二凸块32与其所对应的第二焊盘连接。该第二凸块32的粒径大于该第一凸块30的粒径。
藉此，在该管芯20进行封装的过程中，该桥形引线56可因其形状来避免受到剪力影响而引起引线脱落以及引线脱落所造成的电路中断，因此能增进封装的可靠性。除此之外，该桥形引线56因其形状在内引线接合工艺中可供对准之用，使该可挠性基板50能提供内引线接合工艺机台校准、对正之用。
本发明所提供的供一管芯封装用的可挠性基板也可应用于膜上芯片封装(Chip-on-film package，COF)工艺进行封装。
本发明的供一管芯封装用的可挠性基板，利用增加引线与凸块连接的面积，使可挠性基板的引线在工艺中具有足够的附着力，而不易自凸块上脱落，同时能增加引线的电导通量。对于较大面积的凸块，本发明的可挠性基板则具有一桥形引线，能因为其至少一桥接部而增加其附着力，减少因剪力影响而脱落凸块的机会。同时，该桥形引线也因其特殊的形状而提供内引线接合工艺的机台作校准以及对正。
藉由以上优选具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的优选具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的权利要求的范畴内。
Claims (5)
1.一种供管芯封装用的可挠性基板，该管芯具有一有源面、多个第一焊盘以及至少一第二焊盘，该多个第一焊盘以排成一列的形式形成于该有源面上，该可挠性基板包括：
一可挠性绝缘膜；
多根第一引线，该多根第一引线形成于该可挠性绝缘膜上，每一根第一引线对应该多个第一焊盘中的一个第一焊盘；以及
至少一桥形引线，该至少一桥形引线形成于该可挠性绝缘膜上，每一根桥形引线对应该至少一第二焊盘中的一个第二焊盘并且具有至少二本体以及至少一桥接部，该至少一桥接部位于该至少二本体之间并且连接该至少二本体；
其中当该管芯进行封装时，每一根第一引线藉由一个第一凸块与其所对应的第一焊盘连接，每一根桥形引线藉由一个第二凸块与其所对应的第二焊盘连接，该第二凸块的粒径大于该第一凸块的粒径；其中该至少一桥形引线藉由该桥接部以及该至少二本体邻近该桥接部的区域与该第二凸块连接。
2.如权利要求1所述的可挠性基板，其中该多个第一引线呈细条状。
3.如权利要求1所述的可挠性基板，其中该管芯以该可挠性基板藉由一带载封装工艺进行封装。
4.如权利要求1所述的可挠性基板，其中该管芯以该可挠性基板藉由一膜上芯片封装工艺进行封装。
5.如权利要求1所述的可挠性基板，其中该桥形引线的每一本体近似于该多个第一引线中的一个第一引线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101132047A CN100442495C (zh) | 2005-10-12 | 2005-10-12 | 用于封装的可挠性基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101132047A CN100442495C (zh) | 2005-10-12 | 2005-10-12 | 用于封装的可挠性基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1949497A CN1949497A (zh) | 2007-04-18 |
| CN100442495C true CN100442495C (zh) | 2008-12-10 |
Family
ID=38018950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101132047A Expired - Fee Related CN100442495C (zh) | 2005-10-12 | 2005-10-12 | 用于封装的可挠性基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100442495C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201740173A (zh) * | 2016-05-09 | 2017-11-16 | 南茂科技股份有限公司 | 晶片封裝結構 |
| CN106572598A (zh) * | 2016-10-31 | 2017-04-19 | 努比亚技术有限公司 | 一种表贴元件 |
| TWI662672B (zh) * | 2018-04-19 | 2019-06-11 | 南茂科技股份有限公司 | 薄膜覆晶封裝結構 |
| WO2020232690A1 (zh) * | 2019-05-23 | 2020-11-26 | 深圳市柔宇科技有限公司 | 引脚结构及柔性面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5016082A (en) * | 1988-09-16 | 1991-05-14 | Delco Electronics Corporation | Integrated circuit interconnect design |
| US20030107129A1 (en) * | 2000-08-29 | 2003-06-12 | Nec Corporation | Resin encapsulated BGA-type semiconductor device |
| US20050098884A1 (en) * | 2003-11-06 | 2005-05-12 | Himax Technologies, Inc. | Semiconductor package |
-
2005
- 2005-10-12 CN CNB2005101132047A patent/CN100442495C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5016082A (en) * | 1988-09-16 | 1991-05-14 | Delco Electronics Corporation | Integrated circuit interconnect design |
| US20030107129A1 (en) * | 2000-08-29 | 2003-06-12 | Nec Corporation | Resin encapsulated BGA-type semiconductor device |
| US20050098884A1 (en) * | 2003-11-06 | 2005-05-12 | Himax Technologies, Inc. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1949497A (zh) | 2007-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020030252A1 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| US8269322B2 (en) | Tape wiring substrate and tape package using the same | |
| US8816514B2 (en) | Microelectronic assembly with joined bond elements having lowered inductance | |
| US8853842B2 (en) | Semiconductor device sealed with a resin molding | |
| CN100442495C (zh) | 用于封装的可挠性基板 | |
| US7256480B2 (en) | Lead frame package structure with high density of lead pins arrangement | |
| US7443013B2 (en) | Flexible substrate for package of die | |
| JP2500785B2 (ja) | 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置 | |
| JPH11214606A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| CN114300420A (zh) | 半导体封装 | |
| US20040178501A1 (en) | Tape circuit substrate having wavy beam leads and semiconductor chip package using the same | |
| US8217505B2 (en) | Packaged IC device comprising an embedded flex circuit on leadframe, and methods of making same | |
| US20060145315A1 (en) | Flexible substrate for package | |
| US7960213B2 (en) | Electronic package structure and method | |
| KR20070038234A (ko) | 리드의 형상에 변형을 주는 필름형 반도체 패키지 및 상기리드의 범프 접합 구조 | |
| JPH0777256B2 (ja) | 樹脂封止型半導体装置 | |
| TWI344198B (en) | Tape substrate and semiconductor chip package using the same | |
| JP3019043B2 (ja) | 半導体装置の製造方法 | |
| JP2005175512A (ja) | 半導体装置 | |
| KR100381842B1 (ko) | 반도체패키지용 리드프레임의 제조 방법 | |
| KR20050019233A (ko) | 지그재그 패드 배치형 집적회로 칩의 필름형 패키지 및배선 필름 | |
| KR950010072B1 (ko) | 반도체소자의 포장방법 | |
| JP2504969Y2 (ja) | 半導体の実装構造 | |
| JP4348260B2 (ja) | 半導体装置実装用基材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081210 Termination date: 20181012 |