TW201740173A - 晶片封裝結構 - Google Patents

晶片封裝結構 Download PDF

Info

Publication number
TW201740173A
TW201740173A TW105114270A TW105114270A TW201740173A TW 201740173 A TW201740173 A TW 201740173A TW 105114270 A TW105114270 A TW 105114270A TW 105114270 A TW105114270 A TW 105114270A TW 201740173 A TW201740173 A TW 201740173A
Authority
TW
Taiwan
Prior art keywords
flexible substrate
pins
output
package structure
input
Prior art date
Application number
TW105114270A
Other languages
English (en)
Inventor
許智韋
楊郁廷
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW105114270A priority Critical patent/TW201740173A/zh
Priority to CN201610602241.2A priority patent/CN107359148A/zh
Publication of TW201740173A publication Critical patent/TW201740173A/zh

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

一種晶片封裝結構，包括第一、第二可撓性基板及第一、第二晶片。第一、第二可撓性基板分別包括第一、第二主表面及位於第一、第二主表面的多個第一、第二引腳，第一、第二主表面上分別具有第一、第二晶片接合區，各第一、第二引腳具有延伸入第一、第二晶片接合區內的第一、第二內接端及遠離第一、第二晶片接合區的第一、第二外接端。第一、第二晶片分別配置於第一、第二晶片接合區且電性連接這些第一、第二內接端。第一可撓性基板以第一主表面面向第二主表面接合第二可撓性基板，使部分這些第一外接端電性連接部分這些第二外接端。

Description

晶片封裝結構
本發明是有關於一種晶片封裝結構，且特別是有關於一種薄膜覆晶封裝結構。
隨著半導體技術的改良，使得液晶顯示器具有低的消耗電功率、薄型量輕、解析度高、色彩飽和度高、壽命長等優點，因而廣泛地應用在行動電話、筆記型電腦或桌上型電腦的液晶螢幕及液晶電視等與生活息息相關之電子產品。其中，顯示器之驅動晶片（driver IC）更是液晶顯示器不可或缺的重要元件。因應液晶顯示裝置驅動晶片各種應用之需求，一般是採用捲帶自動接合（tape automatic bonding, TAB）封裝技術進行晶片封裝，薄膜覆晶（Chip-On-Film, COF）封裝結構便是其中一種應用捲帶自動接合技術的封裝結構。
薄膜覆晶封裝結構是以覆晶接合方式將晶片接合至可撓性基板。目前，薄膜覆晶封裝主要採用單面線路基板，也就是說，電路層與晶片會在基板的同一側，但單面線路基板的線路佈局受限於可撓性基板的面積，其能夠應用的範圍較小。然而，若要採用雙面線路基板來提供較大面積的線路佈局，由於雙面線路基板的價格是單面線路基板的數倍，甚至是10倍，會有價格過高的問題。
本發明提供一種晶片封裝結構，其在較低的價格前提下，提供較大線路佈局面積，且可整合多顆晶片。
本發明的一種晶片封裝結構，包括一第一可撓性基板、一第一晶片、一第二可撓性基板及一第二晶片。第一可撓性基板包括一第一主表面及位於第一主表面的多個第一引腳，第一主表面上具有一第一晶片接合區，各第一引腳具有延伸入第一晶片接合區內的一第一內接端及遠離第一晶片接合區的一第一外接端。第一晶片配置於第一主表面的第一晶片接合區且電性連接這些第一內接端。第二可撓性基板包括一第二主表面及位於第二主表面的多個第二引腳，第二主表面上具有一第二晶片接合區，各第二引腳具有延伸入第二晶片接合區內的一第二內接端及遠離第二晶片接合區的一第二外接端。第二晶片配置於第二主表面的第二晶片接合區且電性連接這些第二內接端。第一可撓性基板以第一主表面面向第二主表面接合第二可撓性基板，使部分這些第一外接端電性連接部分這些第二外接端。
基於上述，本發明的晶片封裝結構透過第一可撓性基板以第一主表面面向第二主表面，且部分這些第一引腳的第一外接端電性連接部分這些第二引腳的第二外接端，來接合至第二可撓性基板。第一可撓性基板與第二可撓性基板可以為單面線路基板。也就是說，本發明的晶片封裝結構可以將兩塊單面線路基板反向接合，來提供雙面線路與雙晶片的效果，而增加了應用上的彈性，且具有較低的生產成本。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明的一實施例的一種晶片封裝結構的側視示意圖。圖2是圖1的晶片封裝結構的第一可撓性基板隱藏防銲層及底部填充材後的俯視示意圖。圖3是圖1的晶片封裝結構的第二可撓性基板隱藏防銲層及底部填充材後的仰視示意圖。
請先參閱圖1，本實施例的晶片封裝結構100包括一第一可撓性基板110、一第一晶片130、一第二可撓性基板140及一第二晶片160。在本實施例中，第一可撓性基板110與第二可撓性基板140分別為單面線路基板，但第一可撓性基板110與第二可撓性基板140的種類不以此為限制。
請同時參閱圖1與圖2，第一可撓性基板110包括一第一主表面111及位於第一主表面111的多個第一引腳120。第一主表面111上具有一第一晶片接合區112。由圖2可知，第一可撓性基板110具有相對的一第一輸入端側113及一第一輸出端側114。在本實施例中，各第一引腳120具有延伸入第一晶片接合區112內的一第一內接端121及遠離第一晶片接合區112的一第一外接端122。更明確地說，第一外接端122是分別鄰近於第一輸入端側113與第一輸出端側114。
再詳細地說，這些第一引腳120分別包括多個第一輸入引腳123與多個第一輸出引腳126，各第一輸入引腳123具有延伸入第一晶片接合區112內的一第一輸入內接端124及鄰近第一輸入端側113的一第一輸入外接端125。各第一輸出引腳126具有延伸入第一晶片接合區112內的一第一輸出內接端127及鄰近第一輸出端側114的一第一輸出外接端128。
在本實施例中，這些第一輸入外接端125沿著第一輸入端側113的延伸方向排列成一排，這些第一輸出外接端128沿著第一輸出端側114的延伸方向排列成一排。
請回到圖1，在本實施例中，第一晶片130配置於第一主表面111的第一晶片接合區112且透過多個第一凸塊132電性連接這些第一內接端121。一底部填充材196配置在第一晶片130與第一可撓性基板110之間，以覆蓋這些第一凸塊132、第一輸入內接端124與第一輸出內接端127。一防銲層195配置在第一可撓性基板110上，且具有一開口大致上定義出第一晶片接合區112，防銲層195覆蓋大部分的第一引腳120且暴露出第一內接端121與第一外接端122。
請再同時參閱圖1與圖3，第二可撓性基板140包括一第二主表面141及位於第二主表面141的多個第二引腳150。第二主表面141上具有一第二晶片接合區142。如圖3所示，第二可撓性基板140具有相對的一第二輸入端側143及一第二輸出端側144。在本實施例中，各第二引腳150具有延伸入第二晶片接合區142內的一第二內接端151及遠離第二晶片接合區142的一第二外接端152。更明確地說，第二外接端152是分別鄰近於第二輸入端側143與第二輸出端側144。
再詳細地說，這些第二引腳150包括多個第二輸入引腳153與多個第二輸出引腳156。各第二輸入引腳153具有延伸入第二晶片接合區142內的一第二輸入內接端154及鄰近第二輸入端側143的一第二輸入外接端155。各第二輸出引腳156具有延伸入第二晶片接合區142內的一第二輸出內接端157及鄰近第二輸出端側144的一第二輸出外接端158。
在本實施例中，這些第二輸入外接端155沿著第二輸入端側143的延伸方向排列成一排，這些第二輸出外接端158沿著第二輸出端側144的延伸方向排列成一排。
如圖1所示，第二晶片160配置於第二主表面141的第二晶片接合區142且透過多個第二凸塊162電性連接這些第二內接端151。底部填充材196配置在第二晶片160與第二可撓性基板140之間，以覆蓋這些第二凸塊162、第二輸入內接端154與第二輸出內接端157。在本實施例中，防銲層195配置在第二可撓性基板140上，且具有一開口大致上定義出第二晶片接合區142，防銲層195覆蓋大部分的第二引腳150且露出第二內接端151與第二外接端152。
由圖1可見，在本實施例中，第一可撓性基板110以第一主表面111部分地面向第二可撓性基板140的第二主表面141。晶片封裝結構100更包括一導電膠層170，配置在第一主表面111與第二主表面141之間，以接合第一主表面111與第二主表面141。更明確地說，第一可撓性基板110以第一輸出端側114對應於第二可撓性基板140的第二輸入端側143，導電膠層170配置在第一輸出端側114與第二輸入端側143上下交疊的位置，而使得部分這些第一外接端122(也就是位在第一輸出端側114的這些第一輸出外接端128)透過導電膠層170電性連接部分這些第二外接端152(也就是位在第二輸入端側143的這些第二輸入外接端155)。
在本實施例中，導電膠層170包括異方性導電膠層(Anisotropic Conductive Film, ACF)。由於異方性導電膜具有上下電氣導通，左右水平向絕緣的特性。第一輸出端側114與第二輸入端側143之間可以透過導電膠層170連接這些第一輸出外接端128與這些第二輸入外接端155，使位在下方的第一輸出外接端128電性連接位在上方的第二輸入外接端155，同時避免相鄰的這些第一輸出外接端128之間或是相鄰的這些第二輸入外接端155之間導通短路。
因此，本實施例的晶片封裝結構100可透過例如是兩個單面線路可撓性基板的兩個主表面彼此相對、部分重疊且電性連接來提供雙面線路與雙晶片的結構，而增加了應用上的彈性，且具有成本上的優勢。
值得一提的是，在圖2與圖3中，舉出其中一種第一引腳120與第二引腳150的形式，但是第一引腳120與第二引腳150的形式並不以此為限制，下面將介紹其他種的引腳形式。
圖4至圖6分別是依照本發明的其他實施例的多種晶片封裝結構的引腳的外接端的局部示意圖。需說明的是，在圖4至圖6中以不同形式的第一引腳120a、120b、120c為例，但第二引腳150的形式也可以依據圖4至圖6來變化。
請先參閱圖4，圖4的第一引腳120a與圖2的第一引腳120的主要差異在於，在圖2中，第一引腳120在第一外接端122的寬度等於第一引腳120的其他部位(例如是第一內接端121)的寬度。在圖4中，第一引腳120a的第一外接端122a的寬度大於第一引腳120a的其他部位的寬度。於本實施例中，這些寬度加大的第一外接端122a例如是沿著第一輸出端側114排列的第一輸出外接端128a。由於封裝結構的尺寸越來越小，引腳之間的間距也越來越接近，在細間距(fine pitch)的需求下，引腳的寬度越來越小，而為了確保不同可撓性基板之間的引腳接合品質，在本實施例中，特意將第一外接端122a(或第一輸出外接端128a)的寬度加大，對應的第二可撓性基板上的第二外接端(或第二輸入外接端)(未繪示)也可有對應的形狀，來提供更好的接合效果。
第一引腳120a在第一外接端122a除了寬度上的變化之外，在位置配置上也可視需求調整。請參閱圖5A，圖5A的第一引腳120b與圖4的第一引腳120a的主要差異在於，在圖4中，這些第一外接端122a呈齊頭式地並排，更具體而言，以第一輸出外接端128a為例，這些第一輸出外接端128a是沿著第一輸出端側114排列成單一排，也就是說，這些第一輸出外接端128a與第一晶片130之間的最短距離實質上是相同的。而在圖5A中，這些第一外接端122b1、122b2則呈錯位式地並排，更具體而言，同樣地以第一輸出外接端128b1、128b2為例，這些第一輸出外接端128b1、128b2是沿著第一輸出端側114交錯地排列成二排。換言之，其中一個第一輸出外接端128b1與第一晶片130之間的最短距離不同於相鄰的另一個第一輸出外接端128b2與第一晶片130之間的最短距離，而使相鄰的兩個第一輸出外接端128b1、128b2錯位排列。由圖4與圖5A的比較可清楚看到，在圖5A的配置下，這些第一引腳120b1、120b2之間的距離可較第一引腳120a之間的距離更為縮小，可應用在面積較小的可撓性基板上或腳數需求較高的可撓性基板上，而達到微間隙封裝的需求。
或者，第一引腳的第一外接端的形式也可以如圖5B所示，圖5B與圖5A的主要差異在於，在圖5A中，第一外接端位於較內排(即較靠近第一晶片130)的第一引腳120b1終止在第一外接端122b1(或第一輸出外接端128b1)而未延伸到第一輸出端側114。在圖5B中，第一外接端位於較內排(即較靠近第一晶片130)的第一引腳120b3經過寬度加大的第一外接端122b3(或第一輸出外接端128b3)後寬度縮減而繼續延伸到第一輸出端側114。
此外，第一引腳的第一外接端的形式也可以如圖6所示，第一引腳120c的第一外接端122c同樣地較第一引腳120c的其他部位為寬，且這些第一引腳120c分成數組(圖中顯示兩組)，各組中的第一外接端122c接續地排列於不同排。如圖6所示，各組中的第一外接端122c接續地排列於三排，且依其與第一晶片130的最短距離由近到遠分別接續排列於最內排Li 、中間排Lm 與最外排Lo ，而各組中的第一外接端122c的寬度則由最內排Li 至最外排Lo 逐漸加大。需特別說明的是，中間排Lm 的排數根據第一外接端122c的數量而定，並非僅限於本實施例中的一排。此外，上面僅是提供數種第一外接端的形式，第一外接端的形狀與排列方式並不以上述為限制。
圖7是依照本發明的另一實施例的一種晶片封裝結構的側視示意圖。請參閱圖7，圖7的晶片封裝結構100d與圖1的晶片封裝結構100的主要差異在於，在本實施例中，晶片封裝結構100d更包括一第三可撓性基板180及一第三晶片190。第三可撓性基板180例如為單面線路基板。第三可撓性基板180包括一第三主表面181及位於第三主表面181的多個第三引腳183，第三主表面181上具有一第三晶片接合區182，各第三引腳183具有延伸入第三晶片接合區182內的一第三內接端184及遠離第三晶片接合區182的一第三外接端185。
第三晶片190配置於第三主表面181的第三晶片接合區182且透過多個第三凸塊192電性連接這些第三內接端184。第三可撓性基板180以第三主表面181面向第二主表面141接合第二可撓性基板140，使部分這些第三外接端185電性連接其餘部分的這些第二外接端152(也就是第二輸出外接端158)。
本實施例的晶片封裝結構100d在低成本的前提下，能夠提供面積更大的線路基板而更具有線路佈局上的彈性。當然，在其他實施例中，晶片封裝結構100、100d還可以視需求連接更多的可撓性基板與晶片，互連的可撓性基板與晶片的數量不以上述為限制。
綜上所述，本發明的晶片封裝結構透過第一可撓性基板以第一主表面面向第二主表面，且部分這些第一引腳的第一外接端電性連接部分這些第二引腳的第二外接端，來接合至第二可撓性基板。第一可撓性基板與第二可撓性基板可以為單面線路基板。也就是說，本發明的晶片封裝結構可以將兩塊單面線路基板反向接合，來提供雙面線路與雙晶片的效果，而增加了應用上的彈性，且具有較低的生產成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100d‧‧‧晶片封裝結構
110‧‧‧第一可撓性基板
111‧‧‧第一主表面
112‧‧‧第一晶片接合區
113‧‧‧第一輸入端側
114‧‧‧第一輸出端側
120、120a、120b1、120b2、120b3、120c‧‧‧第一引腳
121‧‧‧第一內接端
122、122a、122b1、122b2、122b3、122c‧‧‧第一外接端
123‧‧‧第一輸入引腳
124‧‧‧第一輸入內接端
125‧‧‧第一輸入外接端
126‧‧‧第一輸出引腳
127‧‧‧第一輸出內接端
128、128a、128b1、128b2、128b3‧‧‧第一輸出外接端
130‧‧‧第一晶片
132‧‧‧第一凸塊
140‧‧‧第二可撓性基板
141‧‧‧第二主表面
142‧‧‧第二晶片接合區
143‧‧‧第二輸入端側
144‧‧‧第二輸出端側
150‧‧‧第二引腳
151‧‧‧第二內接端
152‧‧‧第二外接端
153‧‧‧第二輸入引腳
154‧‧‧第二輸入內接端
155‧‧‧第二輸入外接端
156‧‧‧第二輸出引腳
157‧‧‧第二輸出內接端
158‧‧‧第二輸出外接端
160‧‧‧第二晶片
162‧‧‧第二凸塊
170‧‧‧導電膠層
180‧‧‧第三可撓性基板
181‧‧‧第三主表面
182‧‧‧第三晶片接合區
183‧‧‧第三引腳
184‧‧‧第三內接端
185‧‧‧第三外接端
190‧‧‧第三晶片
192‧‧‧第三凸塊
195‧‧‧防銲層
196‧‧‧底部填充材
Li ‧‧‧最內排
Lm ‧‧‧中間排
Lo ‧‧‧最外排
圖1是依照本發明的一實施例的一種晶片封裝結構的側視示意圖。 圖2是圖1的晶片封裝結構的第一可撓性基板隱藏防銲層及底部填充材後的俯視示意圖。 圖3是圖1的晶片封裝結構的第二可撓性基板隱藏防銲層及底部填充材後的仰視示意圖。 圖4至圖6分別是依照本發明的其他實施例的多種晶片封裝結構的引腳的外接端的局部示意圖。 圖7是依照本發明的另一實施例的一種晶片封裝結構的側視示意圖。
100‧‧‧晶片封裝結構
110‧‧‧第一可撓性基板
111‧‧‧第一主表面
112‧‧‧第一晶片接合區
120‧‧‧第一引腳
121‧‧‧第一內接端
122‧‧‧第一外接端
123‧‧‧第一輸入引腳
124‧‧‧第一輸入內接端
125‧‧‧第一輸入外接端
126‧‧‧第一輸出引腳
127‧‧‧第一輸出內接端
128‧‧‧第一輸出外接端
130‧‧‧第一晶片
132‧‧‧第一凸塊
140‧‧‧第二可撓性基板
141‧‧‧第二主表面
142‧‧‧第二晶片接合區
150‧‧‧第二引腳
151‧‧‧第二內接端
152‧‧‧第二外接端
153‧‧‧第二輸入引腳
154‧‧‧第二輸入內接端
155‧‧‧第二輸入外接端
156‧‧‧第二輸出引腳
157‧‧‧第二輸出內接端
158‧‧‧第二輸出外接端
160‧‧‧第二晶片
162‧‧‧第二凸塊
170‧‧‧導電膠層
195‧‧‧防銲層
196‧‧‧底部填充材

Claims (13)

  1. 一種晶片封裝結構，包括： 一第一可撓性基板，包括一第一主表面及位於該第一主表面的多個第一引腳，該第一主表面上具有一第一晶片接合區，各該第一引腳具有延伸入該第一晶片接合區內的一第一內接端及遠離該第一晶片接合區的一第一外接端； 一第一晶片，配置於該第一主表面的該第一晶片接合區且電性連接該些第一內接端； 一第二可撓性基板，包括一第二主表面及位於該第二主表面的多個第二引腳，該第二主表面上具有一第二晶片接合區，各該第二引腳具有延伸入該第二晶片接合區內的一第二內接端及遠離該第二晶片接合區的一第二外接端；以及 一第二晶片，配置於該第二主表面的該第二晶片接合區且電性連接該些第二內接端； 其中該第一可撓性基板以該第一主表面面向該第二主表面接合該第二可撓性基板，使部分該些第一外接端電性連接部分該些第二外接端。
  2. 如申請專利範圍第1項所述的晶片封裝結構，其中該第一可撓性基板具有相對的一第一輸入端側及一第一輸出端側，該第二可撓性基板具有相對的一第二輸入端側及一第二輸出端側。
  3. 如申請專利範圍第2項所述的晶片封裝結構，其中該第一可撓性基板以該第一輸出端側接合該第二可撓性基板的該第二輸入端側。
  4. 如申請專利範圍第2項所述的晶片封裝結構，其中該些第一引腳包括多個第一輸入引腳與多個第一輸出引腳，各該第一輸入引腳具有延伸入該第一晶片接合區內的一第一輸入內接端及鄰近該第一輸入端側的一第一輸入外接端，各該第一輸出引腳具有延伸入該第一晶片接合區內的一第一輸出內接端及鄰近該第一輸出端側的一第一輸出外接端，該些第二引腳包括多個第二輸入引腳與多個第二輸出引腳，各該第二輸入引腳具有延伸入該第二晶片接合區內的一第二輸入內接端及鄰近該第二輸入端側的一第二輸入外接端，各該第二輸出引腳具有延伸入該第二晶片接合區內的一第二輸出內接端及鄰近該第二輸出端側的一第二輸出外接端。
  5. 如申請專利範圍第4項所述的晶片封裝結構，其中該些第一輸出外接端分別對應於且電性連接於該些第二輸入外接端。
  6. 如申請專利範圍第4項所述的晶片封裝結構，其中該些第一輸出外接端沿著該第一輸出端側排列成多排。
  7. 如申請專利範圍第1項所述的晶片封裝結構，其中在各該第一引腳中，該第一外接端的寬度大於或等於該第一內接端的寬度，在各該第二引腳中，該第二外接端的寬度大於或等於該第二內接端的寬度。
  8. 如申請專利範圍第1項所述的晶片封裝結構，其中，其中一個該第一外接端與該第一晶片之間的最短距離不同於相鄰的另一個該第一外接端與該第一晶片之間的最短距離，而使相鄰的兩個該第一外接端錯位，其中一個該第二外接端與該第二晶片之間的最短距離不同於相鄰的另一個該第二外接端與該第二晶片之間的最短距離，而使相鄰的兩個該第二外接端錯位。
  9. 如申請專利範圍第1項所述的晶片封裝結構，更包括： 一導電膠層，配置在該第一主表面與該第二主表面之間，部分該些第一外接端透過該導電膠層電性連接部分該些第二外接端。
  10. 如申請專利範圍第9項所述的晶片封裝結構，其中該導電膠層包括異方性導電膠層(Anisotropic Conductive Film, ACF)。
  11. 如申請專利範圍第1項所述的晶片封裝結構，更包括： 一第三可撓性基板，包括一第三主表面及位於該第三主表面的多個第三引腳，該第三主表面上具有一第三晶片接合區，各該第三引腳具有延伸入該第三晶片接合區內的一第三內接端及遠離該第三晶片接合區的一第三外接端；以及 一第三晶片，配置於該第三主表面的該第三晶片接合區且電性連接該些第三內接端； 其中該第三可撓性基板以該第三主表面面向該第二主表面接合該第二可撓性基板，使部分該些第三外接端電性連接其餘部分的該些第二外接端。
  12. 如申請專利範圍第11項所述的晶片封裝結構，其中該第三可撓性基板為單面線路基板。
  13. 如申請專利範圍第1項所述的晶片封裝結構，其中該第一可撓性基板與該第二可撓性基板分別為單面線路基板。
TW105114270A 2016-05-09 2016-05-09 晶片封裝結構 TW201740173A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105114270A TW201740173A (zh) 2016-05-09 2016-05-09 晶片封裝結構
CN201610602241.2A CN107359148A (zh) 2016-05-09 2016-07-28 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105114270A TW201740173A (zh) 2016-05-09 2016-05-09 晶片封裝結構

Publications (1)

Publication Number Publication Date
TW201740173A true TW201740173A (zh) 2017-11-16

Family

ID=60271068

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105114270A TW201740173A (zh) 2016-05-09 2016-05-09 晶片封裝結構

Country Status (2)

Country Link
CN (1) CN107359148A (zh)
TW (1) TW201740173A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3833425B2 (ja) * 1999-10-27 2006-10-11 富士通株式会社 プリント配線板どうしの接続方法およびプリント基板
CN100442495C (zh) * 2005-10-12 2008-12-10 南茂科技股份有限公司 用于封装的可挠性基板
CN103296489B (zh) * 2012-04-13 2015-08-26 上海天马微电子有限公司 连接装置、平板装置、图像传感器、显示器及触摸设备
TWM457965U (zh) * 2013-03-18 2013-07-21 Unidisplay Inc 軟性電路板及覆晶薄膜

Also Published As

Publication number Publication date
CN107359148A (zh) 2017-11-17

Similar Documents

Publication Publication Date Title
TWI724189B (zh) 膜產品及膜封裝
US11133262B2 (en) Semiconductor packages and display devices including the same
TWI653717B (zh) 薄膜覆晶封裝結構
US20230077996A1 (en) Chip-on-film packages and display apparatuses including the same
US8269322B2 (en) Tape wiring substrate and tape package using the same
US20120080789A1 (en) SEMICONDUCTOR CHIP AND MOUNTING STRUCTURE OF THE SAME (as amended)
TWI509750B (zh) 多晶片捲帶封裝結構
TWI615934B (zh) 半導體裝置、顯示面板總成、半導體結構
KR102391249B1 (ko) 표시 장치
WO2024120485A1 (zh) 可挠性线路板、薄膜覆晶封装结构及显示装置
US7247936B2 (en) Tape circuit substrate having wavy beam leads and semiconductor chip package using the same
WO2017045372A1 (zh) 显示面板的封装结构、转接板、封装方法及显示装置
TWI515865B (zh) 多晶片堆疊封裝結構及其製造方法
TWI601255B (zh) 薄膜覆晶封裝結構
TWI726675B (zh) 薄膜覆晶封裝結構
TW201740173A (zh) 晶片封裝結構
TWI726427B (zh) 元件基板
CN111106097B (zh) 膜上芯片封装件
TWI392948B (zh) 主動元件陣列基板
TW202001360A (zh) 電子裝置
TWI734993B (zh) 帶狀配線基板以及半導體裝置
TWM560607U (zh) 液晶顯示器連接結構
JP4484750B2 (ja) 配線基板およびそれを備えた電子回路素子ならびに表示装置
TW200522131A (en) Flexible carrier and flexible circuit board