CN102005429A - Tcp型半导体器件 - Google Patents

Tcp型半导体器件 Download PDF

Info

Publication number
CN102005429A
CN102005429A CN2010102732472A CN201010273247A CN102005429A CN 102005429 A CN102005429 A CN 102005429A CN 2010102732472 A CN2010102732472 A CN 2010102732472A CN 201010273247 A CN201010273247 A CN 201010273247A CN 102005429 A CN102005429 A CN 102005429A
Authority
CN
China
Prior art keywords
leads
lead
basement membrane
wire
tcp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102732472A
Other languages
English (en)
Inventor
佐佐木卓
村上弘治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102005429A publication Critical patent/CN102005429A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供一种TCP型半导体器件。TCP型半导体器件包括：基膜；半导体芯片，该半导体芯片安装在基膜上；以及多条引线，所述多条引线形成在基膜上并且与半导体芯片电气连接。每条引线的外部端子部分包括：具有第一厚度的第一部分；和具有比第一厚度薄的第二厚度的第二部分。第一部分和第二部分被布置为在多条引线中的相邻的两条之间彼此相对。

Description

TCP型半导体器件
技术领域
本发明涉及半导体器件及其测试方法。特别地，本发明涉及TCP(带载封装)型半导体器件及其测试方法。
背景技术
已知用于半导体器件的测试的探针卡。探针卡包括与测试对象的测试端子接触的大量的探针。因此，通过下面所述进行测试：使探针中的每一个的尖端与对应的测试端子接触，将来自于测试仪的测试信号通过探针卡提供给测试对象，并且获得来自于测试对象的输出的信号。同时，为了防止短路故障，要求使探针与对应的测试端子精确地接触。
另一方面，近年来，由于半导体器件的小型化和端子的数目的增加导致测试端子之间的节距变得更窄。因此，要求探针卡对应于测试端子之间的节距的变窄。例如，预计的是，随着测试端子之间的节距的变窄，减少探针卡的相邻的探针的尖端之间的节距。然而，由于必须确保相邻的探针之间的绝缘性质，所以存在对于减少探针的尖端之间的节距的限制。因此，已经提出在多行中分布探针的尖端位置。因此，能够确保探针之间的绝缘性质并且减少探针的尖端之间的实际节距。因此，能够对应于测试端子之间的节距的变窄。例如，在专利文献1、2以及3中公布了具有此种探针图案的探针卡。
还已知TCP(带载封装)型半导体器件。对于TCP型半导体器件，半导体芯片被安装在诸如TAB(卷带自动焊接)带的基膜上。TCP型半导体器件还包括通常被称为COF(覆晶薄膜)的膜。
图1是示意性地示出在专利文献4中公布的TCP型半导体器件的平面图。在图1中，半导体芯片120被安装在基膜(载带)110上。多条引线130和多个接触焊盘140也被形成在基膜110上。多条引线130中的每一条将多个接触焊盘140中的对应的一个电气地连接至半导体芯片120。
更加具体地，如图1中所示，阻焊剂SR被形成为部分地覆盖引线130中的每一条。阻焊剂SR是施加在引线130上的树脂，并且用于电气地绝缘引线130并且减少诸如腐蚀的化学应力和通过外力施加给引线130的物理应力。形成在没有形成阻焊剂SR的区域中的引线130用作可电气地连接至外部的端子，并且此区域变成端子区域。半导体芯片120被安装在没有形成阻焊剂SR的中心端子区域上，并且在安装之后执行树脂密封。另一方面，没有形成阻焊剂SR的外端子区域是外部端子区域并且被电气地连接至接触焊盘140。
接触焊盘140是在半导体器件的测试中使用的测试端子并且位于基膜110上的预定的区域(焊盘布局区域RP)中。换言之，在半导体器件的测试中，探针卡的探针与焊盘布局区域RP中的接触焊盘140接触。因此，测试信号通过接触焊盘140和引线130提供给半导体芯片120，并且从半导体芯片120获得输出信号。应注意的是，在这里使用的探针卡也具有其中探针的尖端位置被分布到多行的探针图案。对应于此探针图案，接触焊盘140被分布地位于多行中，如图1中所示。
在图1中，基膜110的宽度方向和延伸方向分别沿着x方向和y方向。沿着y方向重复地形成图1中所示的结构。在测试完成之后，当一个接一个地切割半导体芯片120时，沿着图1中的虚线所示的切割线CL切割基膜110和多条引线130。同时，焊盘布局区域RP内的接触焊盘140保留在基膜110上。
引用列表：
[专利文献1]：JP-A-Heisei 8-94668
[专利文献2]：JP-A-Heisei 8-222299
[专利文献3]：JU-A-Heisei 4-5643
[专利文献4]：JP 2004-356339A
发明内容
近年来，半导体芯片中的端子的数目增加并且在测试期间提供给半导体芯片的测试信号的数目和从半导体芯片输出的信号的数目也增加。这意味着在图1中所示的TCP型半导体器件中的接触焊盘140的数目增加。接触焊盘140的数目的增加引起焊盘布局区域PR的增加，即，基膜110的宽度和长度的增加。结果，TCP型半导体器件的制造成本增加。因此，需要能够减少TCP型半导体器件的制造成本的技术。
本发明的主题是提供一种TCP型半导体器件，其中能够减少制造成本。
在本发明的一个方面，TCP型半导体器件包括：基膜；半导体芯片，该半导体芯片安装在基膜上；以及多条引线，所述多条引线形成在基膜上并且与半导体芯片电气地连接。多条引线中的每一条具有在外部暴露的外部端子部分。每条引线的外部端子部分包括：具有第一厚度的第一部分；和具有比第一厚度薄的第二厚度的第二部分。第一部分和第二部分被布置为在多条引线中的相邻的两条之间彼此相对。
在本发明的另一方面中，TCP型半导体器件包括：基膜，该基膜具有多个器件区域，多个器件区域中的每一个被切割线围绕，其中沿着切割线切割基膜；和多个半导体器件，多个半导体器件中的每一个被布置在多个器件区域中的对应的一个的内部。多个半导体器件中的每一个包括：半导体芯片，该半导体芯片被布置在多个器件区域中的对应的一个的基膜内部；和多条引线，多条引线形成在基膜上并且与半导体芯片电气地连接。多条引线中的每一条具有在外部暴露的外部端子部分。每条引线的外部端子部分包括：具有第一厚度的第一部分；和具有比第一厚度薄的第二厚度的第二部分。第一部分和第二部分被布置为在多条引线中的相邻的两条之间彼此相对。
根据本发明，能够减少TCP型半导体器件的制造成本。
附图说明
结合附图，根据某些实施例的以下描述，本发明的以上和其它目标、优点和特征将更加明显，其中：
图1是示意性地示出传统的TCP型半导体器件的平面图；
图2是示意性地示出根据本发明的实施例的TCP型半导体器件的平面图；
图3是示出根据本实施例的TCP型半导体器件的一个单元的平面图；
图4是示出根据本实施例的外部端子部分的结构的透视图；
图5是图4中所示的外部端子部分的构造的平面图；
图6是沿着图5的线A-A’截取的半导体器件的横截面图；
图7是示出根据本实施例的外部端子部分与探针之间的连接的透视图；
图8是示出根据本实施例的外部端子部分与探针之间的连接的侧视图；
图9A示出比较示例中的接触裕量；
图9B示出本实施例中的接触裕量；
图10是示出外部端子部分和基板侧电极之间的连接的横截面图；
图11是示出根据本实施例的外部端子部分的第一修改的平面图；
图12是示出根据本实施例的外部端子部分的第二修改的平面图；
图13是示出根据本实施例的外部端子部分的第三修改的平面图；以及
图14是示出根据本实施例的外部端子部分的第四修改的透视图。
具体实施方式
参考附图将会详细地描述根据本发明的TCP型半导体器件。
1.构造
图2示意性地示出根据本实施例的TCP型半导体器件的构造。在TCP型半导体器件中使用诸如TAB带的基膜(载带)10。如图2中所示，基膜10的宽度方向和延伸方向分别沿着x方向和y方向。x方向和y方向沿着相互垂直的方向。
多个半导体芯片20被安装在基膜10上。更加具体地，基膜10具有沿着y方向顺序地定位的多个器件区域RD。器件区域RD中的每一个是基膜10上由切割线CL围绕的区域。多个半导体芯片20分别位于多个器件区域RD的内部。一个半导体器件1整体地对应于一个器件区域RD的内部。就是说，沿着y方向在基膜10上重复地定位半导体器件1。当一个接一个地分离半导体器件时，沿着切割线CL切割基膜10。应注意的是，在本实施例中，没有在基膜10上提供如图1中所示的焊盘布局区域PR。如图2中所示，仅器件区域RD重复地出现。
图3示出TCP型半导体器件的一个单元。如图3中所示，一个半导体器件1包括被安装在基膜10上的半导体芯片20和形成在基膜10上的多条引线30。多条引线30被电气地连接至半导体芯片20。更加具体地，引线30中的每一条具有第一端31和位于第一端31的相对侧上的第二端32。在两端当中，第一端31直接地连接至半导体芯片20并且第二端32是开放的。
另外，阻焊剂SR形成为部分地覆盖引线30。阻焊剂SR是被施加在引线30上的树脂，并且用于电气地绝缘引线30并且减少诸如腐蚀的化学应力和外力施加给引线30的物理应力。没有形成阻焊剂SR的区域中的引线30变成可电气地连接至外部的端子。半导体芯片20被安装在没有形成阻焊剂SR的中心部分的附近的区域中并且在安装之后执行树脂密封。这样被覆盖有阻焊剂SR或者半导体芯片20的区域在下文中被称为“覆盖区域RC”。覆盖区域RC中的引线30基本上被覆盖有阻焊剂SR或者用于在安装半导体芯片20之后进行密封的树脂，并且覆盖区域RC中的引线30没有被暴露。
另一方面，在覆盖区域RC的外部的区域中，引线30暴露在外部。引线30的被暴露的部分是被用于与其它器件相连接的外部端子部分(外部连接端子)40。例如，当半导体芯片20是用于驱动液晶显示面板的IC时，外部端子部分40被连接至液晶显示面板的电极。因此，用于驱动液晶显示面板的半导体芯片20和液晶显示面板被电气地相互连接。应注意的是，连接程序通常被称为OLB(外引线焊接)。
形成引线30中的每一条的外部端子部分40的区域在下文中被称为“外部端子区域(OLB区域)RE”。如图3中所示，在外部端子区域RE中，引线30中的每一条的外部端子部分40在y方向上延伸并且外部端子部分40相互平行。此外，外部端子部分40中的每一个的尖端部分是上述的第二端32。应注意的是，外部端子区域RE的两个相对侧当中，半导体芯片20方的一侧对应于覆盖区域RC的一侧，并且另一侧对应于切割线CL的一侧。即，外部端子区域RE没有凸出到切割线CL的外部。
应注意的是，优选的是，如图3中所示，所有的引线30在外部端子区域RE中具有相同的长度。换言之，优选的是，对于所有的引线30来说，外部端子部分40长度是相同的。外部端子部分40中的每一个延伸到离切割线CL相同距离的位置并且第二端32(尖端部分)的位置沿着x方向对齐。在有利于制造半导体器件的方面，其中所有的尖端这样对齐的引线30是优选的。
在本实施例中，没有在基膜10上提供如图1中所示的焊盘布局区域RP。即，没有提供图1中所示的专用于测试的接触焊盘140，并且从基膜10移除焊盘布局区域RP。如图3中所示，引线30中的每一条的第二端32没有被连接至专用于测试的接触焊盘并且形成引线30的终止。所有的引线30形成在切割线CL的内部而没有突出到切割线CL的外部。
根据本实施例，在半导体器件1的测试中，没有使用专用于与探针接触的接触焊盘。替代接触焊盘，外部端子区域RE内的外部端子部分40的部分被用于与探针接触。被用于与探针接触的此部分在下文中被称为“测试焊盘部分”。就是说，引线30中的每一条的外部端子部分40具有测试焊盘部分，该测试焊盘部分不仅用于与其它的器件相接触，而且还在半导体器件1的测试期间与探针接触。
图4示出根据本实施例的外部端子部分40的构造示例的透视图。图5是图4中所示的构造的平面图。图6是沿着图5的线A-A’截取的半导体器件的横截面图。图4至图6中的x方向、y方向和z方向相互正交。x方向和y方向平行于基膜10的表面，并且z方向是与基膜10垂直的方向。引线30中的每一条的外部端子部分40的延伸方向是y方向，其宽度方向是x方向并且其厚度方向是z方向。沿着y方向基本上平行地形成多条引线30的外部端子部分40并且它们的宽度基本上相同。
如图4和图6中所示，引线30中的每一条的外部端子部分30包括相对厚的第一部分41，和相对薄的第二部分42。第一部分41的厚度(在z方向中的高度)是第一厚度t1并且第二部分42的厚度是比第一厚度t1薄(＜t1)的第二厚度t2。例如，第一厚度t1是8μm并且第二厚度t2是4μm。这样，第一部分41比第二部分42厚并且第二部分42比第一部分41薄。换言之，当从基膜10看时，第一部分41比第二部分42高并且第二部分42比第一部分41低。在引线30中的每一条的外部端子部分40中，第一部分41和第二部分42彼此相邻，导致在第一部分41和第二部分42之间的边界处形成台阶。
另外，在相邻的引线30之间，第一部分41和第二部分42被定位为彼此相对。例如，在图5中，引线30-11与引线30-21相邻，并且引线30-11的第一部分41与引线30-21的第二部分42相对，而引线30-21的第一部分41与引线30-11的第二部分42相对。对于其它相邻的引线30的组合来说也是一样。结果，某引线30的第一部分41必须相对于相邻的引线30的第二部分42横向地定位。就是说，由低的第二部分42围绕高的第一部分41。在本实施例中，由低的第二部分42围绕的高的第一部分41被用作上述的“测试焊盘部分”。在这样的情况下，如稍后详细地描述的，接触裕量增加并且引线30之间的节距能够减少。
在外部端子区域RE中，优选的是，第一部分41和第二部分42被规则地或者周期地布置。例如，在图5中，第二部分42以交错的方式位于两个位置中的一个中。更加具体地，多条引线30被划分为两个组G1和G2。第一组G1包括引线30-1i并且第二组G2包括引线30-2i(i＝1、2、3、…)。对于第一组G1的引线30-1i，第一部分41沿着x方向对齐并且第二部分42也沿着x方向对齐。此外，对于第二组G2的引线30-2i，第一部分41沿着x方向对齐并且第二部分42也沿着x方向对齐。因此，第一组G1的引线30-1i和第二组G2的引线30-2i被交替地布置。当这样规则地布置第一部分41和第二部分42时，有助于使每个探针一个接一个精确地接触对应的测试焊盘部分(41)。
应注意的是，在图4至图6中所示的示例中，厚的第一部分41占据外部端子部分40的大部分区域并且薄的第二部分42仅形成在外部端子部分40的小区域中。在此意义上，第一部分41能够被称为普通部分并且第二部分42能够被称为凹陷部分。通过湿法蚀刻外部端子部分40的预定区域(普通部分)或者相似的处理能够形成凹陷部分42。如图4和图5中所示，在y方向上，相邻的引线30之间，凹陷部分42定位不同。即，在相邻的引线30之间，凹陷部分42的位置在y方向上移位。结果，测试焊盘部分41的位置在y方向中移位。应注意的是，优选的是，对于多条引线30来说，凹陷部分42沿着y方向的长度是均匀的。
2.测试和安装
2-1.测试
根据本实施例，在半导体器件1的测试中，没有使用专用于与探针接触的接触焊盘。替代接触焊盘，外部端子区域RE内的外部端子部分40的部分(第一部分41)被用作用于与探针接触的测试焊盘部分。图7和图8分别是透视图和侧视图，其示出测试期间外部端子部分40和探针50之间的连接。如图7和图8中所示，探针50与由低的第二部分42围绕的高的第一部分41相接触。就是说，由低的第二部分42围绕的高的第一部分41用作“测试焊盘部分”。
没有提供如图1中所示的专用于测试的接触焊盘140，并且从基膜10移除焊盘布局区域RP。结果，相对于图1中所示的，能够显著地减少一个半导体芯片20所要求的基膜的面积。因此，能够减少材料成本并且提高基膜10上的半导体芯片20的布置效率。因此，能够减少半导体器件1的制造成本。
另外，在相邻的引线30之间，测试焊盘部分41的位置在y方向上移位。因此，防止被连接至相邻的引线30的测试焊盘部分41的探针50产生短路。
此外，由低的第二部分42围绕测试焊盘部分41意味着确保了测试焊盘部分41周围的空间。因此，即使探针位置稍微地移位，也防止一个探针50与两个相邻的引线30同时接触。换言之，用于探针50的位置移位的容许量变大并且接触裕量增加。
作为比较示例，如图9A中所示，假定探针50与具有相同高度的引线300接触。当探针50的尖端直径等于或者大于引线300的宽度时，用于探针50的位置移位的容许量(接触裕量Ma)主要落入了比引线300之间的间距(相邻的引线的相对侧之间的距离)小的范围内。当探针50的位置移位大于间距时，探针50同时与两个相邻的引线300接触从而产生短路错误。因此，图9A的情况下的接触裕量Ma小。为了增加接触裕量Ma，必须增加引线300之间的节距。然而，其与小型化半导体器件的要求背道而驰。
图9B示出根据本实施例的情况。在本实施例中，测试焊盘部分41被夹在低的第二部分42之间并且确保了测试焊盘部分41周围的空间。因此，与图9A中的相比，用于探针50的位置移位的容许量(接触裕量Ma)明显地增加。即，即使探针50的位置移位等于或者大于引线30之间的间距，也不会发生短路错误。这意味着引线30之间的节距能够减少而没有短路错误。随着引线30之间的节距减少，布置引线30所要求的基膜10的面积减少。这在防止由于近年来端子的数目的增加和半导体器件的小型化导致的成本的增加方面是优选的。
2-2.切割
当一个接一个地切割TCP型半导体器件1时，沿着切割线CL切割基膜10(参见图2和图3)。这时，根据本实施例，能够减少由于金属碎屑导致的短路故障。
图1中所示的情况被假定为比较示例。在此比较示例中，半导体芯片120通过引线130连接至用于测试的接触焊盘140。因此，当一个接一个地切割半导体器件1时，必须沿着切割线CL切割引线130。在此工艺中生成的金属碎屑可能在以后引起短路故障。另一方面，根据本实施例，没有提供用于测试的接触焊盘140。如图3中所示，引线30仅形成在由切割线CL围绕的器件区域RD的内部。因此，当一个接一个切割半导体器件1时没有切割引线30。结果，能够减少由于金属碎屑导致的短路故障。另外，因为不需要夹具沿着切割线CL冲压半导体器件以切割由金属制成的引线300，因此能够获得夹具的寿命被延伸的效率。
2-3.安装
根据本实施例的半导体芯片20是用于驱动诸如液晶显示面板和等离子体显示面板的显示面板的IC。半导体芯片20通过引线30电气地连接至显示面板的电极。更加具体地，显示面板包括被以矩形形式形成在基板上的多个像素和形成在基板上以驱动像素的多个电极(数据线)。多个电极电气地连接至根据本实施例的TCP型半导体器件1(封装)的多条引线30中的每一条。这样被连接至引线30的电极在下文中被称为“基板侧电极70”。
图10是示出外部端子部分40和基板侧电极70之间的连接的横截面图。基板侧电极70形成在显示面板的玻璃基板60上。基板侧电极70通过ACF(异方性导电膜)80连接至TCP型半导体器件1的外部端子部分40。在外部端子部分40侧，高的第一部分41与ACF 80相接触。在接触面积方面，期待的是，低的第二部分42(凹陷部分)尽可能地小。另外，优选的是，在多个引线30之间，第二部分42(凹陷部分)沿着y方向的长度是均匀的。在这样的情况下，外部端子部分40和ACF 80的接触面积变得均匀。
3.修改
3-1.第一修改
在图5中所示的前述示例中，第一组G1中的引线30-i1的尖端(第二端32)被包括在薄的第二部分42中并且属于第二组G2的引线30-i2的尖端(第二端32)被包括在厚的第一部分41中。就是说，连接至基板侧电极70的外部端子部分41的尖端厚度取决于引线30而改变。
图11是示出外部端子部分40的第一修改的平面图。在此修改中，所有的引线30的尖端(第二端32)被包括在厚的第一部分41中。就是说，对于所有的引线30而言，外部端子部分40的尖端厚度是均匀的。在这样的情况下，提高了将外部端子部分40连接至基板侧电极30时的平衡。
3-2.第二修改
尽管在图5中所示的前述示例中，测试焊盘部分41被布置为分布成两级，测试焊盘部分41可以被分布成三级或者更多。例如，在图12中，测试焊盘部分41被布置为分布成三级。在这样的情况下，多条引线30被划分为三个组G1至G3。第一组G1包括引线30-1i，第二组G2包括引线30-2i，并且第三组包括引线30-3i(i＝1，2，…)。即使在这样的情况下，能够获得与上面相同的效果。
3-3.第三修改
图13是示出外部端子部分40的第三修改的平面图。第三修改是第一修改和第二修改的组合。
3-4.第四修改
图14是示出外部端子部分40的第四修改的透视图。在此修改中，薄的第二部分42占据外部端子部分40的绝大部分区域并且厚的第一部分41仅形成在其小的区域中。在此意义上，第二部分42能够被称为普通部分并且第一部分41能够被称为凸块部分。在此修改中，此凸块部分41被用作测试焊盘部分。在相邻的引线30之间，凸块部分41(测试焊盘部分41)的位置在y方向上移位。优选地使用用于与基板侧电极70相连接的第二部分42。即使在这样的情况下，也能够获得与上面相同的效果。
在上文中，已经参考附图描述了本发明的实施例。然而，应注意的是，本发明不限于上述实施例并且在不脱离本发明的原理的情况下本领域的技术人员能够进行修改。

Claims (10)

1.一种TCP型半导体器件，包括：
基膜；
半导体芯片，所述半导体芯片被安装在所述基膜上；以及
多条引线，所述多条引线形成在所述基膜上并且与所述半导体芯片电气连接，
其中所述多条引线中的每一条具有暴露在外部的外部端子部分，
其中所述每条引线的所述外部端子部分包括：
具有第一厚度的第一部分；和
具有比所述第一厚度薄的第二厚度的第二部分，并且
其中所述第一部分和所述第二部分被布置为在所述多条引线中的相邻的两条之间彼此相对。
2.根据权利要求1所述的TCP型半导体器件，其中所述每条引线的所述外部端子部分在第一方向上延伸，并且第二方向平行于所述基膜的表面并且与第一方向正交，
其中所述多条引线被分成至少两组，并且
其中在所述至少两组中的每一组中，所述第一部分沿着第二方向对齐并且所述第二部分沿着第二方向对齐。
3.根据权利要求1所述的TCP型半导体器件，其中所述每条引线的所述外部端子部分延伸到第一方向，并且对于所述多条引线，所述第二部分在第一方向上的长度是相同的。
4.根据权利要求1至3中的任何一项所述的TCP型半导体器件，其中对于所述多条引线，所述外部端子部分的尖端的厚度是同样的。
5.根据权利要求1至3中的任何一项所述的TCP型半导体器件，其中所述第一部分是在测试中与探针接触的测试焊盘部分。
6.一种TCP型半导体器件，包括：
基膜，所述基膜具有多个器件区域，所述多个器件区域中的每一个由切割线围绕，其中沿着切割线切割所述基膜；和
多个半导体器件，所述多个半导体器件中的每一个被布置在所述多个器件区域中的对应的一个的内部，
其中所述多个半导体器件中的每一个包括：
半导体芯片，所述半导体芯片被布置在所述多个器件区域中的对应的一个的内部的所述基膜上；和
多条引线，所述多条引线形成在所述基膜上并且与所述半导体芯片电气连接，
其中所述多条引线中的每一条具有暴露在外部的外部端子部分，
其中所述每条引线的所述外部端子部分包括：
具有第一厚度的第一部分；和
具有比所述第一厚度薄的第二厚度的第二部分，并且
其中所述第一部分和所述第二部分被布置为在所述多条引线中的相邻的两条之间彼此相对。
7.根据权利要求6所述的TCP型半导体器件，其中所述每条引线的所述外部端子部分在第一方向上延伸，并且第二方向平行于所述基膜的表面并且与第一方向正交，
其中所述多条引线被分成至少两组，并且
其中在所述至少两组中的每一组中，所述第一部分沿着第二方向对齐并且所述第二部分沿着第二方向对齐。
8.根据权利要求6所述的TCP型半导体器件，其中所述每条引线的所述外部端子部分延伸到第一方向，并且对于所述多条引线，所述第二部分在第一方向上的长度是相同的。
9.根据权利要求6至8中的任何一项所述的TCP型半导体器件，其中对于所述多条引线，所述外部端子部分的尖端的厚度是同样的。
10.根据权利要求6至8中的任何一项所述的TCP型半导体器件，其中所述第一部分是在测试中与探针接触的测试焊盘部分。
CN2010102732472A 2009-09-02 2010-09-02 Tcp型半导体器件 Pending CN102005429A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009202987A JP2011054797A (ja) 2009-09-02 2009-09-02 Ｔｃｐ型半導体装置
JP2009-202987 2009-09-02

Publications (1)

Publication Number Publication Date
CN102005429A true CN102005429A (zh) 2011-04-06

Family

ID=43623499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102732472A Pending CN102005429A (zh) 2009-09-02 2010-09-02 Tcp型半导体器件

Country Status (3)

Country Link
US (1) US20110049514A1 (zh)
JP (1) JP2011054797A (zh)
CN (1) CN102005429A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120009702A (ko) * 2010-07-20 2012-02-02 삼성전자주식회사 필름 회로 기판의 제조 방법 및 칩 패키지의 제조 방법
KR102051122B1 (ko) * 2013-06-18 2019-12-02 삼성전자주식회사 표시 장치
CN111584456A (zh) * 2020-05-08 2020-08-25 武汉华星光电半导体显示技术有限公司 覆晶薄膜
KR20210152628A (ko) * 2020-06-08 2021-12-16 삼성디스플레이 주식회사 칩 온 필름, 표시 장치, 칩 온 필름의 제조 방법, 및 칩 온 필름의 제조 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049193A (ja) * 1998-07-31 2000-02-18 Kyocera Corp 半導体素子の実装構造体
JP2006214737A (ja) * 2005-02-01 2006-08-17 Sanyo Epson Imaging Devices Corp プローブ、検査装置および電気光学装置の製造方法
CN1822359A (zh) * 2005-02-15 2006-08-23 松下电器产业株式会社 Tab带子及tab带子的制造方法
JP2006269605A (ja) * 2005-03-23 2006-10-05 Shinko Electric Ind Co Ltd フレキシブル回路基板及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750381A (ja) * 1993-08-09 1995-02-21 Hitachi Ltd 半導体装置およびその実装構造
JPH0894668A (ja) * 1994-09-28 1996-04-12 Nitto Denko Corp プローブ
JP2003332380A (ja) * 2002-03-06 2003-11-21 Seiko Epson Corp 電子デバイス及びその製造方法並びに電子機器
JP2010123910A (ja) * 2008-10-21 2010-06-03 Renesas Electronics Corp Ｔｃｐ型半導体装置及びそのテスト方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049193A (ja) * 1998-07-31 2000-02-18 Kyocera Corp 半導体素子の実装構造体
JP2006214737A (ja) * 2005-02-01 2006-08-17 Sanyo Epson Imaging Devices Corp プローブ、検査装置および電気光学装置の製造方法
CN1822359A (zh) * 2005-02-15 2006-08-23 松下电器产业株式会社 Tab带子及tab带子的制造方法
JP2006269605A (ja) * 2005-03-23 2006-10-05 Shinko Electric Ind Co Ltd フレキシブル回路基板及びその製造方法
TW200711544A (en) * 2005-03-23 2007-03-16 Shinko Electric Ind Co Flexible circuit substrate and method of manufacturing the same

Also Published As

Publication number Publication date
JP2011054797A (ja) 2011-03-17
US20110049514A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
US7263771B2 (en) Method of manufacturing a contact sheet and socket including same
KR101436036B1 (ko) 플립 칩 실장 기판
CN102790040A (zh) 具有芯片裂纹检测结构的半导体器件
CN1841859B (zh) 与半导体封装结合使用的触头组件
CN102005428A (zh) Tcp型半导体器件
US6710547B2 (en) Organic EL display device
CN102005429A (zh) Tcp型半导体器件
CN1568543B (zh) 半导体元件
US9589882B2 (en) Semiconductor device
KR100479190B1 (ko) 반도체장치 및 이의 와이어본딩방법
TWI412094B (zh) 捲帶載體封裝型半導體裝置及其測試方法
US20090134506A1 (en) Semiconductor device, method for manufacturing the same, and flexible substrate for mounting semiconductor
JPH057868B2 (zh)
CN112270907B (zh) 一种驱动电路载体和显示装置
CN110391207A (zh) 薄膜覆晶封装结构
JP2007300000A (ja) バンプ構造およびその形成方法、ならびにそれを用いた半導体装置
KR100612783B1 (ko) 반도체 장치
CN101601129B (zh) 安装基板和电子设备
JPH07335692A (ja) 半導体集積回路装置
JP5990438B2 (ja) 半導体装置の製造方法
CN117133779A (zh) 阵列基板母板、制备方法、阵列基板以及显示装置
JP3887620B2 (ja) 半導体素子及び半導体装置
US7306958B2 (en) Composite pattern for monitoring various defects of semiconductor device
CN117750612A (zh) 软性电路基板的线路结构
CN112151593A (zh) 显示面板及其测试方法和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110406