JP5990438B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5990438B2
JP5990438B2 JP2012201566A JP2012201566A JP5990438B2 JP 5990438 B2 JP5990438 B2 JP 5990438B2 JP 2012201566 A JP2012201566 A JP 2012201566A JP 2012201566 A JP2012201566 A JP 2012201566A JP 5990438 B2 JP5990438 B2 JP 5990438B2
Authority
JP
Japan
Prior art keywords
region
wiring
wire bonding
semiconductor device
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012201566A
Other languages
English (en)
Other versions
JP2014056966A (ja
Inventor
兼也 広永
兼也 広永
雅敏 安永
雅敏 安永
平井　達也
達也 平井
壮司 黒田
壮司 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012201566A priority Critical patent/JP5990438B2/ja
Priority to KR20130108901A priority patent/KR20140035265A/ko
Priority to US14/024,896 priority patent/US9130062B2/en
Priority to CN201711319780.6A priority patent/CN108109926B/zh
Priority to CN201310425433.7A priority patent/CN103681387B/zh
Publication of JP2014056966A publication Critical patent/JP2014056966A/ja
Priority to HK18109353.2A priority patent/HK1249963A1/zh
Priority to US14/841,409 priority patent/US9589923B2/en
Application granted granted Critical
Publication of JP5990438B2 publication Critical patent/JP5990438B2/ja
Priority to US15/414,919 priority patent/US10050011B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8513—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造技術に関し、例えば、半導体チップと基材とを金属ワイヤによって接続する工程を有する半導体装置の製造技術に適用して有効な技術に関する。
特開２００７−２１４２１７号公報（特許文献１）には、配線基板の半導体チップ搭載載領域の周囲に電源電位あるいは基準電位（ＧＮＤ電位）を印加する帯状配線を配置し、この帯状配線に凹凸形状を形成する技術が記載されている。この技術では、帯状配線に形成した凹凸形状をワイヤボンディング時の位置認識に使用するとしている。
特開２００１−１６８２２３号公報（特許文献２）には、電源リングに凸部を設け、かつ、ＧＮＤリングに凹部を設けて、凸部と凹部が互い違いに噛み合うように電源リングとＧＮＤリングとを配置する技術が記載されている。この技術では、上述したように電源リングとＧＮＤリングを構成することにより、カップリング容量を増大させて、スイッチングノイズの影響を低減することができるとしている。
特開２００４−１０３７２０号公報（特許文献３）には、ＧＮＤリングと、その外側に配置された電源リングにおいて、例えば、特許文献３の図７に示すように、ＧＮＤリングや電源リングと接続するための配線が配線基板の内部に設けられている構造が記載されている。
特開２００７−２１４２１７号公報 特開２００１−１６８２２３号公報 特開２００４−１０３７２０号公報
例えば、半導体装置においては、配線基板上に搭載した半導体チップに形成されているパッドと、配線基板に形成されている端子とを金属ワイヤで接続することが行われている。特に、電源電位や基準電位（グランド電位、ＧＮＤ電位）の安定化を図る観点から、一部の半導体装置では、上述した端子（ボンディングフィンガ）とは別に、配線基板上に帯状配線を設ける場合がある。すなわち、電源電位や基準電位が印加される帯状配線を配線基板上に設け、この帯状配線と半導体チップとを複数の金属ワイヤで接続することにより、半導体チップに供給される電源電位や基準電位の安定化を図る場合がある。
ここで、通常、上述した帯状配線は全体が露出しているのではなく、大部分がソルダレジストと呼ばれる絶縁膜で覆われており、このソルダレジストに設けられた開口部から露出する帯状配線の露出領域に金属ワイヤを接続する構成が採られている。
このとき、ソルダレジストに開口部を形成する精度が、帯状配線を形成する精度に比べて低くなることが多く、ソルダレジストに形成された開口部が設計位置からずれることがある。この場合、本来、金属ワイヤを接続する帯状配線の露出領域がソルダレジストに覆われる事態が発生し、正常にワイヤボンディングすることができない問題点が発生することを本発明者は新たに見出した。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、平面視において、配線基板の第１主面に、半導体チップの外縁に沿って、帯状配線が配置され、この帯状配線の一部を覆うように絶縁膜が形成されている。そして、この絶縁膜には、開口部が形成され、この開口部からは、帯状配線の第１領域と、第１領域に対応して設けられたマーク領域とが露出している。
ここで、半導体チップと配線基板を金属ワイヤで接続する工程は、マーク領域を検出することにより、第１領域の位置を特定した後、特定した第１領域の位置に基づいて、金属ワイヤを第１領域に電気的に接続するものである。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
ＢＧＡパッケージからなる半導体装置を上面から見た平面図である。 半導体装置を上面から見た図であり、樹脂を透視して示す図である。 半導体装置を裏面から見た図である。 図１のＡ−Ａ線で切断した断面図である。 ＢＧＡパッケージからなる半導体装置を製造する工程の流れを示すフローチャートである。 関連技術における半導体装置の構成例を示す模式図である。 図６に示す開口部から露出する帯状配線の一部領域を拡大した図である。 関連技術におけるワイヤボンディング工程の流れを示すフローチャートである。 目視による目合わせの一例を示す図である。 図９に示す目視による目合わせをした後に、ある半導体装置についてワイヤボンディングを実施した様子を示す図である。 ソルダレジストに形成された開口部の位置が設計値から左側にずれた半導体装置を使用して目視による目合わせを実施した様子を示す図である。 目視による目合わせが実施された半導体装置とは別の半導体装置にワイヤボンディング工程を実施する様子を示す模式図である。 カメラ認識によってパターンを検出する例を示す模式図である。 カメラ認識によってパターンを検出する他の例を示す模式図である。 ソルダレジストに形成された開口部から露出する帯状配線に対して、カメラによるパターン認識を実施する様子を示す図である。 パターンマッチングを実施する様子を示す図である。 開口部の角部を認識領域に含めてカメラ認識を実施する様子を示す図である。 実施の形態１における半導体装置の構成例を示す模式図である。 ソルダレジストに形成された開口部の近傍領域を示す拡大図である。 目視による目合わせを実施する様子を示す模式図である。 ソルダレジストに形成された開口部の位置が設計値から左側にずれた半導体装置を使用して目視による目合わせを実施した様子を示す図である。 ソルダレジストに形成された開口部が設計値よりも右側にずれている半導体装置を示す図である。 開口部から露出する帯状配線の一部領域とマークとを拡大して示す図である。 実施の形態１において、カメラの認識領域に含まれる認識パターンの一例を示す図である。 ソルダレジストに形成された開口部から露出する帯状配線に対して、カメラによるパターン認識を実施する様子を示す図である。 実施の形態１における半導体装置の製造工程を示す断面図である。 図２６に続く半導体装置の製造工程を示す断面図である。 図２７に続く半導体装置の製造工程を示す断面図である。 図２８に続く半導体装置の製造工程を示す断面図である。 図２９に続く半導体装置の製造工程を示す断面図である。 図３０に続く半導体装置の製造工程を示す断面図である。 図３１に続く半導体装置の製造工程を示す断面図である。 実施の形態１におけるワイヤボンディング工程の流れを示すフローチャートである。 実施の形態１におけるワイヤボンディング工程を示す図である。 図３４に続くワイヤボンディング工程を示す図である。 図３５に続くワイヤボンディング工程を示す図である。 図３６に続くワイヤボンディング工程を示す図である。 実施の形態１におけるマークの形状を示す図である。 マークの一例を示す図である。 マークの他の一例を示す図である。 マークの他の一例を示す図である。 マークの他の一例を示す図である。 変形例２において、ソルダレジストに形成された開口部の近傍領域を示す拡大図である。 変形例３において、ソルダレジストに形成された開口部の近傍領域を示す拡大図である。 実施の形態２における半導体装置に使用される配線基板の主面のレイアウト構成を示す図である。 配線基板の第２層のレイアウト構成を示す図である。 配線基板の第３層のレイアウト構成を示す図である。 配線基板の裏面（第４層）のレイアウト構成を示す図である。 実施の形態２における配線基板の表面に形成されている一部領域を拡大して示す図である。 実施の形態２の変形例１における配線基板の表面に形成されている一部領域を拡大して示す図である。 実施の形態２の変形例２における配線基板の表面に形成されている一部領域を拡大して示す図である。 実施の形態２におけるワイヤボンディング工程の流れを示すフローチャートである。 実施の形態２におけるワイヤボンディング工程を示す図である。 図５３に続くワイヤボンディング工程を示す図である。 図５４に続くワイヤボンディング工程を示す図である。 図５５に続くワイヤボンディング工程を示す図である。 実施の形態２における他のワイヤボンディング工程の流れを示すフローチャートである。 実施の形態２における他のワイヤボンディング工程を示す図である。 図５８に続くワイヤボンディング工程を示す図である。 図５９に続くワイヤボンディング工程を示す図である。 図６０に続くワイヤボンディング工程を示す図である。 図６１に続くワイヤボンディング工程を示す図である。 図６２に続くワイヤボンディング工程を示す図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
＜半導体装置（ＢＧＡパッケージ）の構成例＞
半導体装置は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの半導体素子と多層配線を形成した半導体チップと、この半導体チップを覆うように形成されたパッケージから形成されている。パッケージには、（１）半導体チップに形成されている半導体素子と外部回路とを電気的に接続するという機能や、（２）湿度や温度などの外部環境から半導体チップを保護し、振動や衝撃による破損や半導体チップの特性劣化を防止する機能がある。さらに、パッケージには、（３）半導体チップのハンドリングを容易にするといった機能や、（４）半導体チップの動作時における発熱を放散し、半導体素子の機能を最大限に発揮させる機能なども合わせ持っている。
半導体装置のパッケージ構造には、例えば、ＢＧＡ（Ball Grid Array）パッケージやＱＦＰ（Quad Flat Package）パッケージなどのように様々な種類がある。本発明の技術的思想は、例えば、以下に示すＢＧＡパッケージからなる半導体装置に適用することができるため、代表的なＢＧＡパッケージからなる半導体装置の構成例について説明する。
まず、ＢＧＡパッケージからなる半導体装置の構成例について図面を参照しながら説明する。図１は、ＢＧＡパッケージからなる半導体装置ＳＡ１を上面から見た平面図である。図１に示すように、半導体装置ＳＡ１は矩形形状をしており、半導体装置ＳＡ１の上面は樹脂（封止体）ＭＲで覆われている。
続いて、図２は、半導体装置ＳＡ１を上面から見た図であり、樹脂ＭＲを透視して示す図である。図２に示すように、半導体装置ＳＡ１の樹脂ＭＲを透視した内部には、矩形形状の配線基板ＷＢが存在しており、この配線基板ＷＢ上に半導体チップＣＨＰが配置されている。この半導体チップＣＨＰも矩形形状をしている。半導体チップＣＨＰの大きさは、配線基板ＷＢの大きさよりも小さくなっており、半導体チップＣＨＰは平面的に配線基板ＷＢに内包されるように配置されている。特に、半導体チップＣＨＰの四辺がそれぞれ配線基板ＷＢの四辺と互いに並行するように配置されている。
上述した半導体チップＣＨＰには集積回路が形成されている。具体的に、半導体チップＣＨＰを構成する半導体基板には、複数のＭＯＳＦＥＴなどの半導体素子が形成されている。そして、半導体基板の上層には層間絶縁膜を介して多層配線が形成されており、これらの多層配線が半導体基板に形成されている複数のＭＯＳＦＥＴと電気的に接続されて集積回路が構成されている。つまり、半導体チップＣＨＰは、複数のＭＯＳＦＥＴが形成されている半導体基板と、この半導体基板の上方に形成された多層配線を有している。このように半導体チップＣＨＰには、複数のＭＯＳＦＥＴと多層配線によって集積回路が形成されているが、この集積回路と外部回路とのインタフェースをとるために、半導体チップＣＨＰにはパッドＰＤが形成されている。このパッドＰＤは、多層配線の最上層に形成されている最上層配線の一部を露出することにより形成されている。
図２に示すように、半導体チップＣＨＰの主面（表面、上面）には、複数のパッドＰＤが形成されている。具体的に、矩形形状をした半導体チップＣＨＰの四辺のそれぞれに沿うように複数のパッドＰＤが形成されている。そして、半導体チップＣＨＰに形成されている複数のパッドＰＤと相対するように配線基板ＷＢの四辺のそれぞれに沿って複数のランド端子ＬＤ１が形成されている。そして、半導体チップＣＨＰに形成されているパッドＰＤは、配線基板ＷＢに形成されているランド端子ＬＤ１と、導電性部材を介して電気的に接続されている。例えば、導電性部材として、金（Ａｕ）や銅（Ｃｕ）からなるワイヤＷを挙げることができる。
次に、図３は、半導体装置ＳＡ１を裏面から見た図である。図３に示すように、半導体装置ＳＡ１の裏面には、複数の半田ボールＳＢがアレイ状（行列状）に配置されている。この半田ボールＳＢは半導体装置ＳＡ１の外部接続端子として機能するものである。
図４は、図１のＡ−Ａ線で切断した断面図である。図４において、配線基板ＷＢの上面にはランド端子ＬＤ１が形成されている一方、配線基板ＷＢの下面には端子（バンプランド、電極）ＬＤ２が形成されている。配線基板ＷＢの内部には多層配線およびビアが形成されており、配線基板ＷＢの上面に形成されているランド端子ＬＤ１と、配線基板ＷＢの下面に形成されている端子ＬＤ２とは、配線基板ＷＢの内部に形成されている多層配線と、ビアの内部に形成されたビア配線とによって電気的に接続されている。配線基板ＷＢの下面に形成されている端子ＬＤ２はアレイ状に配置されており、この端子ＬＤ２上に半田ボールＳＢが搭載される。これにより、配線基板ＷＢの裏面（下面）には、端子ＬＤ２と接続された半田ボールＳＢがアレイ状に配置される。
配線基板ＷＢの上面（表面、主面）には、半導体チップＣＨＰが搭載されており、この半導体チップＣＨＰは、配線基板ＷＢと絶縁性の接着材ＡＤで接着されている。そして、半導体チップＣＨＰの主面に形成されているパッドＰＤと、配線基板ＷＢの上面に形成されているランド端子ＬＤ１とはワイヤＷで接続されている。さらに、配線基板ＷＢの上面には半導体チップＣＨＰおよびワイヤＷを覆うように樹脂（封止体）ＭＲが形成されている。
このように構成されている半導体装置ＳＡ１によれば、半導体チップＣＨＰに形成されているパッドＰＤがワイヤＷを介して配線基板ＷＢに形成されたランド端子ＬＤ１に接続され、このランド端子ＬＤ１は、配線基板ＷＢの内部に形成されている配線およびビア配線によって、配線基板ＷＢの裏面に形成されている端子ＬＤ２と電気的に接続される。したがって、半導体チップＣＨＰに形成されている集積回路は、パッドＰＤ→ワイヤＷ→ランド端子ＬＤ１→端子ＬＤ２→半田ボールＳＢの経路で最終的に半田ボールＳＢと接続されていることがわかる。このことから、半導体装置ＳＡ１に形成されている半田ボールＳＢへ外部回路を電気的に接続することにより、半導体チップＣＨＰに形成されている集積回路と外部回路とを接続することができることがわかる。
＜半導体装置（ＢＧＡパッケージ）の製造方法＞
ＢＧＡパッケージからなる半導体装置ＳＡ１は、上記のように構成されており、以下に、その製造方法について簡単に説明する。図５は、ＢＧＡパッケージからなる半導体装置ＳＡ１を製造する工程の流れを示すフローチャートである。
まず、半導体基板（半導体ウェハ）のそれぞれのチップ領域上に半導体素子（ＭＯＳＦＥＴ）、多層配線およびパッドを形成する。そして、半導体基板の裏面研削を実施して半導体基板の厚さを薄くした後、半導体基板に形成されているチップ領域をダイシングすることにより、複数の半導体チップを形成する。
次に、表面に複数のランド端子が形成され、表面とは反対側の裏面に複数の端子が形成された配線基板を用意する。そして、配線基板の表面に存在するチップ搭載部（チップ搭載領域）に接着材を塗布する。その後、配線基板のチップ搭載部上に塗布した接着材を介して半導体チップを搭載する（ダイボンディング工程）（Ｓ１０１）。
続いて、半導体チップに形成されているパッドと、配線基板に形成されているランド端子とをワイヤで接続する（ワイヤボンディング工程）（Ｓ１０２）。具体的には、まず、キャピラリを半導体チップに形成されているパッドに押し付けてボンディングする（ファーストボンディング）。その後、キャピラリを移動させて、配線基板に形成されているランド端子にワイヤをボンディングする（セカンドボンディング）。このようにして、半導体チップに形成されているパッドと、配線基板に形成されているランド端子とをワイヤで接続することができる。
次に、半導体チップ、ワイヤ、配線基板の表面を覆うように、例えば、樹脂からなる封止体を形成する（モールド工程）（Ｓ１０３）。その後、配線基板の裏面に形成されている端子に、例えば、半田からなる半田ボール（外部接続端子）を取り付ける（半田ボール取り付け工程）（Ｓ１０４）。そして、封止体の表面に、例えば、レーザによって製造番号などからなるマークを刻印する（マーキング工程）（Ｓ１０５）。このようにして製造された半導体装置ＳＡ１は、最終的に検査を実施することにより（テスティング工程）（Ｓ１０６）、良品と不良品が選別され、良品と判断された半導体装置ＳＡ１が出荷される。
＜関連技術における半導体装置の構成＞
上述したように半導体装置ＳＡ１においては、配線基板ＷＢ上に搭載した半導体チップＣＨＰに形成されているパッドＰＤと、配線基板ＷＢに形成されているランド端子ＬＤ１とをワイヤＷで接続することが行われている。
この点に関し、電源電位や基準電位（グランド電位、ＧＮＤ電位）の安定化を図る観点から、一部の半導体装置では、上述したランド端子ＬＤ１（ボンディングフィンガと呼ぶこともある）とは別に、配線基板上に帯状配線を設ける場合がある。すなわち、電源電位や基準電位が印加される帯状配線を配線基板上に設け、この帯状配線と半導体チップとを複数の金属ワイヤで接続することにより、半導体チップに供給される電源電位や基準電位の安定化を図る場合がある。
図６は、このような関連技術における半導体装置ＳＡ２の構成例を示す模式図である。図６に示すように、関連技術における半導体装置ＳＡ２は、矩形形状の配線基板ＷＢ上に半導体チップＣＨＰが搭載されている。そして、半導体チップＣＨＰに形成されているパッドＰＤと、配線基板ＷＢ上に形成されているランド端子ＬＤ１がワイヤＷで電気的に接続されている。このとき、関連技術における半導体装置ＳＡ２では、図６に示すように、半導体チップＣＨＰの周囲に帯状配線ＢＬＷが形成されている。
この帯状配線ＢＬＷは、配線基板ＷＢに形成されたビアＶＡ（貫通電極）と接続されており、配線基板ＷＢの裏面に形成されている半田ボールと電気的に接続されている。そして、配線基板ＷＢの裏面に形成されている半田ボールからビアＶＡを介して、基準電位（ＧＮＤ電位）や電源電位が帯状配線ＢＬＷに供給されるように構成されている。
このように構成されている帯状配線ＢＬＷは、配線基板ＷＢの表面に形成されているソルダレジストＳＲ（絶縁膜）で覆われており、帯状配線ＢＬＷの一部領域がソルダレジストＳＲに形成された開口部ＯＰ１から露出している。
そして、図６に示すように、開口部ＯＰ１から露出している帯状配線ＢＬＷの一部領域に複数のワイヤＷが電気的に接続している。すなわち、関連技術における半導体装置ＳＡ２においては、開口部ＯＰ１から露出する帯状配線ＢＬＷの一部領域と、半導体チップＣＨＰに形成されている複数のパッドＰＤが、複数のワイヤＷで電気的に接続されることになる。この結果、半導体チップＣＨＰと帯状配線ＢＬＷの電気的な接続が強固なものとなり、帯状配線ＢＬＷを介して半導体チップＣＨＰに供給される基準電位や電源電位の安定性を向上させることができる。
図７は、図６に示す開口部ＯＰ１から露出する帯状配線ＢＬＷの一部領域を拡大した図である。図７に示すように、ソルダレジストＳＲに設けられた開口部ＯＰ１から帯状配線ＢＬＷの一部領域が露出していることがわかる。そして、例えば、図７に示すように、開口部ＯＰ１から露出する帯状配線ＢＬＷの一部領域に、３本のワイヤＷが接続されていることがわかる。このとき、図７において、一番左側のワイヤボンディング領域ＡＲ０（ワイヤボンディング位置）は、設計位置（Ｘ０，Ｙ０）に設定されている。ここで、ワイヤボンディング領域（ワイヤボンディング位置）とは、帯状配線ＢＬＷの領域のうち、ワイヤＷを接続する領域を意味している。
ソルダレジストＳＲに設けられた開口部ＯＰ１を設計通りに形成すると、開口部ＯＰ１の左端から距離Ｌ０だけ離れた位置にワイヤボンディング領域ＡＲ０が存在することになる。このような設計上の位置にワイヤボンディング領域ＡＲ０が存在する場合、図７に示すように、開口部ＯＰ１内の帯状配線ＢＬＷに正常にワイヤＷを接続することができる。
ただし、実際には、ソルダレジストＳＲに形成される開口部ＯＰ１の位置精度の問題から、開口部ＯＰ１の位置がずれる場合がある。この場合、例えば、一番左側のワイヤボンディング領域ＡＲ０（ワイヤボンディング位置）を設計位置（Ｘ０，Ｙ０）に設定しても、開口部ＯＰ１のずれによっては、開口部ＯＰ１内の帯状配線ＢＬＷのワイヤボンディング領域ＡＲ０がソルダレジストＳＲで覆われる事態が生じるおそれがある。このため、実際のワイヤボンディング工程では、ワイヤボンディングを実施する前に目視による目合わせが行なわれる。以下に、実際のワイヤボンディング工程の流れについて説明する。
図８は、関連技術におけるワイヤボンディング工程の流れを示すフローチャートである。図８において、まず、ＣＡＤ（Computer aided design）で作成したワイヤボンディング領域の座標値（設計値）をワイヤボンディング装置に読み込ませる（Ｓ２０１）。続いて、目視による目合わせにより、ワイヤボンディング領域（ワイヤボンディング位置）の調整を行なう（Ｓ２０２）。これにより、実際の加工寸法に応じたワイヤボンディング領域（ワイヤボンディング位置）の設計値からのずれを調整することができる。
その後、調整したワイヤボンディング領域（ワイヤボンディング位置）に基づいて、ワイヤボンディング装置によるワイヤボンディングを実施する（Ｓ２０３）。具体的に、１つの半導体装置（１製品）についてのワイヤボンディングを連続的に実施する。そして、１つの半導体装置についてのワイヤボンディングが終了すると（Ｓ２０４）、次の半導体装置（１製品）について、ワイヤボンディングを連続的に実施する（Ｓ２０５）。同様にして、任意数の半導体装置についてワイヤボンディングを実施する。このようにして、ワイヤボンディング装置によるワイヤボンディング工程を実施することができる。
図９は、目視による目合わせの一例を示す図である。図９において、開口部ＯＰ１から露出する帯状配線ＢＬＷには特徴パターンが存在しないため、例えば、開口部ＯＰ１の左端から距離Ｌ０（設計値に対応する位置）だけ離れた位置にワイヤボンディング領域ＯＳＲ１の座標位置を調整する。ただし、実際には、目視による誤差が生じるため、図９では、例えば、開口部ＯＰ１の左端から距離Ｌ１（Ｌ１≒Ｌ０）だけ離れた座標位置（Ｘ１，Ｙ１）にワイヤボンディング領域ＯＳＲ１の位置が調整される。このとき、一番左端のワイヤボンディング領域ＯＳＲ１の位置座標が調整されると、この一番左端のワイヤボンディング領域ＯＳＲ１からの設計値上の距離に基づいて、その他のワイヤボンディング領域の座標位置が設定される。
このようにして、目視による目合わせが終了すると、ワイヤボンディング装置によるワイヤボンディング工程が実施される。図１０は、図９に示す目視による目合わせをした後に、ある半導体装置についてワイヤボンディングを実施した様子を示す図である。例えば、図１０に示すように、目視による目合わせに使用された半導体装置と開口部ＯＰ１の形成位置がほぼ同一の半導体装置においては、正常に開口部ＯＰ１から露出する帯状配線ＢＬＷにワイヤＷを電気的に接続できることがわかる。
＜関連技術における改善の余地＞
ところが、ソルダレジストＳＲに形成される開口部ＯＰ１の寸法精度が充分に高くないことから、目視による目合わせに使用された半導体装置と開口部ＯＰ１の形成位置が異なる半導体装置についても、上述した目視による目合わせに基づいて、ワイヤボンディング工程を実施する可能性がある。この場合、上述したように、例えば、ソルダレジストＳＲの左端から所定距離だけ離れた位置にワイヤボンディング領域を設定するという調整方法では、以下に示す改善の余地が存在することを本発明者は見出した。すなわち、関連技術では、開口部ＯＰ１から露出する帯状配線ＢＬＷには特徴パターンが存在しないことから、例えば、図９に示すように、ソルダレジストＳＲに形成された開口部ＯＰ１の左端を基準にして、ワイヤボンディング領域ＯＳＲ１の座標位置を調整する調整方法が採用されている。
しかし、この調整方法では、ソルダレジストＳＲに形成される開口部ＯＰ１の位置ずれの影響を受けやすく、目視による目合わせを実施しているにも関わらず、調整したワイヤボンディング領域ＯＳＲ１にワイヤＷを接続できないという改善の余地が存在するのである。以下に、この点について説明する。
例えば、図１１は、ソルダレジストＳＲに形成された開口部ＯＰ１の位置が設計値から左側にずれた半導体装置を使用して目視による目合わせを実施した様子を示す図である。図１１において、破線の位置が設計値通りの開口部ＯＰ１の位置であり、この開口部ＯＰ１の左端から所定距離だけ離れた位置であるワイヤボンディング領域ＡＲ１に位置が調整されれば、ワイヤボンディング工程を正常に行なうことができる。
ところが、実際には、図１１の実線に示すように、ソルダレジストＳＲに形成された開口部ＯＰ１の位置が設計値を基準にして左側にずれている場合、目視による目合わせは、このずれた開口部ＯＰ１の左端を基準にして実施されることになる。この結果、目視による目合わせにより、ずれた開口部ＯＰ１の左端から距離Ｌ１の位置であるワイヤボンディング領域ＯＳＲ１に位置が調整されることになる。つまり、目視による目合わせに使用される半導体装置において、開口部ＯＰ１が左側にずれている場合、ワイヤボンディング領域（ワイヤボンディング位置）は、理想的なワイヤボンディング領域ＡＲ１に調整されるのではなく、実際には、左側にずれたワイヤボンディング領域ＯＳＲ１に調整されることになる。以上のように、目視による目合わせに使用される半導体装置において、開口部ＯＰ１の位置が設計値から左側にずれている場合、ワイヤボンディング領域の調整位置は、理想的なワイヤボンディング領域ＡＲ１から左側にずれたワイヤボンディング領域ＯＳＲ１に設定されることになる。
このような目視による目合わせが実施された状況で、その他の半導体装置についてワイヤボンディング工程を実施する場合、以下に示す事態が生じるおそれがある。図１２は、目視による目合わせが実施された半導体装置とは別の半導体装置にワイヤボンディング工程を実施する様子を示す模式図である。
例えば、図１２では、ソルダレジストＳＲに形成された開口部ＯＰ１が設計値よりも右側にずれている半導体装置が示されている。例えば、開口部ＯＰ１が設計値に近い正常位置に形成されている半導体装置によって目視による目合わせが行なわれている場合、ボンディング領域の座標位置は理想的なボンディング領域ＡＲ１に調整されることになる。この場合、図１２に示すような開口部ＯＰ１が設計値よりも右側にずれている半導体装置においても、ワイヤボンディング領域ＡＲ１が開口部ＯＰ１の左端からの距離を確保できるため、正常にワイヤボンディングすることができると考えられる。
ところが、上述したように、開口部ＯＰ１が左側にずれた位置に形成されている半導体装置によって目視による目合わせが行なわれている場合、ボンディング領域の座標位置は理想的なボンディング領域ＡＲ１からずれてボンディング領域ＯＳＲ１に調整されることになる。この場合、図１２に示すような開口部ＯＰ１が設計値よりも右側にずれている半導体装置のワイヤボンディング工程においては、ワイヤボンディング領域ＯＳＲ１が開口部ＯＰ１の左端と重なるため、正常にワイヤボンディングすることができなくなるのである。
以上のことから、例えば、図９に示すように、ソルダレジストＳＲに形成された開口部ＯＰ１の左端を基準にして、ワイヤボンディング領域の座標位置を調整する調整方法では、ソルダレジストＳＲに形成される開口部ＯＰ１の位置ずれの影響を受けやすくなることがわかる。すなわち、関連技術における目視による目合わせでは、目視による目合わせを実施しているにも関わらず、調整したワイヤボンディング領域にワイヤＷを接続できないという改善の余地が存在するのである。
ここで、ワイヤボンディング工程を正常に実施するために、目視による目合わせの他に、半導体装置ごとにカメラ認識を行なって、半導体装置ごとにワイヤボンディング領域の座標位置をさらに調整することが考えられる。しかし、関連技術においては、カメラ認識によるワイヤボンディング領域の調整が困難である事情が存在する。以下に、この点について説明する。
図１３は、カメラ認識によってパターンを検出する例を示す模式図である。図１３に示すように、例えば、ソルダレジストＳＲに設けられた開口部ＯＰ１から配線ＷＬの端部が露出していることがわかる。このように配線ＷＬの端部が露出している場合、カメラによる認識領域ＲＲに配線ＷＬの端部を含めることにより、配線ＷＬにおけるワイヤボンディング領域ＡＲ１を特定することができる。つまり、配線ＷＬの端部が、カメラ認識における特徴パターンとなって、配線ＷＬにおけるワイヤボンディング領域ＡＲ１を特定することができるのである。
同様に、図１４は、カメラ認識によってパターンを検出する他の例を示す模式図である。図１４に示すように、例えば、ソルダレジストＳＲに設けられた開口部ＯＰ１から配線ＷＬの端部が露出していることがわかる。この場合も、カメラによる認識領域ＲＲに配線ＷＬの端部を含めることにより、配線ＷＬにおけるワイヤボンディング領域ＡＲ１を特定することができる。つまり、配線ＷＬの端部が、カメラ認識における特徴パターンとなって、配線ＷＬにおけるワイヤボンディング領域ＡＲ１を特定することができるのである。
ところが、帯状配線ＢＬＷの場合は状況が一変する。図１５は、ソルダレジストＳＲに形成された開口部ＯＰ１から露出する帯状配線ＢＬＷに対して、カメラによるパターン認識を実施する様子を示す図である。図１５に示すように、開口部ＯＰ１から露出する帯状配線ＢＬＷには端部が存在しないため、カメラの認識領域ＲＲ内に特徴パターンが存在しない。つまり、開口部ＯＰ１から露出する帯状配線ＢＬＷの認識パターンには、図１３や図１４で示した端部のような特徴パターンが存在しない。このため、特徴パターンの存在しない帯状配線ＢＬＷにおいては、図１６に示すように、認識パターンと同一形状のパターンが無数に存在することになる。このため、関連技術においては、カメラ認識によって、帯状配線ＢＬＷにおけるワイヤボンディング領域ＡＲ１を特定しようとしても、認識不能や誤認識を誘発することになり、正常にワイヤボンディング領域ＡＲ１を特定することが困難になるのである。
この点に関し、例えば、図１７に示すように、開口部ＯＰ１の角部（コーナエッジ）を認識領域ＲＲに含めることが考えられる。この場合、認識領域ＲＲに開口部ＯＰ１の角部という特徴パターンが含まれることになり、カメラによるパターン認識を正常に行なうことができると考えられる。しかし、ソルダレジストＳＲの開口部ＯＰ１の寸法精度や位置精度にばらつきが存在するとともに、ソルダレジストＳＲは材質的にカメラ認識に適していない事情が存在する。すなわち、カメラの焦点（ピント）は、金属配線である帯状配線ＢＬＷに合わせてパターン認識が実施されるが、帯状配線ＢＬＷとソルダレジストＳＲとの高さの相違（ソルダレジストＳＲの表面の方が帯状配線ＢＬＷの表面よりも高い）や材質の相違などに起因して、帯状配線ＢＬＷにピントを合わせると、ソルダレジストＳＲではピントずれが発生するのである。つまり、帯状配線ＢＬＷとソルダレジストＳＲとに同時にピントを合わせることは困難なのである。このため、例えば、ソルダレジストＳＲに設けられた開口部ＯＰ１の角部（コーナエッジ）を認識領域ＲＲに含めても、正常にカメラによるパターン認識を実施することが困難になるのである。
以上のことから、関連技術における目視による目合わせでは、ソルダレジストＳＲに形成される開口部ＯＰ１の位置ずれの影響を受けやすくなり、調整したワイヤボンディング領域にワイヤＷを接続できないおそれが高まるとともに、関連技術においては、カメラ認識によるワイヤボンディング領域の調整も困難であることがわかる。つまり、関連技術では、ワイヤボンディング工程での信頼性を向上させる点に関して改善する余地があることがわかる。そこで、本実施の形態１では、ワイヤボンディング工程での信頼性を向上するための工夫を施している。以下に、この工夫を施した本実施の形態１における技術的思想について説明する。
＜実施の形態１における半導体装置の構成＞
図１８は、本実施の形態１における半導体装置ＳＡ３の構成例を示す模式図である。図１８に示すように、本実施の形態１における半導体装置ＳＡ３は、矩形形状の配線基板ＷＢ上に半導体チップＣＨＰが搭載されている。そして、半導体チップＣＨＰに形成されているパッドＰＤと、配線基板ＷＢ上に形成されているランド端子ＬＤ１がワイヤＷで電気的に接続されている。
このとき、本実施の形態１における半導体装置ＳＡ３では、図１８に示すように、半導体チップＣＨＰの周囲の一部に帯状配線ＢＬＷが形成されている。具体的には、例えば、図１８に示すように、半導体チップＣＨＰの第１辺ＳＤ１に沿うＸ方向（第１方向）に延びるように帯状配線ＢＬＷの第１部分が配置され、この帯状配線ＢＬＷの第１部分に接続する帯状配線ＢＬＷの第２部分は、半導体チップＣＨＰの第２辺ＳＤ２に沿うＹ方向（第２方向）に延びるように配置されている。
このように構成されている帯状配線ＢＬＷは、配線基板ＷＢに形成されたビアＶＡ（貫通電極）と接続されており、配線基板ＷＢの裏面に形成されている半田ボールと電気的に接続されている。そして、配線基板ＷＢの裏面に形成されている半田ボールからビアＶＡを介して、基準電位（ＧＮＤ電位）や電源電位が帯状配線ＢＬＷに供給されるように構成されている。
この帯状配線ＢＬＷは、配線基板ＷＢの表面に形成されているソルダレジストＳＲ（絶縁膜）で覆われており、帯状配線ＢＬＷの一部領域がソルダレジストＳＲに形成された開口部ＯＰ１から露出している。このように帯状配線ＢＬＷの大部分の領域がソルダレジストＳＲで覆われている理由は、金属配線から構成される帯状配線ＢＬＷと樹脂を含む封止体との密着性を向上させるためである。つまり、金属配線と樹脂との密着性は比較的悪いため、金属配線からなる帯状配線ＢＬＷと樹脂とを直接接触させると、樹脂が帯状配線ＢＬＷから剥離するおそれが高まるからである。一方、ソルダレジストＳＲと樹脂との密着性は、金属配線と樹脂との密着性よりも良好であることから、帯状配線ＢＬＷの大部分の領域をソルダレジストＳＲで覆っているのである。
そして、図１８に示すように、開口部ＯＰ１から露出している帯状配線ＢＬＷの一部領域に複数のワイヤＷが電気的に接続している。すなわち、本実施の形態１における半導体装置ＳＡ３においては、開口部ＯＰ１から露出する帯状配線ＢＬＷの一部領域と、半導体チップＣＨＰに形成されている複数のパッドＰＤが、複数のワイヤＷで電気的に接続されることになる。この結果、半導体チップＣＨＰと帯状配線ＢＬＷの電気的な接続が強固なものとなり、帯状配線ＢＬＷを介して半導体チップＣＨＰに供給される基準電位や電源電位の安定性を向上させることができる。
ここで、本実施の形態１における特徴は、例えば、図１８に示すように、ソルダレジストＳＲに設けられた開口部ＯＰ１内にマークＭＫ１（マーク領域）が形成されている点にある。以下に、このマークＭＫ１について説明する。
図１９は、ソルダレジストＳＲに形成された開口部ＯＰ１の近傍領域を示す拡大図である。図１９に示すように、ソルダレジストＳＲには、開口部ＯＰ１が設けられており、この開口部ＯＰ１から帯状配線ＢＬＷの一部領域が露出している。そして、例えば、図１９に示すように、開口部ＯＰ１から露出する帯状配線ＢＬＷの一部領域に、３本のワイヤＷが接続されていることがわかる。このとき、図１９において、一番左側のワイヤボンディング領域ＡＲ１に対応してマークＭＫ１が形成されていることがわかる。このマークＭＫ１は、例えば、矩形形状をしており、帯状配線ＢＬＷと一体的に形成されている。
ここで、「ワイヤボンディング領域ＡＲ１に対応してマークＭＫ１が形成されている」とは、マークＭＫ１を目印としてワイヤボンディング領域ＡＲ１の位置座標を設定できるように、マークＭＫ１が形成されていることを意味するものである。言い換えれば、マークＭＫ１の位置を基準にして、ワイヤボンディング領域ＡＲ１の位置座標が設定できるようにマークＭＫ１が形成されていることを意味している。
例えば、図１９では、マークＭＫ１の中心線ＣＬと、ワイヤボンディング領域ＡＲ１に接続するワイヤＷの延在方向が一致しており、マークＭＫ１の中心線上にワイヤボンディング領域ＡＲ１が存在していることがわかる。つまり、図１９では、マークＭＫ１の中心位置に対応してワイヤボンディング領域ＡＲ１の座標位置を設定することができることになる。このように、本実施の形態１では、ワイヤボンディング領域ＡＲ１に対応してマークＭＫ１が形成されていることがわかる。
具体的には、図１９に示すように、開口部ＯＰ１内の帯状配線ＢＬＷが延在するＸ方向と直交するＹ方向において、ワイヤＷと帯状配線ＢＬＷのワイヤボンディング領域ＡＲ１との接続点の延長線上にマークＭＫ１の中心が位置するようにマークＭＫ１が配置されている。特に、図１９において、帯状配線ＢＬＷは、半導体チップＣＨＰの第１辺ＳＤ１（図１８参照）と対向する第１内辺ＩＳＤ１と、第１内辺ＩＳＤ１と対向し、第１内辺ＩＳＤ１よりも外側に位置する第１外辺ＯＳＤ１と、を有し、マークＭＫ１は、上述した第１外辺ＯＳＤ１よりも外側に設けられている。そして、本実施の形態１において、マークＭＫ１は、帯状配線ＢＬＷの一部であって、第１外辺ＯＳＤ１と接している。
言い換えれば、平面視において、マークＭＫ１は、帯状配線ＢＬＷの第１外辺ＯＳＤ１から凸状に突出している。特に、本実施の形態１において、マークＭＫ１は、第１外辺ＯＳＤ１と交差する第１マーク辺ＭＳＤ１と、第１マーク辺ＭＳＤ１と交差し、かつ、帯状配線ＢＬＷの第１外辺ＯＳＤ１と対向する第２マーク辺ＭＳＤ２と、を有し、第２マーク辺ＭＳＤ２の長さは、第１マーク辺ＭＳＤ１の長さよりも長くなっている。
なお、図１９では、マークＭＫ１の中心線ＣＬ上にワイヤボンディング領域ＡＲ１が存在する対応関係について説明したが、この例に限らず、マークＭＫ１の右端部や左端部に対応してワイヤボンディング領域ＡＲ１が存在するように、マークＭＫ１を形成することもできる。
＜マークを設ける利点＞
以上のように、本実施の形態１では、ソルダレジストＳＲに設けられた開口部ＯＰ１内に、帯状配線ＢＬＷのボンディング領域ＡＲ１に対応づけてマークＭＫ１を形成している点に特徴点がある。以下に、このように形成されているマークＭＫ１による利点について説明する。
図２０は、目視による目合わせを実施する様子を示す模式図である。図２０に示すように、ソルダレジストＳＲに設けられた開口部ＯＰ１から帯状配線ＢＬＷが露出しているともに、この帯状配線ＢＬＷと一体的にマークＭＫ１が形成されていることがわかる。そして、目視による目合わせでは、このマークＭＫ１を目印とすることにより、ワイヤボンディング領域ＯＳＲ１を設定することができる。すなわち、本実施の形態１においては、マークＭＫ１がワイヤボンディング領域に対応づけられて形成されているため、目合わせの作業者は、このマークＭＫ１を基準として、帯状配線ＢＬＷのワイヤボンディング領域ＯＳＲ１を正確に設定することができる。例えば、マークＭＫ１の中心線上にワイヤボンディング領域ＯＳＲ１を設定することができる。
目合わせで一番左側のワイヤボンディング領域ＯＳＲ１が設定されれば、真ん中のワイヤボンディング領域や一番右側のワイヤボンディング領域は、一番左側のワイヤボンディング領域からの設計値上の間隔に基づいて設定することができる。
このように、本実施の形態１における半導体装置では、ワイヤボンディング領域に対応づけてマークＭＫ１が形成されている。このため、本実施の形態１における目合わせ工程においは、関連技術のように開口部ＯＰ１の左端を基準にしてワイヤボンディング領域ＯＳＲ１を設定する必要はなく、目印となるマークＭＫ１を基準としてワイヤボンディング領域ＯＳＲ１を調整することができる。この結果、開口部ＯＰ１の寸法ばらつきや位置ばらつきに影響されることなく、正確にワイヤボンディング領域ＯＳＲ１の位置を調整することができる利点が得られる。以下に、この利点の詳細について例を挙げて説明する。
図２１は、ソルダレジストＳＲに形成された開口部ＯＰ１の位置が設計値から左側にずれた半導体装置を使用して目視による目合わせを実施した様子を示す図である。図２１において、破線の位置が設計値通りの開口部ＯＰ１の位置である。
例えば、関連技術では、図２１の実線に示すように、ソルダレジストＳＲに形成された開口部ＯＰ１の位置が設計値を基準にして左側にずれている場合、関連技術における目合わせは、このずれた開口部ＯＰ１の左端を基準にして実施されることになる。この結果、目視による目合わせにより、ずれた開口部ＯＰ１の左端から距離Ｌ１の位置であるワイヤボンディング領域ＢＲ１に位置が調整されることになる。つまり、目視による目合わせに使用される半導体装置において、開口部ＯＰ１が左側にずれている場合、ワイヤボンディング領域（ワイヤボンディング位置）は、左側にずれたワイヤボンディング領域ＢＲ１に調整されることになる。以上のように、関連技術では、目視による目合わせに使用される半導体装置の開口部ＯＰ１の位置が設計値から左側にずれている場合、ワイヤボンディング領域の調整位置は、左側にずれたワイヤボンディング領域ＢＲ１に設定されることになる。
これに対し、本実施の形態１では、開口部ＯＰ１内に形成されているマークＭＫ１を目印にしてワイヤボンディング領域ＯＳＲ１が調整される。すなわち、本実施の形態１では、ソルダレジストＳＲに形成された開口部ＯＰ１の位置が設計値を基準にして左側にずれている場合であっても、この開口部ＯＰ１の位置ずれに影響されることなく、マークＭＫ１を基準としてワイヤボンディング領域ＯＳＲ１に調整することができる。
このような目視による目合わせが実施された状況で、その他の半導体装置についてワイヤボンディング工程を実施する場合について説明する。図２２は、目視による目合わせが実施された半導体装置とは別の半導体装置にワイヤボンディング工程を実施する様子を示す模式図である。
例えば、図２２では、ソルダレジストＳＲに形成された開口部ＯＰ１が設計値よりも右側にずれている半導体装置が示されている。
上述したように、開口部ＯＰ１が左側にずれた位置に形成されている半導体装置によって目視による目合わせが行なわれている場合、関連技術においては、ボンディング領域の座標位置は理想的なボンディング領域ＯＳＲ１からずれてボンディング領域ＢＲ１に調整されることになる。この場合、図２２に示すような開口部ＯＰ１が設計値よりも右側にずれている半導体装置のワイヤボンディング工程においては、ワイヤボンディング領域ＢＲ１が開口部ＯＰ１の左端と重なるため、正常にワイヤボンディングすることができなくなるのである。
これに対し、本実施の形態１では、例えば、マークＭＫ１を基準として目合わせが行なわれているため、ボンディング領域の座標位置は理想的なボンディング領域ＯＳＲ１に調整されることになる。この場合、図２２に示すような開口部ＯＰ１が設計値よりも右側にずれている半導体装置においても、ワイヤボンディング領域ＯＳＲ１が開口部ＯＰ１の左端からの距離を確保できるため、正常にワイヤボンディングすることができるのである。つまり、本実施の形態１のように、マークＭＫ１を基準として目合わせが実施されている場合、開口部ＯＰ１の寸法ばらつきや位置ばらつきに影響されることなく、正確にワイヤボンディング領域ＯＳＲ１の位置を調整することができるのである。
以上のことから、例えば、関連技術のように、ソルダレジストＳＲに形成された開口部ＯＰ１の左端を基準にして、ワイヤボンディング領域の座標位置を調整する調整方法では、ソルダレジストＳＲに形成される開口部ＯＰ１の位置ずれの影響を受けやすくなる。すなわち、関連技術における目視による目合わせでは、目視による目合わせを実施しているにも関わらず、調整したワイヤボンディング領域にワイヤＷを接続できないという事態が生じる可能性が高まるのである。
これに対し、本実施の形態１では、ソルダレジストＳＲに形成された開口部ＯＰ１の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークＭＫ１を基準にして、ワイヤボンディング領域の座標位置を調整している。このため、本実施の形態１における目合わせによれば、ソルダレジストＳＲに形成される開口部ＯＰ１の位置ずれの影響を受けることなく、正確にワイヤボンディング領域ＯＳＲ１の位置を調整することができるのである。この結果、本実施の形態１によれば、ワイヤボンディング工程の信頼性を向上することができるのである。
続いて、ワイヤボンディング領域に対応づけられて形成されているマークＭＫ１の位置について説明する。図２３は、開口部ＯＰ１から露出する帯状配線ＢＬＷの一部領域とマークＭＫ１とを拡大して示す図である。図２３に示すマークＭＫ１の形成位置は、ソルダレジストＳＲに形成された開口部ＯＰ１の位置ずれ精度に基づいて設定される。例えば、マークＭＫ１の位置を開口部ＯＰ１の端部に近づけすぎると、マークＭＫ１に基づいて、ワイヤボンディング領域を設定しても、開口部ＯＰ１の位置ずれの大きさによっては、ワイヤボンディング領域が開口部ＯＰ１の端部と重なってしまうことが考えられる。すなわち、マークＭＫ１を目印としてワイヤボンディング領域を調整しても、マークＭＫ１の形成位置が開口部ＯＰ１の位置ずれ精度の範囲内に存在する場合は、マークＭＫ１に基づいて調整されたワイヤボンディング領域が開口部ＯＰ１の端部と重なってしまい正常にワイヤボンディングすることができなくなるおそれがある。
したがって、本実施の形態１では、開口部ＯＰ１の端部とマークＭＫ１の形成位置との間の距離を開口部ＯＰ１の位置ずれ精度の範囲よりも大きくすることが望ましい。この場合、マークＭＫ１に基づいてワイヤボンディング領域を設定すれば、ワイヤボンディング領域が開口部ＯＰ１の端部と重なることを防止することができる。この結果、マークＭＫ１に基づいて調整されたワイヤボンディング領域に正常にワイヤボンディングすることができる。
例えば、図２３に示すように、開口部ＯＰ１の端部とマークＭＫ１の左端との間のＸ方向の距離Ｘ１は、５０μｍ以上とすることができる。この場合、開口部ＯＰ１の位置ずれ精度が、例えば、±３０μｍ程度であるので、開口部ＯＰ１の端部とマークＭＫ１の左端との間のＸ方向の距離Ｘ１を５０μｍ以上とすることにより、マークＭＫ１に基づいて調整されるワイヤボンディング領域が開口部ＯＰ１の端部と重なることを効果的に防止することができる。
そして、マークＭＫ１の形状は、例えば、矩形形状とすることができ、マークＭＫ１のＸ方向の幅Ｘ２を、例えば、５０μｍ以上で形成し、かつ、Ｙ方向の幅Ｙ２を、例えば、２５μｍ以上で形成することができる。ここで、マークＭＫ１と開口部ＯＰ１との間のＹ方向の距離Ｙ１は、例えば、２５μｍ以上とすることができる。この場合、開口部ＯＰ１のＹ方向の位置ずれが３０μｍとなる場合であっても、マークＭＫ１の一部を開口部ＯＰ１内に露出させることができる。
次に、マークＭＫ１を設けるさらなる利点について説明する。ワイヤボンディング工程を正常に実施する観点から、目視による目合わせの他に、半導体装置ごとにカメラ認識を行なって、半導体装置ごとにワイヤボンディング領域の座標位置をさらに調整することが考えられる。ところが、上述したように関連技術においては、開口部ＯＰ１から露出する帯状配線ＢＬＷに特徴パターンが存在しないことから、カメラ認識によるワイヤボンディング領域の調整が困難である事情が存在した。
これに対し、本実施の形態１では、帯状配線ＢＬＷのワイヤボンディング領域に対応して設けられたマークＭＫ１が開口部ＯＰ１内に存在し、このマークＭＫ１がカメラ認識における特徴パターンとなる。このため、本実施の形態１によれば、マークＭＫ１を形成することにより、カメラ認識によるワイヤボンディング領域のさらなる調整が可能という利点が得られるのである。以下に、この利点について説明する。
図２４は、本実施の形態１において、カメラの認識領域ＲＲに含まれる認識パターンの一例を示す図である。図２４に示す認識パターンには、マークＭＫ１に対する特徴パターンが含まれている。図２５は、ソルダレジストＳＲに形成された開口部ＯＰ１から露出する帯状配線ＢＬＷに対して、カメラによるパターン認識を実施する様子を示す図である。本実施の形態１においては、図２５に示すように、開口部ＯＰ１から露出する帯状配線ＢＬＷにマークＭＫ１が存在するため、このマークＭＫ１を検出することにより、図２４に示す認識パターンに対応した領域を一義的に特定できることがわかる。この結果、本実施の形態１によれば、カメラ認識によって、マークＭＫ１を検出し、このマークＭＫ１に対応づけられた帯状配線ＢＬＷのボンディング領域ＡＲ１を特定することができることがわかる。このように本実施の形態１では、マークＭＫ１がカメラ認識における特徴パターンとなることから、カメラ認識によってマークＭＫ１を検出し、このマークＭＫ１に対応したワイヤボンディング領域を特定することができる。つまり、本実施の形態１では、特徴パターンとなるマークＭＫ１が形成されているため、関連技術では困難であったカメラ認識によるワイヤボンディング領域の調整を実施することができる利点が得られる。
以上のことをまとめると、本実施の形態１における半導体装置では、ソルダレジストＳＲに設けられた開口部ＯＰ１から露出する帯状配線ＢＬＷのボンディング領域に対応してマークＭＫ１を設けている。これにより、以下に示す利点が得られる。
（１）本実施の形態１における第１利点は、ワイヤボンディング領域の目合わせ工程において、ソルダレジストＳＲに形成された開口部ＯＰ１の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークＭＫ１を基準にして、ワイヤボンディング領域の座標位置を調整することができる点である。この結果、本実施の形態１における目合わせによれば、ソルダレジストＳＲに形成される開口部ＯＰ１の位置ずれの影響を受けることなく、正確にワイヤボンディング領域の位置を調整することができる。この結果、本実施の形態１によれば、ワイヤボンディング工程の信頼性を向上することができる。
（２）さらに、本実施の形態１における第２利点は、本実施の形態１における半導体装置では、特徴パターンとなるマークＭＫ１が形成されているため、関連技術では困難であったカメラ認識によるワイヤボンディング領域の調整を実施することができる点である。したがって、本実施の形態１によれば、上述した第１利点および第２利点の相乗効果により、関連技術に比べて、ワイヤボンディング工程の信頼性を大幅に向上することができる。
＜実施の形態１における半導体装置の製造方法＞
本実施の形態１における半導体装置は上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。
まず、図２６に示すように、表面に複数のリードＬＤ１および帯状配線ＢＬＷが形成され、表面とは反対側の裏面に複数のリードＬＤ２が形成された配線基板ＷＢを用意する。そして、図２７に示すように、配線基板ＷＢの表面に存在するチップ搭載部（チップ搭載領域）に接着材ＡＤを塗布する。その後、図２８に示すように、配線基板ＷＢのチップ搭載部上に塗布した接着材ＡＤを介して半導体チップＣＨＰを搭載する（ダイボンディング工程）。このダイボンディング工程で、配線基板ＷＢ上に半導体チップＣＨＰを搭載する際、加熱処理が加えられる。なお、加熱処理は半導体チップＣＨＰを配線基板ＷＢ上に搭載するのと同時に行ってもよいし、搭載した後で行ってもよい。
続いて、半導体チップＣＨＰに形成されているパッドＰＤと、配線基板ＷＢに形成されている帯状配線ＢＬＷやリードＬＤ１とをワイヤで接続する（ワイヤボンディング工程）。具体的には、図２９に示すように、まず、キャピラリＣＡＰを半導体チップＣＨＰに形成されているパッドＰＤに押し付けてファーストボンディングする。その後、図３０に示すように、キャピラリＣＡＰを移動させて、配線基板ＷＢに形成されている帯状配線ＢＬＷにワイヤＷをセカンドボンディングする。このようにして、半導体チップＣＨＰに形成されているパッドＰＤと、配線基板ＷＢに形成されている帯状配線ＢＬＷとをワイヤＷで電気的に接続することができる。同様にして、半導体チップＣＨＰに形成されているパッドＰＤと、配線基板ＷＢに形成されているリードＬＤ１とをワイヤＷで電気的に接続することができる。
次に、図３１に示すように、半導体チップＣＨＰ、ワイヤＷ、配線基板ＷＢの表面を覆うように、例えば、樹脂ＭＲからなる封止体を形成する（モールド工程）。その後、図３２に示すように、配線基板ＷＢの裏面に形成されているリードＬＤ２に、例えば、半田からなる半田ボール（外部接続端子）ＳＢを取り付ける（半田ボール取り付け工程）。以上のようにして、本実施の形態における半導体装置を製造することができる。なお、完成した半導体装置は、実装基板（マザーボードなど）に実装されて使用される。
＜実施の形態１におけるワイヤボンディング工程＞
以下に、上述したワイヤボンディング工程の詳細について、図面を参照しながら説明する。具体的には、上述した第１利点および第２利点を考慮した本実施の形態１におけるワイヤボンディング工程について説明する。
図３３は、本実施の形態１におけるワイヤボンディング工程の流れを示すフローチャートである。まず、例えば、ＣＡＤデータに基づいて、ワイヤボンディング領域の座標値（設計値）をワイヤボンディング装置に読み込ませる（Ｓ３０１）。次に、複数の半導体装置の中から任意の半導体装置を抽出し、この半導体装置に基づいて目視による目合わせ工程を実施する（Ｓ３０２）。具体的には、ソルダレジストに設けられた開口部から露出するマークを目印として、ワイヤボンディング領域を設計値から調整する。すなわち、マークを基準とした目合わせによりワイヤボンディング領域を調整する。これにより、実際の半導体装置の開口部の寸法および位置に代表される仕上がり状態を反映して、ワイヤボンディング領域を調整することができる。つまり、目視による目合わせ工程により、実際の半導体装置の仕上がり状態に対応するように、ＣＡＤデータに基づくワイヤボンディング領域の設計値から所要の調整を実施する。
このとき、本実施の形態１では、開口部の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークを基準にして、ワイヤボンディング領域の座標位置を調整している。この結果、本実施の形態１における目合わせ工程によれば、ソルダレジストに形成される開口部の位置ずれの影響を受けることなく、正確にワイヤボンディング領域の位置を調整することができる。
このようにして、本実施の形態１における目合わせ工程を実施することができる。この目合わせ工程で調整したワイヤボンディング領域の調整は、抽出された半導体装置以外の複数の半導体装置についてのワイヤボンディング工程にも反映される。
続いて、複数の半導体装置についてワイヤボンディングを実施するが、目合わせ工程で使用された特定の半導体装置以外の複数の半導体装置においても、ＣＡＤデータに基づくワイヤボンディング領域の設計値から、目合わせ工程に基づく所要の調整が反映される。この結果、実際の半導体装置の仕上がり状態を反映したワイヤボンディング工程を実施することができると考えられる。
特に、本実施の形態１では、ワイヤボンディング領域に対応づけて形成されたマークを基準にして、ワイヤボンディング領域の座標位置が調整されるため、目合わせ工程で使用された特定の半導体装置以外の複数の半導体装置においても、ソルダレジストに形成される開口部の位置ずれの影響を受けることなく、正確にワイヤボンディング領域の位置が調整されることになる。
ただし、実際には、目合わせ工程で使用された特定の半導体装置の仕上がり状態と、それ以外の半導体装置の仕上がり状態とは微妙に異なることが考えられる。この点に関し、本実施の形態１における半導体装置では、特徴パターンとなるマークが形成されているため、関連技術では困難であったカメラ認識によるワイヤボンディング領域の微調整を実施できる。したがって、本実施の形態１では、カメラ認識を適用できるという利点を生かして、半導体装置ごとにカメラ認識によるワイヤボンディング領域の微調整を実施する。
具体的に、本実施の形態１では、ワイヤボンディング工程の対象となっている半導体装置において、カメラ認識でマークを検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整を行ない、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域を特定する（Ｓ３０３）。
その後、特定したワイヤボンディング領域の位置に基づいて、半導体チップに形成されているパッドと、帯状配線の特定されたワイヤボンディング領域とをワイヤで接続する（Ｓ３０４）。そして、対象となっている半導体装置に存在するすべてのワイヤ接続が終了していない場合には、ワイヤボンディング工程を継続して実施する（Ｓ３０５）。一方、対象となっている半導体装置に存在するすべてのワイヤ接続が終了すると、対象となっている半導体装置のワイヤボンディング工程を終了する（Ｓ３０５）。
その後、次の半導体装置についてワイヤボンディング工程を実施する（Ｓ３０６）。具体的には、カメラ認識でマークを検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整を行ない、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域を特定する（Ｓ３０３）。
その後、特定したワイヤボンディング領域の位置に基づいて、半導体チップに形成されているパッドと、帯状配線の特定されたワイヤボンディング領域とをワイヤで接続する（Ｓ３０４）。そして、対象となっている半導体装置に存在するすべてのワイヤ接続が終了していない場合には、ワイヤボンディング工程を継続して実施する（Ｓ３０５）。一方、対象となっている半導体装置に存在するすべてのワイヤ接続が終了すると、対象となっている半導体装置のワイヤボンディング工程を終了する（Ｓ３０５）。以上の工程を繰り返すことにより、複数の半導体装置についてワイヤボンディング工程を実施する。このようにして複数の半導体装置についてワイヤボンディング工程を実施することができる。
本実施の形態１におけるワイヤボンディング工程の流れは上述した通りであるが、さらに、図３４〜図３７を参照しながら、本実施の形態１におけるワイヤボンディング工程を説明する。
例えば、図３４〜図３７は、目合わせ工程に使用された半導体装置とは別の半導体装置についてワイヤボンディング工程を実施する様子を示している。まず、図３４においては、ＣＡＤデータに基づくワイヤボンディング領域ＣＡＤ１〜ＣＡＤ３が黒丸で示されており、目合わせ工程に基づく所要の調整が反映されたワイヤボンディング領域ＯＳＲ１〜ＯＳＲ３が破線の×印で示されている。つまり、図３４で対象となっている半導体装置においても、ＣＡＤデータに基づくワイヤボンディング領域の設計値から、目合わせ工程に基づく所要の調整が反映されている。
ただし、実際には、目合わせ工程で使用された特定の半導体装置の仕上がり状態と、図３４で対象となっている半導体装置の仕上がり状態とは微妙に異なることを想定している。このため、図３４で対象となっている半導体装置においても、カメラ認識によるワイヤボンディング領域の微調整が実施されている。
具体的に、図３４で対象となっている半導体装置では、カメラ認識でマークＭＫ１を検出することにより、目合わせ工程で調整したワイヤボンディング領域ＯＳＲ１から微調整が行われ、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域ＡＲ１が特定される。つまり、カメラ認識で検出したマークＭＫ１の位置に基づいて、ワイヤボンディング領域ＡＲ１が特定される。
なお、ワイヤボンディング領域ＡＲ２およびワイヤボンディング領域ＡＲ３については、例えば、特定したワイヤボンディング領域ＡＲ１からの設計距離を考慮することにより特定されるものである。具体的に、ワイヤボンディング領域ＡＲ２は、ワイヤボンディング領域ＡＲ１から第１所定距離だけ離れた領域に設定され、かつ、ワイヤボンディング領域ＡＲ３は、ワイヤボンディング領域ＡＲ１から第２所定距離だけ離れた領域に設定される。このとき、例えば、ワイヤボンディング領域ＡＲ１とワイヤボンディング領域ＡＲ２との間の距離（第１距離）と、ワイヤボンディング領域ＡＲ２とワイヤボンディング領域ＡＲ３との間の距離（第２距離）とが等しくなる場合があり、図３４では、この状態を想定している。ここで、カメラ認識によって特定されたワイヤボンディング領域ＡＲ１〜ＡＲ３は、実線の×印で示されている。
続いて、図３５に示すように、図示しない半導体チップに形成されている第１パッドと、開口部ＯＰ１から露出する帯状配線ＢＬＷのワイヤボンディング領域ＡＲ１と、をワイヤＷ１で電気的に接続する。
このとき、本実施の形態１では、ワイヤボンディング領域の目合わせ工程において、ソルダレジストＳＲに形成された開口部ＯＰ１の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークＭＫ１を基準にして、ワイヤボンディング領域の座標位置を調整している。このため、本実施の形態１によれば、ソルダレジストＳＲに形成される開口部ＯＰ１の位置ずれの影響を受けることなく、ワイヤボンディング領域の位置を調整することができる。さらに、本実施の形態１では、特徴パターンとなるマークＭＫ１が形成されているため、カメラ認識によるワイヤボンディング領域の調整を実施している。したがって、本実施の形態１によれば、これらの特徴点の相乗効果により、例えば、図３５に示すように、ワイヤＷ１と開口部ＯＰ１の端部との干渉を効果的に抑制できる結果、ワイヤボンディング工程の信頼性を大幅に向上することができる。
次に、図３６に示すように、図示しない半導体チップに形成されている第２パッドと、開口部ＯＰ１から露出する帯状配線ＢＬＷのワイヤボンディング領域ＡＲ２と、をワイヤＷ２で電気的に接続する。その後、図３７に示すように、図示しない半導体チップに形成されている第３パッドと、開口部ＯＰ１から露出する帯状配線ＢＬＷのワイヤボンディング領域ＡＲ３と、をワイヤＷ３で電気的に接続する。以上のようにして、ワイヤボンディング工程を実施することができる。
＜変形例１＞
次に、本実施の形態１の変形例１について説明する。例えば、図３８は、本実施の形態１におけるマークＭＫ１の形状を示す図である。図３８に示すように、ソルダレジストＳＲに形成された開口部ＯＰ１から帯状配線ＢＬＷの一部が露出しており、この帯状配線ＢＬＷから突出するように凸形状のマークＭＫ１が形成されている。つまり、本実施の形態１では、帯状配線ＢＬＷと一体的に形成され、かつ、突出した矩形形状からなるマークＭＫ１が示されている。そして、このマークＭＫ１は、帯状配線ＢＬＷのワイヤボンディング領域ＡＲ１に対応して設けられている。例えば、この矩形形状をしたマークＭＫ１の中心線の延長線上にワイヤボンディング領域ＡＲ１が存在するように、マークＭＫ１を配置することができる。なお、矩形形状をしたマークＭＫ１においては、例えば、マークＭＫ１のサイズを大きくすることができるため、マークＭＫ１の視認性を向上させることができる。また、マークＭＫ１のＸ方向の幅を信号線用のボンディングフィンガ（リードＬＤ１）と同じ幅で設計することもできる。さらには、マークＭＫ１のＹ方向の幅の分だけ、ワイヤを接続するＹ方向のマージンが増加する利点がある。
このマークＭＫ１は、ワイヤボンディング領域ＡＲ１を特定する機能を有しており、ワイヤボンディング領域ＡＲ１を特定する機能を有していれば、図３８に示す矩形形状に限定されるものではない。つまり、マークＭＫ１の形状は、種々の変更が可能であり、以下に、この変形例にについて説明する。
図３９は、マークＭＫ１の一例を示す図である。図３９に示すように、例えば、マークＭＫ１は、帯状配線ＢＬＷと一体的に形成され、かつ、突出した三角形状あるいは台形形状から形成することもできる。この場合、三角形状の頂点近傍あるいは台形形状の上辺が狭くなるため、マークＭＫ１の中心を通る中心線を特定しやすく、目合わせ工程におけるワイヤボンディング領域の特定や、カメラ認識によるワイヤボンディング領域の特定がしやすくなる利点がある。
図４０は、マークＭＫ１の他の一例を示す図である。図４０に示すように、例えば、マークＭＫ１は、帯状配線ＢＬＷの一部を切り欠くことによっても形成することができる。つまり、例えば、マークＭＫ１は、帯状配線ＢＬＷと一体的に形成され、かつ、Ｖ字切り欠き形状あるいはＵ字切り欠き形状から形成することもできる。この場合、切り欠き形状の頂点が狭くなるため、マークＭＫ１の中心を通る中心線を特定しやすく、目合わせ工程におけるワイヤボンディング領域の特定や、カメラ認識によるワイヤボンディング領域の特定がしやすくなる利点がある。さらに、マークＭＫ１は、図３８に示す矩形形状や図３９に示す三角形状あるいは台形形状に比べて帯状配線ＢＬＷの第１外辺ＯＳＤ１の一部を切り欠くことにより内側に形成されるので、帯状配線ＢＬＷの配線幅が広がることがなくなる。そのため、配線数が多い場合は、配線の占有面積を小さく、且つ、それら複数の配線を詰めて配置することができる。このことは、半導体装置を小型化する上で有効である。
図４１は、マークＭＫ１の他の一例を示す図である。図４１に示すように、例えば、マークＭＫ１は、帯状配線ＢＬＷと接続する配線としても形成することができる。この場合、マークＭＫ１を構成する配線の幅を狭くすることにより、マークＭＫ１の中心を通る中心線を特定しやすく、目合わせ工程におけるワイヤボンディング領域の特定や、カメラ認識によるワイヤボンディング領域の特定がしやすくなる利点がある。さらには、マークＭＫ１に、ワイヤボンディング領域ＡＲ１を特定する主機能の他に、帯状配線ＢＬＷと電気的に接続する配線としての機能を持たせることができる。言い換えれば、帯状配線ＢＬＷと接続する配線をマークＭＫ１として兼用させることもできる。さらに、その配線の一部が、ソルダレジストＳＲに覆われていることにより（図４１の破線部分）、マークＭＫ１（配線）を起点に帯状配線ＢＬＷが配線基板の基材から剥がれることも防止することができる。
以上述べた図３８〜図４１に共通する利点としては、マークＭＫ１を形成することにより、帯状配線ＢＬＷに凹凸形状を付加することができるので、アンカー効果による配線基板と封止体（樹脂）との密着性向上も図ることができる。
なお、マークＭＫ１は、帯状配線ＢＬＷと一体的に形成される必要はなく、ワイヤボンディング領域ＡＲ１を特定する機能を有していれば、例えば、図４２に示すように、帯状配線ＢＬＷと空間的に分離されたマークＭＫ１として形成することもできる。
さらに、マークＭＫ１は、帯状配線ＢＬＷと同一の材料から構成することが望ましい。なぜなら、例えば、関連技術について説明したように、帯状配線ＢＬＷとソルダレジストＳＲのように異なる材料では、反射率の相違などの要因により、帯状配線ＢＬＷとソルダレジストＳＲの両方にピントを合わせることが困難になるからである。したがって、帯状配線ＢＬＷとマークＭＫ１とを異なる材料を使用すると、上述した場合と同様に、カメラ認識を実施することが困難になる事情が顕在化するおそれがあるからである。言い換えれば、帯状配線ＢＬＷとマークＭＫ１とを同じ金属材料から構成すれば、反射率など相違に起因する焦点ずれを抑制できる。この結果、カメラ認識の精度を向上させることができる。さらに、帯状配線ＢＬＷとマークＭＫ１とを同じ材料から構成する利点としては、配線基板上に形成された導体膜をパターニングすることにより、帯状配線ＢＬＷとマークＭＫ１とを一緒に形成することができ、マークＭＫ１を形成することによる配線基板の製造工程の複雑化を抑制することができるとともに、配線基板の製造コストの上昇を抑制することもできる。
＜変形例２＞
続いて、本実施の形態１の変形例２について説明する。図４３は、本変形例２において、ソルダレジストＳＲに形成された開口部ＯＰ１の近傍領域を示す拡大図である。図４３に示すように、ソルダレジストＳＲには、開口部ＯＰ１が設けられており、この開口部ＯＰ１から帯状配線ＢＬＷの一部領域が露出している。そして、例えば、図４３に示すように、開口部ＯＰ１から露出する帯状配線ＢＬＷの一部領域に、マークＭＫ１〜ＭＫ３が形成されている。すなわち、本変形例２において、開口部ＯＰ１から露出する帯状配線ＢＬＷには、マークＭＫ１〜ＭＫ３が所定間隔を置いて並んで配置されている。具体的に、本変形例２においては、ワイヤボンディング領域ＡＲ１に対応づけられてマークＭＫ１が形成され、ワイヤボンディング領域ＡＲ２に対応づけられてマークＭＫ２が形成されている。さらに、ワイヤボンディング領域ＡＲ３に対応づけられてマークＭＫ３が形成されている。
このことから、本変形例２によれば、半導体装置ごとに実施されるカメラ認識によるワイヤボンディング領域の調整にマークＭＫ１〜ＭＫ３を使用することができる。例えば、カメラ認識によってマークＭＫ１を検出し、検出したマークＭＫ１の位置を基準としてワイヤボンディング領域ＡＲ１を特定することができる。その後、本変形例２では、カメラ
認識によってマークＭＫ２を検出し、検出したマークＭＫ２の位置を基準としてワイヤボンディング領域ＡＲ２を特定することができる。さらに、続けて、本変形例２では、カメラ認識によってマークＭＫ３を検出し、検出したマークＭＫ３の位置を基準としてワイヤボンディング領域ＡＲ３を特定することができる。このようにして、特定されたワイヤボンディング領域ＡＲ１〜ＡＲ３にワイヤが接続される。
以上のように、本変形例２によれば、例えば、図４３に示す３つのワイヤボンディング領域ＡＲ１〜ＡＲ３のそれぞれに対応づけて、マークＭＫ１〜ＭＫ３が形成されているため、３つのワイヤボンディング領域ＡＲ１〜ＡＲ３のすべてをマークＭＫ１〜ＭＫ３のそれぞれを基準として特定することができる。つまり、実施の形態１では、例えば、図３４に示すように、ワイヤボンディング領域ＡＲ１については、マークＭＫ１の位置を基準として特定されたが、ワイヤボンディング領域ＡＲ２およびワイヤボンディング領域ＡＲ３については、マークの位置を基準として特定するものではなく、既に特定したワイヤボンディング領域ＡＲ１を基準として自動的に特定されていた。したがって、例えば、マークＭＫ１の位置に基づいて設定されるワイヤボンディング領域ＡＲ１に誤差が発生すると、その誤差がワイヤボンディング領域ＡＲ２やワイヤボンディング領域ＡＲ３にも反映されてしまうことになる。
これに対し、本変形例２では、ワイヤボンディング領域ＡＲ１〜ＡＲ３のそれぞれは、独立別個に、それぞれに対応づけられたマークＭＫ１〜ＭＫ３の位置に基づいて特定される。このため、例えば、ワイヤボンディング領域ＡＲ１の特定に誤差が生じても、この誤差がワイヤボンディング領域ＡＲ２やワイヤボンディング領域ＡＲ３の特定に波及することはない。このことから、本変形例２によれば、ワイヤボンディング領域ＡＲ１〜ＡＲ３の独立性を高めることができ、ワイヤボンディング領域ＡＲ１〜ＡＲ３を特定する精度を向上させることができる。特に、帯状配線ＢＬＷに接続されるワイヤの本数が多く、ワイヤ間ピッチが狭くなって、ワイヤ同士の電気的なショートの危険性が上がってくるような場合において、本変形例２の上述した特徴は有効である。この結果、本変形例２によれば、ワイヤボンディング工程の信頼性を向上させることができる。
なお、本変形例２では、半導体装置ごとに実施されるカメラ認識によるワイヤボンディング領域の調整にマークＭＫ１〜ＭＫ３を使用する例について説明したが、さらには、目視による目合わせ工程におけるワイヤボンディング領域の調整にも、マークＭＫ１〜ＭＫ３を使用することができ、これによって、目視による目合わせ工程の精度を向上させることができる。
このように、本変形例２では、複数のワイヤボンディング領域のそれぞれに対応づけてマークを形成することに特徴があり、これによって、ワイヤボンディング工程の信頼性を向上させることができる。さらに、本変形例２によれば、複数のワイヤボンディング領域のそれぞれに対応づけてマークを形成しているため、帯状配線ＢＬＷに形成される凹凸形状が増加することになる。この結果、アンカー効果による配線基板と封止体（樹脂）との密着性の増大効果も得ることができる。
＜変形例３＞
次に、本実施の形態１の変形例３について説明する。図４４は、本変形例３において、ソルダレジストＳＲに形成された開口部ＯＰ１の近傍領域を示す拡大図である。図４４に示すように、ソルダレジストＳＲには、開口部ＯＰ１が設けられており、この開口部ＯＰ１から帯状配線ＢＬＷの一部領域が露出している。そして、例えば、図４４に示すように、開口部ＯＰ１から露出する帯状配線ＢＬＷの一部領域に、マークＭＫ１およびマークＭＫ３が形成されている。すなわち、本変形例３において、開口部ＯＰ１から露出する帯状配線ＢＬＷには、マークＭＫ１およびマークＭＫ３が所定間隔を置いて配置されている。具体的に、本変形例３においては、ワイヤボンディング領域ＡＲ１に対応づけられてマークＭＫ１が形成され、ワイヤボンディング領域ＡＲ３に対応づけられてマークＭＫ３が形成されている。なお、本変形例３においては、ワイヤボンディング領域ＡＲ２に対応づけられたマークは形成されていない。
このことから、本変形例３によれば、半導体装置ごとに実施されるカメラ認識によるワイヤボンディング領域の調整にマークＭＫ１およびマークＭＫ３を使用することができる。例えば、カメラ認識によってマークＭＫ１を検出し、検出したマークＭＫ１の位置を基準としてワイヤボンディング領域ＡＲ１を特定することができる。その後、ワイヤボンディング領域ＡＲ２については、マークの位置を基準として特定するものではなく、既に特定したワイヤボンディング領域ＡＲ１からの設計距離などを基準として自動的に特定することができる。続いて、カメラ認識によってマークＭＫ３を検出し、検出したマークＭＫ３の位置を基準としてワイヤボンディング領域ＡＲ３を特定することができる。このようにして、特定されたワイヤボンディング領域ＡＲ１〜ＡＲ３にワイヤが接続される。
例えば、上述した変形例２においては、図４３に示すように、３つのワイヤボンディング領域ＡＲ１〜ＡＲ３のそれぞれに対応づけて、マークＭＫ１〜ＭＫ３を形成していた。この場合、マークＭＫ１〜ＭＫ３のすべてについてカメラ認識を実施する必要があり、ワイヤボンディング工程のスループットが低下することが懸念される。
そこで、本変形例３においては、ワイヤボンディング領域ＡＲ１〜ＡＲ３のそれぞれに対応付けてマークＭＫ１〜ＭＫ３を形成するのではなく、ワイヤボンディング領域ＡＲ１とワイヤボンディング領域ＡＲ３に対応づけてマークＭＫ１およびマークＭＫ３を形成するとともに、ワイヤボンディング領域ＡＲ２に対応づけたマークを形成しないようにしている。つまり、本変形例３では、ワイヤボンディング領域の一部にだけ対応づけるようにマークを形成している点に特徴がある。
これにより、ワイヤボンディング領域ＡＲ１とワイヤボンディング領域ＡＲ３については、独立別個に、それぞれに対応づけられたマークＭＫ１およびマークＭＫ３の位置に基づいて特定される。このため、例えば、ワイヤボンディング領域ＡＲ１の特定に誤差が生じても、この誤差がワイヤボンディング領域ＡＲ３の特定に波及することはない。このことから、本変形例３によれば、少なくとも、ワイヤボンディング領域ＡＲ１とワイヤボンディング領域ＡＲ３の独立性を高めることができ、ワイヤボンディング領域ＡＲ１およびワイヤボンディング領域ＡＲ３を特定する精度を向上させることができる。この結果、本変形例３によっても、ワイヤボンディング工程の信頼性を向上させることができる。
一方、本変形例３においては、ワイヤボンディング領域ＡＲ２に対応づけたマークを形成しないようにしている。つまり、ワイヤボンディング領域ＡＲ２については、マークの位置を基準として特定するものではなく、既に特定したワイヤボンディング領域ＡＲ１からの設計距離などを基準として自動的に特定している。この結果、本変形例３によれば、３つのワイヤボンディング領域ＡＲ１〜ＡＲ３のそれぞれに対応づけて、マークを形成する場合に比べて、カメラ認識を実施する頻度を少なくすることができ、これによって、ワイヤボンディング工程におけるスループットの低下を抑制することができる。
なお、本変形例３では、半導体装置ごとに実施されるカメラ認識によるワイヤボンディング領域の調整にマークＭＫ１およびマークＭＫ３を使用する例について説明したが、さらには、目視による目合わせ工程におけるワイヤボンディング領域の調整にも、マークＭＫ１およびマークＭＫ３を使用することができ、これによって、目視による目合わせ工程の精度を向上させることができる。
さらに、本変形例３によれば、複数のワイヤボンディング領域のそれぞれに対応づけてマークを形成しているため、帯状配線ＢＬＷに形成される凹凸形状が増加することになる。この結果、アンカー効果による配線基板と封止体（樹脂）との密着性の増大効果も得ることができる。
（実施の形態２）
＜配線基板のレイアウト構成＞
図４５は、本実施の形態２における半導体装置に使用される配線基板ＷＢの主面（表面）のレイアウト構成を示す図である。図４５に示すように、本実施の形態２における配線基板ＷＢは矩形形状をしており、中央部に矩形形状をしたＧＮＤプレーン（プレーン配線）ＧＰが形成されている。このＧＮＤプレーンＧＰは、ビアＶＡ（Ｇ）を介して基準電位（ＧＮＤ電位、接地電位）が供給されるようになっており、このＧＮＤプレーンＧＰ上に半導体チップが搭載される。つまり、ＧＮＤプレーンＧＰと半導体チップとは、平面視において重なるように配置されていることになる。
ＧＮＤプレーンＧＰの周囲には、ＧＮＤプレーンＧＰの外縁に沿って、帯状配線ＢＬＷ（Ｇ）が配置されている。このとき、ＧＮＤプレーンＧＰ上には、矩形形状の半導体チップが搭載されることから、帯状配線ＢＬＷ（Ｇ）は、半導体チップの外縁に沿って、半導体チップの周囲に配置されているということもできる。そして、ＧＮＤプレーンＧＰと帯状配線ＢＬＷ（Ｇ）は複数の接続配線ＧＷＬによって電気的に接続されている。したがって、この帯状配線ＢＬＷ（Ｇ）にも基準電位が印加されることになる。また、この帯状配線ＢＬＷ（Ｇ）にもビアＶＡ（Ｇ）が接続されている。
続いて、帯状配線ＢＬＷ（Ｇ）の外側には、例えば、帯状配線ＢＬＷ（Ｇ）と並行するように、帯状配線ＢＬＷ（Ｖ１）が配置されている。この帯状配線ＢＬＷ（Ｖ１）には、ビアＶＡ（Ｖ１）が接続されており、このビアＶＡ（Ｖ１）を介して、第１電源電位が供給されるように構成されている。さらに、帯状配線ＢＬＷ（Ｖ１）の外側には、例えば、帯状配線ＢＬＷ（Ｖ１）と並行するように、帯状配線ＢＬＷ（Ｖ２）が配置されている。この帯状配線ＢＬＷ（Ｖ２）には、ビアＶＡ（Ｖ２）が接続されており、このビアＶＡ（Ｖ２）を介して、第１電源電位よりも高い第２電源電位が供給されるように構成されている。
本実施の形態２における配線基板ＷＢは、多層配線構造をしており、以下に、図４５に示す配線基板ＷＢの表面（第１層）の一層下層（第２層）に配置される配線構造について、図４６を参照しながら説明する。具体的に、本実施の形態２における配線基板ＷＢは、例えば、４層構造をしており、便宜上、図４５に示す配線基板ＷＢの表面を第１層と呼び、この第１層の下層の層を第２層、第２層の下層の層を第３層、第３層の下層である配線基板ＷＢの裏面を第４層と呼ぶことにする。
図４６は、配線基板ＷＢの第２層のレイアウト構成を示す図である。図４６に示すように、配線基板ＷＢの第２層には、ＧＮＤパターンＧＰＴ１が形成されており、このＧＮＤパターンＧＰＴ１には、ビアＶＡ（Ｇ）が接続されている。したがって、図４５に示す配線基板ＷＢの表面（第１層）に形成されているＧＮＤプレーンＧＰや帯状配線ＢＬＷ（Ｇ）と、図４６に示す配線基板ＷＢの第２層に形成されているＧＮＤパターンＧＰＴ１とは、ビアＶＡ（Ｇ）を介して電気的に接続されていることがわかる。
次に、図４７は、配線基板ＷＢの第３層のレイアウト構成を示す図である。図４７に示すように、配線基板ＷＢの第３層には、電源パターンＰＴＮ１（Ｖ１）や電源パターンＰＴＮ１（Ｖ２）が形成されている。そして、電源パターンＰＴＮ１（Ｖ１）は、ビアＶＡ（Ｖ１）と電気的に接続され、電源パターンＰＴＮ１（Ｖ２）は、ビアＶＡ（Ｖ２）と電気的に接続されている。したがって、図４５に示す配線基板ＷＢの表面（第１層）に形成されている帯状配線ＢＬＷ（Ｖ１）と、図４７に示す配線基板ＷＢの第３層に形成されている電源パターンＰＴＮ１（Ｖ１）とは、ビアＶＡ（Ｖ１）を介して電気的に接続されていることがわかる。同様に、図４５に示す配線基板ＷＢの表面（第１層）に形成されている帯状配線ＢＬＷ（Ｖ２）と、図４７に示す配線基板ＷＢの第３層に形成されている電源パターンＰＴＮ１（Ｖ２）とは、ビアＶＡ（Ｖ２）を介して電気的に接続されていることがわかる。
続いて、図４８は、配線基板ＷＢの裏面（第４層）のレイアウト構成を示す図である。図４８に示すように、配線基板ＷＢの裏面には、アレイ状に複数の端子ＬＤ２が配置されており、この端子ＬＤ２上に半田ボールが搭載される。さらに、本実施の形態２では、この複数の端子ＬＤ２の一部と電気的に接続するように、ＧＮＤパターンＧＰＴ２が形成されている。そして、このＧＮＤパターンＧＰＴ２は、ビアＶＡ（Ｇ）とも電気的に接続されている。このことから、例えば、半導体チップに形成されている集積回路は、パッド→ワイヤ→（帯状配線ＢＬＷ（Ｇ）＋ＧＮＤプレーンＧＰ）→ビアＶＡ（Ｇ）→ＧＮＤパターンＧＰＴ１→ビアＶＡ（Ｇ）→ＧＮＤパターンＧＰＴ２→端子ＬＤ２→半田ボールの経路で最終的に半田ボールと接続されていることがわかる。このことから、半導体装置に形成されている半田ボールの一部へ基準電位を供給することにより、半導体チップに形成されている集積回路に安定化された基準電位を供給できることがわかる。
同様に、本実施の形態２では、この複数の端子ＬＤ２の他の一部と電気的に接続するように、電源パターンＰＴＮ２（Ｖ１）が形成されている。そして、この電源パターンＰＴＮ２（Ｖ１）は、ビアＶＡ（Ｖ１）とも電気的に接続されている。このことから、例えば、半導体チップに形成されている集積回路は、パッド→ワイヤ→帯状配線ＢＬＷ（Ｖ１）→ビアＶＡ（Ｖ１）→電源パターンＰＴＮ１（Ｖ１）→ビアＶＡ（Ｖ１）→電源パターンＰＴＮ２（Ｖ１）→端子ＬＤ２→半田ボールの経路で最終的に半田ボールと接続されていることがわかる。このことから、半導体装置に形成されている半田ボールの一部へ第１電源電位を供給することにより、半導体チップに形成されている集積回路に安定化された第１電源電位を供給できることがわかる。
また、本実施の形態２では、複数の端子ＬＤ２の他の一部と電気的に接続するように、電源パターンＰＴＮ２（Ｖ２）が形成されている。そして、この電源パターンＰＴＮ２（Ｖ２）は、ビアＶＡ（Ｖ２）とも電気的に接続されている。このことから、例えば、半導体チップに形成されている集積回路は、パッド→ワイヤ→帯状配線ＢＬＷ（Ｖ２）→ビアＶＡ（Ｖ２）→電源パターンＰＴＮ１（Ｖ２）→ビアＶＡ（Ｖ２）→電源パターンＰＴＮ２（Ｖ２）→端子ＬＤ２→半田ボールの経路で最終的に半田ボールと接続されていることがわかる。このことから、半導体装置に形成されている半田ボールの一部へ第２電源電位を供給することにより、半導体チップに形成されている集積回路に安定化された第２電源電位を供給できることがわかる。
＜実施の形態２における特徴＞
続いて、本実施の形態２における特徴について説明する。図４９は、本実施の形態２における配線基板ＷＢの表面（第１層）に形成されている一部領域を拡大して示す図である。図４９に示すように、まず、本実施の形態２における配線基板ＷＢでは、ＧＮＤプレーンＧＰの外側に帯状配線ＢＬＷ（Ｇ）が配置されており、このＧＮＤプレーンＧＰと帯状配線ＢＬＷ（Ｇ）が複数の接続配線ＧＷＬで接続されていることがわかる。具体的に、帯状配線ＢＬＷ（Ｇ）は、基本的にソルダレジストＳＲで覆われており、帯状配線ＢＬＷ（Ｇ）の一部分がソルダレジストＳＲに設けられた開口部ＯＰ１から露出している。この開口部ＯＰ１から露出している帯状配線ＢＬＷ（Ｇ）の一部分がＧＮＤプレーンＧＰと複数の接続配線ＧＷＬで電気的に接続されている。これにより、帯状配線ＢＬＷ（Ｇ）に供給される基準電位の安定化を図ることができ、これによって、半導体装置の電気的特性の向上を図ることができる。
ここで、開口部ＯＰ１から露出している帯状配線ＢＬＷ（Ｇ）の一部分は接続配線ＧＷＬとの接続領域となるとともに、ワイヤを接続するためのワイヤボンディング領域も含むことになる。このことから、本実施の形態２においても、実施の形態１と同様に、開口部ＯＰ１から露出する帯状配線ＢＬＷ（Ｇ）に含まれるワイヤボンディング領域に対応づけて少なくとも１つのマークＭＫ１（Ｇ）が形成されている。
これにより、本実施の形態２においても、ワイヤボンディング領域の目合わせ工程において、ソルダレジストＳＲに形成された開口部ＯＰ１の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークＭＫ１（Ｇ）を基準にして、ワイヤボンディング領域の座標位置を調整することができる。この結果、本実施の形態２における目合わせ工程においても、ソルダレジストＳＲに形成される開口部ＯＰ１の位置ずれの影響を受けることなく、正確にワイヤボンディング領域の位置を調整することができる。この結果、本実施の形態２によれば、ワイヤボンディング工程の信頼性を向上することができる。さらに、本実施の形態２においても、特徴パターンとなるマークＭＫ１（Ｇ）が形成されているため、カメラ認識によるワイヤボンディング領域の調整を実施することもできる。したがって、本実施の形態２でも、ワイヤボンディング工程の信頼性を大幅に向上することができる。
ここで、重要な点は、マークＭＫ１（Ｇ）を設ける位置である。上述したように、ソルダレジストＳＲに形成される開口部ＯＰ１の位置ずれの影響を最も受けるのは、開口部ＯＰ１の端部に最も近いワイヤボンディング領域である。したがって、本実施の形態２においては、例えば、図４９に示すように、開口部ＯＰ１の端部に最も近いワイヤボンディング領域に対応づけてマークＭＫ１（Ｇ）を設けている。これにより、ワイヤボンディング領域に対応づけて形成されたマークＭＫ１（Ｇ）を基準にして、開口部ＯＰ１の端部に最も近いワイヤボンディング領域の座標位置を調整することができる。このことから、本実施の形態２によれば、開口部ＯＰ１の端部に最も近いワイヤボンディング領域にワイヤを接続する際、ワイヤと開口部ＯＰ１の端部との干渉を防止することができる。この結果、本実施の形態２におけるワイヤボンディング工程の信頼性を向上させることができる。
このとき、マークＭＫ１（Ｇ）を帯状配線ＢＬＷ（Ｇ）の内側に設ける構成と、マークＭＫ１（Ｇ）を帯状配線ＢＬＷ（Ｇ）の外側に設ける構成とが考えられる。言い換えれば、帯状配線ＢＬＷ（Ｇ）を構成する内辺（ＧＮＤプレーンＧＰに近い辺）にマークＭＫ１（Ｇ）を設ける構成と、帯状配線ＢＬＷ（Ｇ）を構成する外辺（ＧＮＤプレーンＧＰから遠い辺）にマークＭＫ１（Ｇ）を設ける構成と、が考えられる。
この点に関し、本実施の形態２では、マークＭＫ１（Ｇ）を帯状配線ＢＬＷ（Ｇ）の外側に設ける構成を採用している。この理由は、次のようなものである。例えば、図４９に示すように、帯状配線ＢＬＷ（Ｇ）の内側には、ＧＮＤプレーンＧＰと電気的に接続するための複数の接続配線ＧＷＬが設けられている。このため、例えば、マークＭＫ１（Ｇ）を帯状配線ＢＬＷ（Ｇ）の内側に設ける構成を採用する場合、接続配線ＧＷＬの一部を削除して空いたスペースにマークＭＫ１（Ｇ）を形成することになる。このことは、接続配線ＧＷＬの数が少なくなり、帯状配線ＢＬＷ（Ｇ）とＧＮＤプレーンＧＰとの接続抵抗が大きくなることを意味する。
ここで、本実施の形態２では、半導体チップに供給する基準電位の安定化を図ることにより、半導体装置の電気的特性の向上を図っている。このことから、本実施の形態２では、半導体チップとワイヤで接続される帯状配線ＢＬＷ（Ｇ）での基準電位の安定化を図る観点から、ＧＮＤプレーンＧＰとの接続する接続配線ＧＷＬの数および個々の配線幅をできるだけ大きくして接続抵抗を低減することが望ましい。この点に関し、マークＭＫ１（Ｇ）を帯状配線ＢＬＷ（Ｇ）の内側に設ける構成を採用する場合、マークＭＫ１（Ｇ）を形成するスペースを確保する関係上、接続配線ＧＷＬの占有スペースが小さくなり、帯状配線ＢＬＷ（Ｇ）とＧＮＤプレーンＧＰとの接続抵抗が大きくなってしまう。このことから、本実施の形態２では、マークＭＫ１（Ｇ）を帯状配線ＢＬＷ（Ｇ）の外側に設ける構成を採用している。この場合、マークＭＫ１（Ｇ）を形成するスペースを確保するために、接続配線ＧＷＬの占有スペースを削減する必要がないため、帯状配線ＢＬＷ（Ｇ）とＧＮＤプレーンＧＰとの接続抵抗を低減することができる。この結果、本実施の形態２によれば、帯状配線ＢＬＷ（Ｇ）とＧＮＤプレーンＧＰとの接続抵抗を小さくしながら、マークＭＫ１（Ｇ）を設けることによるワイヤボンディング工程の信頼性の向上を図ることができる。すなわち、本実施の形態２によれば、半導体装置の電気的特性の向上と、半導体装置の信頼性向上の両立を図ることができるのである。さらには、帯状配線ＢＬＷ（Ｇ）に設けるマークＭＫ１（Ｇ）は、接続配線ＧＷＬとは反対側の外側に設けるということを前提としておけば、基板設計も容易になる利点も得られる。
続いて、図４９に示すように、帯状配線ＢＬＷ（Ｇ）の外側には、第１電源電位が供給される帯状配線ＢＬＷ（Ｖ１）が配置されている。具体的に、帯状配線ＢＬＷ（Ｖ１）は、基本的にソルダレジストＳＲで覆われており、帯状配線ＢＬＷ（Ｖ１）の一部分がソルダレジストＳＲに設けられた開口部ＯＰ２から露出している。開口部ＯＰ２から露出している帯状配線ＢＬＷ（Ｖ１）の一部分は、ワイヤを接続するためのワイヤボンディング領域となる。このことから、本実施の形態２においても、実施の形態１と同様に、開口部ＯＰ２から露出する帯状配線ＢＬＷ（Ｖ１）に含まれるワイヤボンディング領域に対応づけて少なくとも１つのマークＭＫ１（Ｖ１）やマークＭＫ２（Ｖ１）が形成されている。
さらに、図４９に示すように、帯状配線ＢＬＷ（Ｖ１）の外側には、第１電源電位よりも高い第２電源電位が供給される帯状配線ＢＬＷ（Ｖ２）が配置されている。具体的に、帯状配線ＢＬＷ（Ｖ２）は、基本的にソルダレジストＳＲで覆われており、帯状配線ＢＬＷ（Ｖ２）の一部分がソルダレジストＳＲに設けられた開口部ＯＰ３から露出している。開口部ＯＰ３から露出している帯状配線ＢＬＷ（Ｖ２）の一部分は、ワイヤを接続するためのワイヤボンディング領域となる。このことから、本実施の形態２においても、実施の形態１と同様に、開口部ＯＰ３から露出する帯状配線ＢＬＷ（Ｖ２）に含まれるワイヤボンディング領域に対応づけて少なくとも１つのマークＭＫ１（Ｖ２）やマークＭＫ２（Ｖ２）が形成されている。
ここで、例えば、帯状配線ＢＬＷ（Ｖ１）に着目すると、開口部ＯＰ２から露出する帯状配線ＢＬＷ（Ｖ１）のワイヤボンディング領域に対応づけられているマークＭＫ１（Ｖ１）は、基本的に、帯状配線ＢＬＷ（Ｖ１）の外側に配置されている。これは、なるべく、帯状配線ＢＬＷ（Ｇ）と帯状配線ＢＬＷ（Ｖ１）との間のラインアンドスペースを確保しやすくするためである。同様の理由から、例えば、帯状配線ＢＬＷ（Ｖ２）に着目すると、開口部ＯＰ３から露出する帯状配線ＢＬＷ（Ｖ２）のワイヤボンディング領域に対応づけられているマークＭＫ１（Ｖ２）は、基本的に、帯状配線ＢＬＷ（Ｖ２）の外側に配置されている。
ただし、図４９に示すように、帯状配線ＢＬＷ（Ｖ１）と帯状配線ＢＬＷ（Ｖ２）の間には、帯状配線ＢＬＷ（Ｖ１）と電気的に接続されるビアＶＡ（Ｖ１）や、帯状配線ＢＬＷ（Ｖ２）と電気的に接続されるビアＶＡ（Ｖ２）が配置されている場合がある。この場合、例えば、帯状配線ＢＬＷ（Ｖ１）に着目すると、ビアＶＡ（Ｖ１）が邪魔となって、帯状配線ＢＬＷ（Ｖ１）の外側にマークＭＫ２（Ｖ１）を配置することができない事態が生じる。したがって、この場合には、図４９に示すように、ビアＶＡ（Ｖ１）の配置位置と反対側である帯状配線ＢＬＷ（Ｖ１）の内側にマークＭＫ２（Ｖ１）を配置することもできる。これにより、ビアＶＡ（Ｖ１）の配置に邪魔されることなく、開口部ＯＰ２から露出する帯状配線ＢＬＷ（Ｖ１）のワイヤボンディング領域に対応づけてマークＭＫ２（Ｖ１）を形成することができる。
同様に、帯状配線ＢＬＷ（Ｖ１）に着目すると、例えば、図４９に示すように、帯状配線ＢＬＷ（Ｖ２）の配置レイアウトによっては、帯状配線ＢＬＷ（Ｖ２）が邪魔となって、帯状配線ＢＬＷ（Ｖ２）の外側にマークＭＫ２（Ｖ２）を配置することができない事態が生じる。したがって、この場合には、図４９に示すように、帯状配線ＢＬＷ（Ｖ２）の配置位置と反対側である帯状配線ＢＬＷ（Ｖ２）の内側にマークＭＫ２（Ｖ２）を配置することもできる。これにより、帯状配線ＢＬＷ（Ｖ２）の配置に邪魔されることなく、開口部ＯＰ３から露出する帯状配線ＢＬＷ（Ｖ２）のワイヤボンディング領域に対応づけてマークＭＫ２（Ｖ２）を形成することができる。
＜変形例１＞
図５０は、本実施の形態２の変形例１における配線基板ＷＢの表面（第１層）に形成されている一部領域を拡大して示す図である。図５０に示す本変形例１の構成は、図４９に示す実施の形態２の構成とほぼ同様の構成をしているため、相違点を中心に説明する。
図５０において、本変形例１では、ＧＮＤプレーンＧＰと帯状配線ＢＬＷ（Ｇ）が一体的に形成されている。つまり、図４９に示す実施の形態２では、ＧＮＤプレーンＧＰと帯状配線ＢＬＷ（Ｇ）が分離されており、かつ、複数の接続配線ＧＷＬで電気的に接続される構成が採用されていた。これに対し、図５０に示す本変形例１においては、ＧＮＤプレーンＧＰと帯状配線ＢＬＷ（Ｇ）が一体的に形成されている。これにより、図５０に示す本変形例１によれば、ＧＮＤプレーンＧＰと帯状配線ＢＬＷ（Ｇ）の接続抵抗をさらに低減することができるので、基準電位のさらなる安定化を図ることができる。すなわち、本変形例１によれば、半導体装置の電気的特性のさらなる向上を図ることができる。さらに、接続配線ＧＷＬが無くなるので、接続配線ＧＷＬが配置されていた領域分が小さくなり、半導体装置の小型化を図ることができる場合もある。
＜変形例２＞
図５１は、本実施の形態２の変形例２における配線基板ＷＢの表面（第１層）に形成されている一部領域を拡大して示す図である。図５１に示す本変形例２の構成は、図４９に示す実施の形態２の構成とほぼ同様の構成をしているため、相違点を中心に説明する。
図５１において、本変形例２では、図４９に示す実施の形態２とは逆に、マークＭＫ１（Ｇ）を帯状配線ＢＬＷ（Ｇ）の内側に設ける構成を採用している。この場合、接続配線ＧＷＬの一部を削除して空いたスペースにマークＭＫ２（Ｇ）を形成することになる。このことは、接続配線ＧＷＬの数が少なくなり、帯状配線ＢＬＷ（Ｇ）とＧＮＤプレーンＧＰとの接続抵抗が大きくなることを意味する。したがって、本変形例２の構成を採用する場合、半導体チップとワイヤで接続される帯状配線ＢＬＷ（Ｇ）での基準電位の安定化を図る観点からは、図４９に示す実施の形態２の構成に及ばないことになる。
ただし、他の見方をすると、金属配線から構成される接続配線ＧＷＬの占有面積が少なくなるということは、封止体（樹脂）と配線基板ＷＢとの密着力が向上すると捉えることができる。このことから、例えば、接続配線ＧＷＬによる基準電位の安定化を多少犠牲にして封止体（樹脂）と配線基板ＷＢとの密着性の向上を優先させる必要がある場合には、実施の形態２の構成に対して、本変形例２の構成の優位性が顕在化する。
なお、本変形例２の構成を採用する場合であっても、例えば、接続配線ＧＷＬと区別できるように、接続配線ＧＷＬと幅の異なる配線（図４１参照）からマークＭＫ２（Ｇ）を形成し、この配線（マークＭＫ２（Ｇ））で帯状配線ＢＬＷ（Ｇ）とＧＮＤプレーンＧＰとも接続するように構成すれば、基準電位の安定化も図ることができる。
＜実施の形態２におけるワイヤボンディング工程１＞
次に、本実施の形態２におけるワイヤボンディング工程の詳細について、図面を参照しながら説明する。
図５２は、本実施の形態２におけるワイヤボンディング工程の流れを示すフローチャートである。まず、例えば、ＣＡＤデータに基づいて、ワイヤボンディング領域の座標値（設計値）をワイヤボンディング装置に読み込ませる（Ｓ４０１）。次に、複数の半導体装置の中から任意の半導体装置を抽出し、この半導体装置に基づいて目視による目合わせ工程を実施する（Ｓ４０２）。具体的には、ソルダレジストに設けられた開口部から露出するマークを目印として、ワイヤボンディング領域を設計値から調整する。すなわち、マークを基準とした目合わせによりワイヤボンディング領域を調整する。このとき、本実施の形態２における目合わせ工程は、帯状配線ＢＬＷ（Ｇ）、帯状配線ＢＬＷ（Ｖ１）および帯状配線ＢＬＷ（Ｖ２）に設けられているワイヤボンディング領域について実施される。
これにより、実際の半導体装置の開口部の寸法および位置に代表される仕上がり状態を反映して、ワイヤボンディング領域を調整することができる。つまり、目視による目合わせ工程により、実際の半導体装置の仕上がり状態に対応するように、ＣＡＤデータに基づくワイヤボンディング領域の設計値から所要の調整を実施する。
このとき、本実施の形態２では、開口部の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークを基準にして、ワイヤボンディング領域の座標位置を調整している。この結果、本実施の形態２における目合わせ工程によれば、ソルダレジストに形成される開口部の位置ずれの影響を受けることなく、正確にワイヤボンディング領域の位置を調整することができる。
このようにして、本実施の形態２における目合わせ工程を実施することができる。この目合わせ工程で調整したワイヤボンディング領域の調整は、抽出された半導体装置以外の複数の半導体装置についてのワイヤボンディング工程にも反映される。
続いて、複数の半導体装置についてワイヤボンディングを実施するが、目合わせ工程で使用された特定の半導体装置以外の複数の半導体装置においても、ＣＡＤデータに基づくワイヤボンディング領域の設計値から、目合わせ工程に基づく所要の調整が反映される。この結果、実際の半導体装置の仕上がり状態を反映したワイヤボンディング工程を実施することができると考えられる。
特に、本実施の形態２では、ワイヤボンディング領域に対応づけて形成されたマークを基準にして、ワイヤボンディング領域の座標位置が調整されるため、目合わせ工程で使用された特定の半導体装置以外の複数の半導体装置においても、ソルダレジストに形成される開口部の位置ずれの影響を受けることなく、正確にワイヤボンディング領域の位置が調整されることになる。
ただし、実際には、目合わせ工程で使用された特定の半導体装置の仕上がり状態と、それ以外の半導体装置の仕上がり状態とは微妙に異なることが考えられる。この点に関し、本実施の形態２における半導体装置では、特徴パターンとなるマークが形成されているため、関連技術では困難であったカメラ認識によるワイヤボンディング領域の微調整を実施できる。したがって、本実施の形態２では、カメラ認識を適用できるという利点を生かして、半導体装置ごとにカメラ認識によるワイヤボンディング領域の微調整を実施する。
具体的に、本実施の形態２では、ワイヤボンディング工程の対象となっている半導体装置において、カメラ認識でマークを検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整を行ない、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域を特定する（Ｓ４０３）。具体的には、マークを検出することにより、帯状配線ＢＬＷ（Ｇ）、帯状配線ＢＬＷ（Ｖ１）および帯状配線ＢＬＷ（Ｖ２）のそれぞれにおいて、ワイヤボンディング領域が特定される。
その後、特定したワイヤボンディング領域の位置に基づいて、半導体チップに形成されているパッドと、帯状配線ＢＬＷ（Ｇ）、帯状配線ＢＬＷ（Ｖ１）および帯状配線ＢＬＷ（Ｖ２）のそれぞれにおいて特定されたワイヤボンディング領域とをワイヤで接続する（Ｓ４０４）。そして、対象となっている半導体装置に存在するすべてのワイヤ接続が終了していない場合には、ワイヤボンディング工程を継続して実施する（Ｓ４０５）。一方、対象となっている半導体装置に存在するすべてのワイヤ接続が終了すると、対象となっている半導体装置のワイヤボンディング工程を終了する（Ｓ４０５）。
その後、次の半導体装置についてワイヤボンディング工程を実施する（Ｓ４０６）。具体的には、カメラ認識でマークを検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整を行ない、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域を特定する（Ｓ４０３）。具体的には、マークを検出することにより、帯状配線ＢＬＷ（Ｇ）、帯状配線ＢＬＷ（Ｖ１）および帯状配線ＢＬＷ（Ｖ２）のそれぞれにおいて、ワイヤボンディング領域が特定される。
その後、特定したワイヤボンディング領域の位置に基づいて、半導体チップに形成されているパッドと、帯状配線ＢＬＷ（Ｇ）、帯状配線ＢＬＷ（Ｖ１）および帯状配線ＢＬＷ（Ｖ２）のそれぞれにおいて特定されたワイヤボンディング領域とをワイヤで接続する（Ｓ４０４）。そして、対象となっている半導体装置に存在するすべてのワイヤ接続が終了していない場合には、ワイヤボンディング工程を継続して実施する（Ｓ４０５）。一方、対象となっている半導体装置に存在するすべてのワイヤ接続が終了すると、対象となっている半導体装置のワイヤボンディング工程を終了する（Ｓ４０５）。以上の工程を繰り返すことにより、複数の半導体装置についてワイヤボンディング工程を実施する。このようにして複数の半導体装置についてワイヤボンディング工程を実施することができる。
本実施の形態２におけるワイヤボンディング工程の流れは上述した通りであるが、さらに、図５３〜図５６を参照しながら、本実施の形態２におけるワイヤボンディング工程を説明する。
例えば、図５３〜図５６は、目合わせ工程に使用された半導体装置とは別の半導体装置についてワイヤボンディング工程を実施する様子を示している。まず、図５３においては、ＣＡＤデータに基づくワイヤボンディング領域ＣＡＤ１〜ＣＡＤ５が黒丸で示されており、目合わせ工程に基づく所要の調整が反映されたワイヤボンディング領域ＯＳＲ１〜ＯＳＲ５が破線の×印で示されている。つまり、図５３で対象となっている半導体装置においても、ＣＡＤデータに基づくワイヤボンディング領域の設計値から、目合わせ工程に基づく所要の調整が反映されている。
ただし、実際には、目合わせ工程で使用された特定の半導体装置の仕上がり状態と、図５３で対象となっている半導体装置の仕上がり状態とは微妙に異なることを想定している。このため、図５３で対象となっている半導体装置においても、カメラ認識によるワイヤボンディング領域の微調整が実施されている。
具体的に、図５３で対象となっている半導体装置では、カメラ認識で帯状配線ＢＬＷ（Ｇ）に形成されているマークＭＫ１を検出することにより、目合わせ工程で調整したワイヤボンディング領域ＯＳＲ１から微調整が行われ、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域ＡＲ１が特定される。つまり、カメラ認識で検出したマークＭＫ１の位置に基づいて、ワイヤボンディング領域ＡＲ１が特定される。
なお、帯状配線ＢＬＷ（Ｇ）に形成されているワイヤボンディング領域ＡＲ２およびワイヤボンディング領域ＡＲ３については、例えば、特定したワイヤボンディング領域ＡＲ１からの設計距離を考慮することにより特定されるものである。具体的に、ワイヤボンディング領域ＡＲ２は、ワイヤボンディング領域ＡＲ１から第１所定距離だけ離れた領域に設定され、かつ、ワイヤボンディング領域ＡＲ３は、ワイヤボンディング領域ＡＲ１から第２所定距離だけ離れた領域に設定される。ここで、カメラ認識によって特定されたワイヤボンディング領域ＡＲ１〜ＡＲ３は、実線の×印で示されている。
同様に、図５３で対象となっている半導体装置では、カメラ認識で帯状配線ＢＬＷ（Ｖ１）に形成されているマークＭＫ４を検出することにより、目合わせ工程で調整したワイヤボンディング領域ＯＳＲ４から微調整が行われ、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域ＡＲ４が特定される。つまり、カメラ認識で検出したマークＭＫ４の位置に基づいて、ワイヤボンディング領域ＡＲ４が特定される。ここで、カメラ認識によって特定されたワイヤボンディング領域ＡＲ４は、実線の×印で示されている。
さらに、図５３で対象となっている半導体装置では、カメラ認識で帯状配線ＢＬＷ（Ｖ２）に形成されているマークＭＫ５を検出することにより、目合わせ工程で調整したワイヤボンディング領域ＯＳＲ５から微調整が行われ、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域ＡＲ５が特定される。つまり、カメラ認識で検出したマークＭＫ５の位置に基づいて、ワイヤボンディング領域ＡＲ５が特定される。ここで、カメラ認識によって特定されたワイヤボンディング領域ＡＲ５は、実線の×印で示されている。
続いて、図５４に示すように、図示しない半導体チップに形成されている第１パッド〜第３パッドと、開口部ＯＰ１から露出する帯状配線ＢＬＷ（Ｇ）のワイヤボンディング領域ＡＲ１〜ＡＲ３と、をワイヤＷ１〜Ｗ３で電気的に接続する。
その後、図５５に示すように、図示しない半導体チップに形成されている第４パッドと、開口部ＯＰ２から露出する帯状配線ＢＬＷ（Ｖ１）のワイヤボンディング領域ＡＲ４と、をワイヤＷ４で電気的に接続する。
さらに、図５６に示すように、図示しない半導体チップに形成されている第５パッドと、開口部ＯＰ３から露出する帯状配線ＢＬＷ（Ｖ２）のワイヤボンディング領域ＡＲ５と、をワイヤＷ５で電気的に接続する。
このとき、本実施の形態２では、ワイヤボンディング領域の目合わせ工程において、ソルダレジストＳＲに形成された開口部ＯＰ１〜ＯＰ３の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークＭＫ１、ＭＫ４、ＭＫ５を基準にして、ワイヤボンディング領域の座標位置を調整している。このため、本実施の形態２によれば、ソルダレジストＳＲに形成される開口部ＯＰ１〜ＯＰ３の位置ずれの影響を受けることなく、ワイヤボンディング領域の位置を調整することができる。さらに、本実施の形態２では、特徴パターンとなるマークＭＫ１、ＭＫ４、ＭＫ５が形成されているため、カメラ認識によるワイヤボンディング領域の調整を実施している。したがって、本実施の形態２によれば、これらの特徴点の相乗効果により、例えば、図５６に示すように、ワイヤＷ１〜Ｗ５と開口部ＯＰ１〜ＯＰ３の端部との干渉を効果的に抑制できる結果、ワイヤボンディング工程の信頼性を大幅に向上することができる。以上のようにして、ワイヤボンディング工程を実施することができる。
＜実施の形態２におけるワイヤボンディング工程２＞
次に、本実施の形態２における他のワイヤボンディング工程の詳細について、図面を参照しながら説明する。
図５７は、本実施の形態２における他のワイヤボンディング工程の流れを示すフローチャートである。まず、例えば、ＣＡＤデータに基づいて、ワイヤボンディング領域の座標値（設計値）をワイヤボンディング装置に読み込ませる（Ｓ５０１）。次に、複数の半導体装置の中から任意の半導体装置を抽出し、この半導体装置に基づいて目視による目合わせ工程を実施する（Ｓ５０２）。具体的には、ソルダレジストに設けられた開口部から露出するマークを目印として、ワイヤボンディング領域を設計値から調整する。すなわち、マークを基準とした目合わせによりワイヤボンディング領域を調整する。このとき、本実施の形態２における目合わせ工程は、帯状配線ＢＬＷ（Ｇ）、帯状配線ＢＬＷ（Ｖ１）および帯状配線ＢＬＷ（Ｖ２）に設けられているワイヤボンディング領域について実施される。
これにより、実際の半導体装置の開口部の寸法および位置に代表される仕上がり状態を反映して、ワイヤボンディング領域を調整することができる。つまり、目視による目合わせ工程により、実際の半導体装置の仕上がり状態に対応するように、ＣＡＤデータに基づくワイヤボンディング領域の設計値から所要の調整を実施する。
このとき、本実施の形態２では、開口部の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークを基準にして、ワイヤボンディング領域の座標位置を調整している。この結果、本実施の形態２における目合わせ工程によれば、ソルダレジストに形成される開口部の位置ずれの影響を受けることなく、正確にワイヤボンディング領域の位置を調整することができる。
このようにして、本実施の形態２における目合わせ工程を実施することができる。この目合わせ工程で調整したワイヤボンディング領域の調整は、抽出された半導体装置以外の複数の半導体装置についてのワイヤボンディング工程にも反映される。
続いて、複数の半導体装置についてワイヤボンディングを実施するが、目合わせ工程で使用された特定の半導体装置以外の複数の半導体装置においても、ＣＡＤデータに基づくワイヤボンディング領域の設計値から、目合わせ工程に基づく所要の調整が反映される。この結果、実際の半導体装置の仕上がり状態を反映したワイヤボンディング工程を実施することができると考えられる。
特に、本実施の形態２では、ワイヤボンディング領域に対応づけて形成されたマークを基準にして、ワイヤボンディング領域の座標位置が調整されるため、目合わせ工程で使用された特定の半導体装置以外の複数の半導体装置においても、ソルダレジストに形成される開口部の位置ずれの影響を受けることなく、正確にワイヤボンディング領域の位置が調整されることになる。
ただし、実際には、目合わせ工程で使用された特定の半導体装置の仕上がり状態と、それ以外の半導体装置の仕上がり状態とは微妙に異なることが考えられる。この点に関し、本実施の形態２における半導体装置では、特徴パターンとなるマークが形成されているため、関連技術では困難であったカメラ認識によるワイヤボンディング領域の微調整を実施できる。したがって、本実施の形態２では、カメラ認識を適用できるという利点を生かして、半導体装置ごとにカメラ認識によるワイヤボンディング領域の微調整を実施する。
具体的に、本実施の形態２では、ワイヤボンディング工程の対象となっている帯状配線ＢＬＷ（Ｇ）において、カメラ認識でマークを検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整を行ない、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域を特定する（Ｓ５０３）。具体的には、マークを検出することにより、帯状配線ＢＬＷ（Ｇ）において、ワイヤボンディング領域が特定される。
その後、帯状配線ＢＬＷ（Ｇ）において特定したワイヤボンディング領域の位置に基づいて、半導体チップに形成されているパッドと、帯状配線ＢＬＷ（Ｇ）において特定されたワイヤボンディング領域とをワイヤで接続する（Ｓ５０４）。
続いて、ワイヤボンディング工程の対象となっている帯状配線ＢＬＷ（Ｖ１）において、カメラ認識でマークを検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整を行ない、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域を特定する（Ｓ５０５）。具体的には、マークを検出することにより、帯状配線ＢＬＷ（Ｖ１）において、ワイヤボンディング領域が特定される。
その後、帯状配線ＢＬＷ（Ｖ１）において特定したワイヤボンディング領域の位置に基づいて、半導体チップに形成されているパッドと、帯状配線ＢＬＷ（Ｖ１）において特定されたワイヤボンディング領域とをワイヤで接続する（Ｓ５０６）。
次に、ワイヤボンディング工程の対象となっている帯状配線ＢＬＷ（Ｖ２）において、カメラ認識でマークを検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整を行ない、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域を特定する（Ｓ５０７）。具体的には、マークを検出することにより、帯状配線ＢＬＷ（Ｖ２）において、ワイヤボンディング領域が特定される。
その後、帯状配線ＢＬＷ（Ｖ２）において特定したワイヤボンディング領域の位置に基づいて、半導体チップに形成されているパッドと、帯状配線ＢＬＷ（Ｖ２）において特定されたワイヤボンディング領域とをワイヤで接続する（Ｓ５０８）。
その後、次の半導体装置についてワイヤボンディング工程を実施する（Ｓ５０９）。以上の工程を繰り返すことにより、複数の半導体装置についてワイヤボンディング工程を実施する。このようにして複数の半導体装置についてワイヤボンディング工程を実施することができる。
本実施の形態２における他のワイヤボンディング工程の流れは上述した通りであるが、さらに、図５８〜図６３を参照しながら、本実施の形態２における他のワイヤボンディング工程を説明する。
例えば、図５８〜図６３は、目合わせ工程に使用された半導体装置とは別の半導体装置についてワイヤボンディング工程を実施する様子を示している。ここでは、図５７に示すＳ５０３以後の工程について説明する。
まず、図５８で対象となっている半導体装置では、カメラ認識で帯状配線ＢＬＷ（Ｇ）に形成されているマークＭＫ１を検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整が行われ、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域ＡＲ１が特定される。つまり、カメラ認識で検出したマークＭＫ１の位置に基づいて、ワイヤボンディング領域ＡＲ１が特定される。
なお、帯状配線ＢＬＷ（Ｇ）に形成されているワイヤボンディング領域ＡＲ２およびワイヤボンディング領域ＡＲ３については、例えば、特定したワイヤボンディング領域ＡＲ１からの設計距離を考慮することにより特定されるものである。具体的に、ワイヤボンディング領域ＡＲ２は、ワイヤボンディング領域ＡＲ１から第１所定距離だけ離れた領域に設定され、かつ、ワイヤボンディング領域ＡＲ３は、ワイヤボンディング領域ＡＲ１から第２所定距離だけ離れた領域に設定される。ここで、カメラ認識によって特定されたワイヤボンディング領域ＡＲ１〜ＡＲ３は、実線の×印で示されている。
次に、図５９に示すように、図示しない半導体チップに形成されている第１パッド〜第３パッドと、開口部ＯＰ１から露出する帯状配線ＢＬＷ（Ｇ）のワイヤボンディング領域ＡＲ１〜ＡＲ３と、をワイヤＷ１〜Ｗ３で電気的に接続する。
続いて、図６０で対象となっている半導体装置では、カメラ認識で帯状配線ＢＬＷ（Ｖ１）に形成されているマークＭＫ４を検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整が行われ、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域ＡＲ４が特定される。つまり、カメラ認識で検出したマークＭＫ４の位置に基づいて、ワイヤボンディング領域ＡＲ４が特定される。ここで、カメラ認識によって特定されたワイヤボンディング領域ＡＲ４は、実線の×印で示されている。
その後、図６１に示すように、図示しない半導体チップに形成されている第４パッドと、開口部ＯＰ２から露出する帯状配線ＢＬＷ（Ｖ１）のワイヤボンディング領域ＡＲ４と、をワイヤＷ４で電気的に接続する。
次に、図６２で対象となっている半導体装置では、カメラ認識で帯状配線ＢＬＷ（Ｖ２）に形成されているマークＭＫ５を検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整が行われ、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域ＡＲ５が特定される。つまり、カメラ認識で検出したマークＭＫ５の位置に基づいて、ワイヤボンディング領域ＡＲ５が特定される。ここで、カメラ認識によって特定されたワイヤボンディング領域ＡＲ５は、実線の×印で示されている。
その後、図６３に示すように、図示しない半導体チップに形成されている第５パッドと、開口部ＯＰ３から露出する帯状配線ＢＬＷ（Ｖ２）のワイヤボンディング領域ＡＲ５と、をワイヤＷ５で電気的に接続する。以上のようにして、ワイヤボンディング工程を実施することができる。
＜ワイヤボンディング工程１の利点＞
上述したように、本実施の形態２における技術的思想は、ワイヤボンディング工程１やワイヤボンディング工程２で実現することができる。特に、本実施の形態１におけるワイヤボンディング工程１では、ワイヤボンディング工程２よりも有利な点が存在する。以下に、ワイヤボンディング工程１の利点について説明する。
例えば、ワイヤボンディング工程２に着目すると、このワイヤボンディング工程２では、図５７に示すように、まず、カメラ認識によって、帯状配線ＢＬＷ（Ｇ）のワイヤボンディング領域を特定し、その後、帯状配線ＢＬＷ（Ｇ）についてワイヤボンディングを実施する。その後、カメラ認識によって、帯状配線ＢＬＷ（Ｖ１）のワイヤボンディング領域を特定して、帯状配線ＢＬＷ（Ｖ１）についてワイヤボンディングを実施し、さらにその後、帯状配線ＢＬＷ（Ｖ２）のワイヤボンディング領域を特定して、帯状配線ＢＬＷ（Ｖ２）についてワイヤボンディングを実施する構成になっている。
この場合、例えば、帯状配線ＢＬＷ（Ｇ）についてワイヤボンディングを実施した後、カメラ認識によって、帯状配線ＢＬＷ（Ｖ１）のワイヤボンディング領域を特定することが行われるが、この際、開口部ＯＰ２の形成不良など判明することがある。このとき、既に、帯状配線ＢＬＷ（Ｇ）については、ワイヤボンディングが実施されているため、既に使用されているワイヤが無駄になってしまう。特に、ワイヤは、高価な金から形成されることが多いため、製造コストが上昇してしまう可能性がある。
これに対し、ワイヤボンディング工程１では、例えば、図５２に示すように、ワイヤボンディングを実施する前に、帯状配線ＢＬＷ（Ｇ）と帯状配線ＢＬＷ（Ｖ１）と帯状配線ＢＬＷ（Ｖ２）のすべてについてカメラ認識を実施してワイヤボンディング領域を特定している。この場合、この段階で、半導体装置の不良が発覚しても、まだワイヤボンディングを実施していない状況であるため、ワイヤの無駄が発生しない利点が得られるのである。このことから、ワイヤボンディング工程１は、ワイヤボンディング工程２に比べて、製造コスト的に優れた工程であるということができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、上述した実施の形態では、目視による目合わせ工程と、カメラ認識によるワイヤボンディング領域の特定工程に実施の形態における技術的思想を適用する例について説明した。ただし、実施の形態における技術的思想は、これに限らず、例えば、目視による目合わせ工程に代えて、カメラ認識による目合わせ工程を実施するように構成することもできる。
ＡＤ 接着材
ＡＲ０ ワイヤボンディング領域
ＡＲ１ ワイヤボンディング領域
ＡＲ２ ワイヤボンディング領域
ＡＲ３ ワイヤボンディング領域
ＡＲ４ ワイヤボンディング領域
ＡＲ５ ワイヤボンディング領域
ＢＬＷ 帯状配線
ＢＬＷ（Ｇ） 帯状配線
ＢＬＷ（Ｖ１） 帯状配線
ＢＬＷ（Ｖ２） 帯状配線
ＢＲ１ ワイヤボンディング領域
ＣＡＤ１ ワイヤボンディング領域
ＣＡＤ２ ワイヤボンディング領域
ＣＡＤ３ ワイヤボンディング領域
ＣＡＤ４ ワイヤボンディング領域
ＣＡＤ５ ワイヤボンディング領域
ＣＡＰ キャピラリ
ＣＨＰ 半導体チップ
ＧＰ ＧＮＤプレーン
ＧＰＴ１ ＧＮＤパターン
ＧＰＴ２ ＧＮＤパターン
ＧＷＬ 接続配線
ＩＳＤ１ 第１内辺
ＬＤ１ ランド端子
ＬＤ２ 端子
ＭＫ１ マーク
ＭＫ１（Ｇ） マーク
ＭＫ１（Ｖ１） マーク
ＭＫ１（Ｖ２） マーク
ＭＫ２ マーク
ＭＫ２（Ｇ） マーク
ＭＫ２（Ｖ１） マーク
ＭＫ２（Ｖ２） マーク
ＭＫ３ マーク
ＭＫ４ マーク
ＭＫ５ マーク
ＭＲ 樹脂
ＭＳＤ１ 第１マーク辺
ＭＳＤ２ 第２マーク辺
ＯＰ１ 開口部
ＯＰ２ 開口部
ＯＰ３ 開口部
ＯＳＤ１ 第１外辺
ＯＳＲ１ ワイヤボンディング領域
ＯＳＲ２ ワイヤボンディング領域
ＯＳＲ３ ワイヤボンディング領域
ＯＳＲ４ ワイヤボンディング領域
ＯＳＲ５ ワイヤボンディング領域
ＰＤ パッド
ＰＴＮ１（Ｖ１） 電源パターン
ＰＴＮ１（Ｖ２） 電源パターン
ＰＴＮ２（Ｖ１） 電源パターン
ＰＴＮ２（Ｖ２） 電源パターン
ＲＲ 認識領域
ＳＡ１ 半導体装置
ＳＢ 半田ボール
ＳＤ１ 第１辺
ＳＤ２ 第２辺
ＳＲ ソルダレジスト
ＶＡ ビア
ＶＡ（Ｇ） ビア
ＶＡ（Ｖ１） ビア
ＶＡ（Ｖ２） ビア
Ｗ ワイヤ
Ｗ１ ワイヤ
Ｗ２ ワイヤ
Ｗ３ ワイヤ
Ｗ４ ワイヤ
Ｗ５ ワイヤ
ＷＢ 配線基板
ＷＬ 配線

Claims (17)

  1. （ａ）第１帯状配線が配置され、前記第１帯状配線の一部を覆う絶縁膜が形成された第１主面を有する配線基板を準備する工程と、
    （ｂ）複数のパッドが配置された表面を有する矩形状の半導体チップを前記配線基板の前記第１主面上に搭載する工程と、
    （ｃ）前記半導体チップの前記複数のパッドと前記第１帯状配線の一部とをそれぞれ第１金属ワイヤおよび第２金属ワイヤを含む複数の金属ワイヤにより電気的に接続する工程と、
    （ｄ）前記配線基板の一部、前記半導体チップ、および、前記複数の金属ワイヤを封止して封止体を形成する工程と、を備え、
    平面視において、前記配線基板の前記第１主面には、前記半導体チップの外縁に沿って、前記第１帯状配線が配置され、
    前記配線基板の前記絶縁膜には、第１開口部が形成され、
    前記第１開口部からは、前記第１帯状配線の第１領域と、前記第１領域に対応して設けられた第１マーク領域と、前記第１帯状配線の一部領域であって、前記第１領域とは第１所定間隔だけ離れた第２領域と、が露出し、
    前記（ｃ）工程は、
    （ｃ１）前記第１マーク領域を検出することにより、前記第１領域の位置を特定する工程と、
    （ｃ２）前記（ｃ１）工程後、前記（ｃ１）工程で特定した前記第１領域の位置に基づいて、前記第１金属ワイヤを前記第１領域に接続する工程と、
    （ｃ３）前記（ｃ２）工程後、前記（ｃ１）工程で特定した前記第１領域の位置に基づいて、前記第１領域とは前記第１所定距離だけ離れた前記第２領域に前記第２金属ワイヤを接続する工程と、を有する半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、
    前記第１開口部内において、前記第１帯状配線は前記半導体チップの第１辺に沿う方向である第１方向に伸びるように配置され、
    前記第１方向に直交する方向である第２方向において、前記第１金属ワイヤと前記第１帯状配線の前記第１領域との接続点の延長線上に前記第１マーク領域の中心が位置するように前記第１マーク領域は配置されている半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法であって、
    前記第１帯状配線は、前記半導体チップの前記第１辺と対向する第１内辺と、前記第１内辺と対向し、前記第１内辺よりも外側に位置する第１外辺と、を有し、
    前記第１マーク領域は、前記第１外辺よりも外側に設けられている半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法であって、
    前記第１マーク領域は、前記第１帯状配線の一部であって、前記第１外辺と接している半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法であって、
    平面視において、前記第１マーク領域は前記第１外辺から突出している半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法であって、
    前記第１マーク領域は、前記第１外辺から凸状に突出し、
    前記第１マーク領域は、前記第１外辺と交差する第１マーク辺と、前記第１マーク辺と交差し、かつ前記第１外辺と対向する第２マーク辺と、を有し、
    前記第２マーク辺の長さは、前記第１マーク辺の長さよりも長い半導体装置の製造方法。
  7. 請求項１に記載の半導体装置の製造方法であって、
    前記第１開口部からは、さらに、前記第１帯状配線の一部領域であって、前記第１領域とは第２所定間隔だけ離れた第３領域が露出し、
    前記（ｃ）工程は、
    （ｃ４）前記（ｃ３）工程の後、前記（ｃ１）工程で特定した前記第１領域の位置に基づいて、前記第１領域とは前記第２所定間隔だけ離れた前記第３領域に前記複数の金属ワイヤのうちの第３金属ワイヤを接続する工程をさらに有し、
    前記（ｃ４）工程は、前記第１領域上の前記第１金属ワイヤが接続された点から前記第２領域上の前記第２金属ワイヤが接続された点までの第１距離と、前記第２領域上の前記第２金属ワイヤが接続された点から前記第３領域上の前記第３金属ワイヤが接続された点までの第２距離と、が等しくなるように前記第３領域に前記第３金属ワイヤを接続する半導体装置の製造方法。
  8. 請求項１に記載の半導体装置の製造方法であって、
    平面視において、前記配線基板の前記第１主面には、前記半導体チップと前記第１帯状配線との間に、前記半導体チップの前記外縁に沿って、第２帯状配線が配置され、
    前記配線基板の前記絶縁膜には、第２開口部が形成され、
    前記第２開口部からは、前記第２帯状配線の第４領域と、前記第４領域に対応して設けられた第４マーク領域と、が露出し、
    前記（ｃ１）工程は、さらに前記第４マーク領域も検出することにより、前記第４領域の位置を特定し、
    前記（ｃ）工程は、前記（ｃ１）工程後、前記（ｃ２）工程前に、前記（ｃ１）工程で特定した前記第４領域の位置に基づいて、前記複数の金属ワイヤのうちの第４金属ワイヤを前記第４領域に接続する半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法であって、
    前記第２帯状配線は、前記半導体チップの第１辺と対向する第２内辺と、前記第２内辺と対向し、前記第２内辺よりも外側に位置する第２外辺と、を有し、
    前記第４マーク領域は、前記第２外辺よりも外側に設けられている半導体装置の製造方法。
  10. 請求項８に記載の半導体装置の製造方法であって、
    前記第１帯状配線は、前記半導体チップに第１電源電位を供給する配線であり、
    前記第２帯状配線は、前記半導体チップに接地電位を供給する配線である半導体装置の製造方法。
  11. 請求項８に記載の半導体装置の製造方法であって、
    平面視において、前記配線基板の前記第１主面には、前記第１帯状配線の外側に、前記半導体チップの前記外縁に沿って、第３帯状配線が配置され、
    前記配線基板の前記絶縁膜には、第３開口部が形成され、
    前記第３開口部からは、前記第３帯状配線の第５領域と、前記第５領域に対応して設けられた第５マーク領域と、が露出し、
    前記（ｃ１）工程は、さらに前記第５マーク領域も検出することにより、前記第５領域の位置を特定し、
    前記（ｃ）工程は、前記（ｃ２）工程後に、前記（ｃ１）工程で特定した前記第５領域の位置に基づいて、前記複数の金属ワイヤのうちの第５金属ワイヤを前記第５領域に接続する半導体装置の製造方法。
  12. 請求項１１に記載の半導体装置の製造方法であって、
    前記第３帯状配線は、前記半導体チップの第１辺と対向する第３内辺と、前記第３内辺と対向し、前記第３内辺よりも外側に位置する第３外辺と、を有し、
    前記第５マーク領域は、前記第３外辺よりも外側に設けられている半導体装置の製造方法。
  13. 請求項１１に記載の半導体装置の製造方法であって、
    前記第３帯状配線は、前記半導体チップに第２電源電位を供給する配線である半導体装置の製造方法。
  14. 請求項１１に記載の半導体装置の製造方法であって、
    前記配線基板は、前記第１主面とは反対側であって、複数の外部端子が配置された第２主面を有し、
    平面視において、前記第１帯状配線と前記第３帯状配線との間には前記複数の外部端子の一部と電気的に接続されたビアが配置されており、
    前記ビアは、前記第１帯状配線もしくは前記第３帯状配線のいずれかと電気的に接続されている半導体装置の製造方法。
  15. 請求項８に記載の半導体装置の製造方法であって、
    前記配線基板は、前記第１主面とは反対側であって、複数の外部端子が配置された第２主面を有し、
    前記配線基板の前記第１主面には、平面視において、前記半導体チップと重なる領域にプレーン配線が配置されており、
    前記プレーン配線は、前記複数の外部端子の一部と電気的に接続されており、さらに、前記第２帯状配線と複数の第１配線を介して電気的に接続されている半導体装置の製造方法。
  16. 請求項１５に記載の半導体装置の製造方法であって、
    前記第２帯状配線は、前記半導体チップの第１辺と対向する第２内辺と、前記第２内辺と対向し、前記第２内辺よりも外側に位置する第２外辺と、を有し、
    前記第４マーク領域は、前記第２内辺よりも内側に設けられ、
    平面視において、前記第４マーク領域は、前記複数の第１配線のうちの互いに隣接する２本の配線の間に配置される半導体装置の製造方法。
  17. 請求項１に記載の半導体装置の製造方法であって、
    前記第１開口部からは、さらに、前記第２領域とは所定間隔だけ離れた第３領域と、前記第３領域に対応して設けられた第３マーク領域と、が露出し、
    前記（ｃ１）工程は、さらに前記第３マーク領域も検出することにより、前記第３領域の位置を特定し、
    前記（ｃ）工程は、前記（ｃ３）工程後、前記（ｃ１）工程で特定した前記第３領域の位置に基づいて、前記複数の金属ワイヤのうちの第３金属ワイヤを前記第３領域に接続する半導体装置の製造方法。
JP2012201566A 2012-09-13 2012-09-13 半導体装置の製造方法 Active JP5990438B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2012201566A JP5990438B2 (ja) 2012-09-13 2012-09-13 半導体装置の製造方法
KR20130108901A KR20140035265A (ko) 2012-09-13 2013-09-11 반도체 장치의 제조 방법
CN201711319780.6A CN108109926B (zh) 2012-09-13 2013-09-12 制造半导体器件的方法
CN201310425433.7A CN103681387B (zh) 2012-09-13 2013-09-12 制造半导体器件的方法
US14/024,896 US9130062B2 (en) 2012-09-13 2013-09-12 Method of manufacturing semiconductor device
HK18109353.2A HK1249963A1 (zh) 2012-09-13 2014-08-29 製造半導體器件的方法
US14/841,409 US9589923B2 (en) 2012-09-13 2015-08-31 Method of manufacturing semiconductor device
US15/414,919 US10050011B2 (en) 2012-09-13 2017-01-25 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012201566A JP5990438B2 (ja) 2012-09-13 2012-09-13 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016158880A Division JP2016189499A (ja) 2016-08-12 2016-08-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2014056966A JP2014056966A (ja) 2014-03-27
JP5990438B2 true JP5990438B2 (ja) 2016-09-14

Family

ID=50233657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012201566A Active JP5990438B2 (ja) 2012-09-13 2012-09-13 半導体装置の製造方法

Country Status (5)

Country Link
US (3) US9130062B2 (ja)
JP (1) JP5990438B2 (ja)
KR (1) KR20140035265A (ja)
CN (2) CN108109926B (ja)
HK (1) HK1249963A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5990438B2 (ja) * 2012-09-13 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4940279Y2 (ja) * 1971-11-12 1974-11-05
US5346748A (en) * 1992-01-08 1994-09-13 Nec Corporation Fluorescent display panel containing chip of integrated circuit with discrepancy markers to aid in lead bonding
JP2901446B2 (ja) * 1992-01-08 1999-06-07 日本電気株式会社 駆動用半導体素子内蔵型蛍光表示パネル
JPH05190586A (ja) * 1992-01-14 1993-07-30 Matsushita Electric Works Ltd 半導体装置
JPH06260585A (ja) * 1993-03-08 1994-09-16 Hitachi Cable Ltd 複合リードフレーム
EP1921902B1 (en) * 1996-12-19 2011-03-02 Ibiden Co., Ltd. Multilayered printed circuit board
JP2993480B2 (ja) * 1997-10-16 1999-12-20 日本電気株式会社 半導体装置
JP2001168223A (ja) 1999-12-07 2001-06-22 Fujitsu Ltd 半導体装置
WO2003103038A1 (en) * 2002-04-29 2003-12-11 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP4002161B2 (ja) 2002-09-06 2007-10-31 株式会社ルネサステクノロジ 半導体装置
KR100546698B1 (ko) 2003-07-04 2006-01-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 서브스트레이트
JP2005072393A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 配線基板
JP2006216725A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置用配線基板および半導体装置用配線基板を用いた半導体装置
JP2006344740A (ja) 2005-06-08 2006-12-21 Canon Inc 半導体パッケージ
JP2007214217A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 配線基板および配線基板を用いた半導体装置ならびに半導体装置の製造方法
JP2007324496A (ja) * 2006-06-05 2007-12-13 Matsushita Electric Ind Co Ltd 配線基板およびそれを用いた半導体装置
JP2008034681A (ja) * 2006-07-31 2008-02-14 Renesas Technology Corp 半導体装置の製造方法
JP2008153477A (ja) * 2006-12-19 2008-07-03 Matsushita Electric Ind Co Ltd 配線基板およびそれを備えた半導体装置
EP2145431B1 (de) 2007-04-11 2011-10-05 FTS Computertechnik GmbH Kommunikationsverfahren und apparat zur effizienten und sicheren übertragung von tt-ethernet nachrichten
JP2010027856A (ja) * 2008-07-18 2010-02-04 Panasonic Corp 半導体装置
JP2010118416A (ja) 2008-11-12 2010-05-27 Panasonic Corp 半導体装置
CN102714235B (zh) * 2010-01-22 2015-01-14 夏普株式会社 带布线板的太阳能电池单元及其制造方法
JP5503322B2 (ja) * 2010-02-15 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5990438B2 (ja) * 2012-09-13 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2014216377A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 電子部品とその製造方法及び多層プリント配線板の製造方法

Also Published As

Publication number Publication date
JP2014056966A (ja) 2014-03-27
KR20140035265A (ko) 2014-03-21
HK1249963A1 (zh) 2018-11-16
US10050011B2 (en) 2018-08-14
US9130062B2 (en) 2015-09-08
CN103681387B (zh) 2018-01-12
US9589923B2 (en) 2017-03-07
CN108109926B (zh) 2021-02-23
US20140073068A1 (en) 2014-03-13
CN103681387A (zh) 2014-03-26
US20150371967A1 (en) 2015-12-24
US20170162539A1 (en) 2017-06-08
CN108109926A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
US8368197B2 (en) Semiconductor package and method of manufacturing the semiconductor package
JP4068635B2 (ja) 配線基板
US7042098B2 (en) Bonding pad for a packaged integrated circuit
KR20000071326A (ko) 반도체 장치와 그 제조 방법
TW200938034A (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
KR20080057158A (ko) 플립 칩 실장 기판
KR101046117B1 (ko) 반도체 장치 및 그 제조 방법
US7973404B2 (en) Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
US7642662B2 (en) Semiconductor device and method of manufacturing the same
JP5990438B2 (ja) 半導体装置の製造方法
JP2007249599A (ja) Ｉｃカード用ｉｃモジュールとｉｃモジュールの製造方法
JP2016189499A (ja) 半導体装置
JP5166903B2 (ja) 半導体装置
JP4435074B2 (ja) 半導体装置およびその製造方法
JP2007149809A (ja) 半導体装置およびその製造方法
KR20080077837A (ko) 탭용 테이프를 구비하는 패키지 온 패키지 형태의 반도체패키지
US20210296224A1 (en) Semiconductor device
US6693359B1 (en) High density wire bonding pads for semiconductor package
JP4640950B2 (ja) 半導体装置
CN100524721C (zh) 芯片封装结构
JP4229086B2 (ja) 半導体装置
KR19990041909A (ko) 반도체 칩
JP3538179B2 (ja) 半導体装置
CN117558703A (zh) 电子封装件
JP2005197496A (ja) 回路基板及び回路基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法。

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160815

R150 Certificate of patent or registration of utility model

Ref document number: 5990438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150