CN108109926A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN108109926A
CN108109926A CN201711319780.6A CN201711319780A CN108109926A CN 108109926 A CN108109926 A CN 108109926A CN 201711319780 A CN201711319780 A CN 201711319780A CN 108109926 A CN108109926 A CN 108109926A
Authority
CN
China
Prior art keywords
wiring
opening
view
plan
bond area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711319780.6A
Other languages
English (en)
Other versions
CN108109926B (zh
Inventor
广永兼也
安永雅敏
平井达也
黑田壮司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN108109926A publication Critical patent/CN108109926A/zh
Application granted granted Critical
Publication of CN108109926B publication Critical patent/CN108109926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8513—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的实施例涉及制造半导体器件的方法。提供一种具有提高的可靠性的半导体器件。在一个实施例中的半导体器件中，与从在阻焊剂中提供的开口暴露的带状布线的键合区域对应地提供标记。作为结果，在用于接线键合区域的对准步骤中，可以不使用在阻焊剂中形成的开口的端部，而是使用与接线键合区域对应地提供的标记作为参考来调整接线键合区域的坐标位置。也在实施例中的半导体器件中形成用作调整图案的标记。这允许基于相机识别来调整接线键合区域。

Description

制造半导体器件的方法
本申请是申请日为2013年9月12日、申请号为201310425433.7、题为“制造半导体器件的方法”的发明专利申请的分案申请。
有关申请的交叉引用
于2012年9月13日提交的第2012-201566号日本专利申请的公开内容(包括说明书、说明书附图和说明书摘要)通过引用而整体结合于此。
技术领域
本发明涉及一种半导体器件制造技术，并且具体地涉及一种在应用于如下半导体器件制造技术时有效的技术，该半导体器件制造技术包括例如用金属接线将半导体芯片耦合到基材的步骤。
背景技术
日本待审专利公开号2007-214217(专利文献1)公开一种在布线板的半导体芯片装配区域周围放置用于施加电源电势或者参考电势(GND)电势的带状布线并且形成具有突出/凹陷形状的带状布线的技术。根据该技术，在带状布线中使用的突出/凹陷形状用于在接线键合期间的位置识别。
日本待审专利公开号2001-168223(专利文献2)公开一种提供具有突出部分的电源环而提供具有凹陷部分的GND环并且放置电源环和GND环使得突出部分和凹陷部分相互啮合的技术。根据该技术，通过如以上描述的那样配置电源环和GND环，增加耦合电容以允许减少切换噪声的影响。
日本待审专利公开号2004-103720(专利文献3)公开如下结构，在该结构中，如专利3的图7中所示，例如在布线板内提供将耦合到 GND环和在GND环外部设置的电源环的接线。
[有关领域文献]
[专利文献]
[专利文献1]
日本待审专利公开号2007-214217
[专利文献2]
日本待审专利公开号2001-168223
[专利文献3]
日本待审专利公开号2004-103720
发明内容
例如在半导体器件中，使用金属接线将在布线板之上装配的半导体芯片中形成的焊盘耦合到在布线板之上形成的端子。具体而言，在稳定电源电势和参考电势(接地电势或者GND电势)方面，在一些半导体器件中，可以在以上提到的端子(键合指)旁边在布线板之上提供带状布线。也就是说，可以在布线板之上提供电源电势和参考电势被施加到的带状布线，并且使用多个金属接线将该带状布线耦合到半导体芯片，以稳定向半导体芯片供应的电源电势和参考电势。
通常使用如下配置，在该配置中，不完全暴露以上描述的带状布线，但是其主要部分由称为阻焊剂的绝缘膜覆盖，并且金属接线耦合到从在阻焊剂中提供的开口暴露的带状布线的暴露区域。
这时，在阻焊剂中形成开口的准确性通常低于形成带状布线的准确性，在阻焊剂中形成的开口可能从其设计位置移置。本发明人已经认识到，在这一情况下，遇到如下情形，在该情形中，金属接线被耦合到的带状布线的暴露区域由阻焊剂覆盖从而造成不能正常执行接线键合的问题。
本发明的其它问题和新颖特征将根据本说明书和附图的陈述而变得清楚。
根据一个实施例，在平面图中，沿半导体芯片的外边缘在布线板的第一主表面之上放置带状布线，并且形成绝缘膜以便覆盖带状布线的部分。在绝缘膜中形成开口，并且从开口暴露带状布线的第一区域和与第一区域对应地提供的标记区域。
这里，使用金属接线将半导体芯片耦合到布线板的步骤包括检测标记区域以指定第一区域的位置、然后基于第一区域的指定的位置将金属接线电耦合到第一区域。
该实施例允许提高半导体器件的可靠性。
附图说明
图1是其中从由BGA封装形成的半导体器件的上表面之上查看半导体器件的平面图；
图2是其中从在半导体器件的上表面之上查看并且经过树脂示出半导体器件的视图；
图3是其中从在半导体器件的背表面之下查看半导体器件的视图；
图4是沿着图1的线A-A取得的截面图；
图5是示出由BGA封装形成的半导体器件的制造步骤的流程的流程图；
图6是示出有关领域技术中的半导体器件的配置的示例的示意图；
图7是其中放大从图6中所示开口暴露的带状布线的部分区域的视图；
图8是示出有关领域技术中的接线键合步骤的流程的流程图；
图9是示出视觉对准的示例的视图；
图10是示出如下状态的视图，在该状态中，在执行图9中所示视觉对准之后已经为半导体器件执行接线键合；
图11是示出如下状态的视图，在该状态中，使用如下半导体器件来执行视觉对准，在该半导体器件中，在阻焊剂中形成的开口的位置从设计值向左移位；
图12是示出如下状态的示意图，在该状态中，为除了受到视觉对准的半导体器件之外的另一半导体器件执行接线键合步骤；
图13是示出其中基于相机识别来检测图案的示例的示意图；
图14是示出其中基于相机识别来检测图案的另一示例的示意图；
图15是示出如下状态的视图，在该状态中，对从在阻焊剂中形成的开口暴露的带状布线执行借助相机的图案识别；
图16是示出其中执行图案匹配的状态的视图；
图17是示出其中执行相机识别而在识别的区域中包括开口的拐角部分的状态的视图；
图18是示出实施例1中的半导体器件的配置的示例的示意图；
图19是示出在阻焊剂中形成的开口附近的区域的放大视图；
图20是示出其中执行视觉对准的状态的示意图；
图21是示出如下状态的视图，在该状态中，使用如下半导体器件来执行视觉对准，在该半导体器件中，在阻焊剂中形成的开口的位置从设计值向左移位；
图22是示出如下半导体器件的视图，在该半导体器件中，在阻焊剂中形成的开口从设计值向右移位；
图23是在放大关系中示出从开口暴露的带状布线的部分区域和标记的视图；
图24是示出在实施例1中的相机识别的区域中包括的识别的图案的示例的视图；
图25是示出如下状态的视图，在该状态中，对从在阻焊剂中形成的开口暴露的带状布线执行借助相机的图案识别；
图26是示出实施例1中的半导体器件的制造步骤的截面图；
图27是示出在图26之后的半导体器件的制造步骤的截面图；
图28是示出在图27之后的半导体器件的制造步骤的截面图；
图29是示出在图28之后的半导体器件的制造步骤的截面图；
图30是示出在图29之后的半导体器件的制造步骤的截面图；
图31是示出在图30之后的半导体器件的制造步骤的截面图；
图32是示出在图31之后的半导体器件的制造步骤的截面图；
图33是示出实施例1中的接线键合步骤的流程的视图；
图34是示出实施例1中的接线键合步骤的视图；
图35是示出在图34之后的接线键合步骤的视图；
图36是示出在图35之后的接线键合步骤的视图；
图37是示出在图36之后的接线键合步骤的视图；
图38是示出实施例1中的标记的形状的视图；
图39是示出标记的示例的视图；
图40是示出标记的另一示例的视图；
图41是示出标记的又一示例的视图；
图42是示出标记的又一示例的视图；
图43是示出在修改2中的阻焊剂中形成的开口附近的区域的放大图；
图44是示出在修改3中的阻焊剂中形成的开口附近的区域的放大图；
图45是示出在实施例2中的半导体器件中使用的布线板的主表面的布局配置的视图；
图46是示出布线板的第二层的布局配置的视图；
图47是示出布线板的第三层的布局配置的视图；
图48是示出布线板的背表面(第四层)的布局配置的视图；
图49是在放大关系中示出实施例2中的布线板的表面中形成的部分区域的视图；
图50是在放大关系中示出实施例2的修改1中的布线板的表面中形成的部分区域的视图；
图51是在放大关系中示出实施例2的修改2中的布线板的表面中形成的部分区域的视图；
图52是示出实施例2中的接线键合步骤的流程的流程图；
图53是示出实施例2中的接线键合步骤的视图；
图54是示出在图53之后的接线键合步骤的视图；
图55是示出在图54之后的接线键合步骤的视图；
图56是示出在图55之后的接线键合步骤的视图；
图57是示出实施例2中的另一接线键合步骤的流程的流程图；
图58是示出实施例2中的另一接线键合步骤的视图；
图59是示出在图58之后的接线键合步骤的视图；
图60是示出在图59之后的接线键合步骤的视图；
图61是示出在图60之后的接线键合步骤的视图；
图62是示出在图61之后的接线键合步骤的视图；并且
图63是示出在图62之后的接线键合步骤的视图。
具体实施方式
在以下实施例中，如果为了方便而有必要，则实施例将各自通过划分成多个部分或者实施例来描述。然而它们除非另有具体明确地描述则决不是互不相关的，并且部分或者实施例之一是其它部分或者实施例的部分或者全部的修改、细节、补充说明等。
也在以下实施例中，当在以下实施例中引用元件的数字等(包括数目、数值、数量、范围等)时，它们除非另有具体明确地描述或者除非它们在原理上显然限于具体数字则不限于具体数字。元件的数字等可以不少于或者不多于具体数字。
也在以下实施例中，无需赘言其组件(也包括元件、步骤等) 除非另有具体明确地描述或者除非组件视为在原理上显然不可或缺则未必是不可或缺的。
类似地，如果在以下实施例中引用组件等的形状、位置关系等，则形状、位置关系等除非另有具体明确地描述或者除非可以认为它们在原理上显然不是这样则被假设为包括与之基本上接近或者相似的形状、位置关系等。这关于前述数值和范围同样应当适用。
贯穿用于图示实施例的所有附图，相似编号由相似标号表示，并且省略其重复描述。注意为了图示更清楚，甚至平面图可以有影线。
(实施例1)
<半导体器件(BGA封装)的配置示例>
半导体器件由如下半导体芯片和封装形成，在该半导体芯片中形成半导体元件(诸如MOSFET(金属氧化物半导体场效应晶体管)) 和多层互连布线，形成该封装以便覆盖半导体芯片。封装具有(1) 将半导体芯片中形成的半导体元件电耦合到外部电路的功能；以及 (2)保护半导体芯片免受外部环境(诸如潮湿和温度)影响并且防止半导体芯片由于振动或者撞击而断裂以及半导体芯片的特性退化的功能。此外，封装也具有：(3)有助于操纵半导体芯片的功能；(4) 在半导体芯片的操作期间辐射热以允许半导体元件的功能被最大化的功能；等等。
半导体器件的封装的结构有各种类型，诸如GBA(球栅阵列) 封装和QFP(四方扁平封装)封装。本发明的技术思想例如适用于由以下所示BGA封装形成的半导体器件。因此将给出对由BGA封装形成的典型半导体器件的配置的示例的描述。
参照附图，将首先给出对由BGA封装形成的半导体器件的配置的示例的描述。图1是其中从由BGA封装形成的半导体器件SA1 的上表面之上查看半导体器件的平面图。如图1中所示，半导体器件 SA1具有矩形形状，并且半导体器件SA1的上表面由树脂(密封体) MR覆盖。
在图1之后，图2是其中从在半导体器件SA1的上表面之上查看并且经过树脂MR示出半导体器件的视图。如图2中所示，在经过树脂MR查看的半导体器件SA1中，具有矩形形状的布线板WB存在，并且在布线板WB之上放置半导体芯片CHP。半导体芯片CHP 也具有矩形形状。半导体芯片CHP的尺寸小于布线板WB的尺寸，并且放置半导体芯片CHP以便在两个维度中包含于布线板WB中。具体而言，可以放置半导体芯片CHP使得其四侧与布线板WB的单独四侧平行。
在以上描述的半导体芯片CHP中形成集成电路。具体而言，在形成半导体芯片CHP的半导体衬底中形成多个半导体元件，诸如 MOSFET。在位于半导体衬底之上的层中，经由层间绝缘膜形成多层互连布线，并且将多层互连布线电耦合到在半导体衬底中形成的多个MOSFET，以形成集成电路。简言之，半导体芯片CHP具有其中形成多个MOSFET的半导体衬底和在半导体衬底之上形成的多层互连布线。因此在半导体芯片CHP中，集成电路由多个MOSFET和多层互连布线形成，并且为了提供在集成电路与外部电路之间的接口，在半导体芯片CHP中形成焊盘PD。通过暴露在多层互连布线的最上层中形成的最上层接线的部分来形成焊盘PD。
如图2中所示，在半导体芯片CHP的主表面(顶表面或者上表面)中形成多个焊盘PD。具体而言，沿着具有矩形形状的半导体芯片CHP的四侧中的每侧形成多个焊盘。在另一方面，沿着布线板WB 的四侧中的每侧形成多个焊区端子LD1，以便与在半导体芯片CHP 中形成的多个焊盘PD相对。在半导体芯片CHP中形成的焊盘PD经由传导构件电耦合到在布线板WB之上形成的焊区端子LD1。可以使用的传导构件的示例包括由金(Au)或者铜(Cu)制成的接线W。
在图2之后，图3是其中从在半导体器件SA1的背表面之下查看半导体器件的视图。如图3中所示，在半导体器件SA1的背表面之上在阵列图案中(在行和列中)排列多个焊球SB。焊球SB作为半导体器件SA1的外部耦合端子来工作。
图4是沿着图1的线A-A取得的截面图。在图4中，在布线板 WB的上表面之上形成焊区端子LD1，而在布线板WB的下表面之上形成端子(块焊区或者电极)LD2。在布线板WB中形成多层互连布线和过孔。使用在布线板WB中形成的多层互连布线和在过孔中形成的过孔布线，将在布线板WB的上表面之上形成的焊区端子LD1电耦合到在布线板WB的下表面之上形成的端子LD2。以阵列图案排列在布线板WB的下表面之上形成的端子LD2，并且在端子LD2之上装配焊球SB。作为结果，在布线板WB的背表面(下表面)之上，以阵列图案排列耦合到端子LD2的焊球SB。
在布线板WB的上表面(顶表面或者主表面)之上装配半导体芯片CHP。半导体芯片CHP用绝缘粘合材料AD键合到布线板WB。使用接线W将在半导体芯片CHP的主表面中形成的焊盘PD耦合到在布线板WB的上表面之上形成的焊区端子LD1。此外，在布线板 WB的上表面之上形成树脂(密封体)MR以便覆盖半导体芯片CHP 和接线W。
在这样配置的半导体器件SA1中，在半导体芯片CHP中形成的焊盘PD经由接线W耦合到在布线板WB之上形成的焊区端子 LD1。焊区端子LD1经由各自在布线板WB中形成的布线和过孔布线电耦合到在布线板WB的背表面之上形成的端子LD2。因而将理解，在半导体芯片CHP中形成的集成电路在依次经过接线W、焊区端子 LD1和端子LD2从焊盘PD向焊球SB延伸的路径中电耦合到焊球 SB。因而将理解，通过将外部电路电耦合到在半导体器件SA1中形成的焊球SB，外部电路可以耦合到在半导体芯片CHP中形成的集成电路。
<半导体器件(BGA)封装的制造方法>
如以上描述的那样配置由BGA封装形成的半导体器件SA1。以下将对其制造方法给出简要描述。图5是图示由BGA封装形成的半导体器件SA1的制造步骤的流程的流程图。
首先在半导体衬底(半导体晶片)的芯片区域中的每个芯片区域之上形成半导体元件(MOSFET)、多层互连布线和焊盘。然后执行半导体衬底的背面研磨以减少半导体衬底的厚度。随后通过将半导体衬底切分成在其中形成的单独芯片区域，形成多个半导体芯片。
接着提供如下布线板，该布线板具有在其顶表面之上形成的多个焊区端子和在与顶表面相对的其背表面之上形成的多个端子。然后向在布线板的顶表面中存在的芯片装配部分(芯片装配区域)涂敷粘合材料。随后经由涂敷的粘合材料在布线板的芯片装配部分之上装配半导体芯片(裸片键合步骤)(S101)。
随后使用接线，将在半导体芯片中形成的焊盘耦合到在布线板之上形成的焊区端子(接线键合步骤)(S102)。具体而言，首先与在半导体芯片中形成的焊盘中的每个焊盘相抵按压毛细管(第一键合)。然后移动毛细管以将接线键合到在布线板之上形成的对应焊区端子 (第二键合)。以这一方式，可以使用接线将在半导体芯片中形成的焊盘耦合到在布线板之上形成的焊区端子。
接着，形成例如由树脂制成的密封体以便覆盖半导体芯片、接线和布线板的顶表面(模制步骤)(S103)。随后，向在布线板的背表面之上形成的端子附着由焊剂制成的焊球(外部耦合端子)(焊球附着步骤)(S104)。然后在密封体的表面中例如使用激光来压印由生产编号等形成的标记(标记步骤)(S105)。这样制造的半导体器件SA1 各自受到最终检查(测试步骤)(S106)以被分类为可接受产品和缺陷产品，并且装运被确定为可接受产品的半导体器件SA1。
<有关领域技术中的半导体器件的配置>
如以上描述的那样，在半导体器件SA1中，已经执行用接线W 将在布线板WB之上装配的半导体芯片CHP中形成的焊盘PD耦合到在布线板WB之上形成的焊区端子LD1。
就此而言，在实现稳定电源电势或者参考电势(接地电势或者 GND电势)方面，在一些半导体器件中，可以在以上描述的焊区端子LD1(也可以称为键合指)旁边在布线板之上提供带状布线。也就是说，可以在布线板之上提供电源电势和参考电势被施加到的带状布线，并且使用多个金属接线将带状布线耦合到半导体芯片以稳定向半导体芯片施加的电源电势和参考电势。
图6是示出有关领域技术中的这样的半导体器件SA2的配置的示例的示意图。如图6中所示，在有关领域技术中的半导体器件SA2 中，在具有矩形形状的布线板WB之上装配半导体芯片CHP。使用接线W将在半导体芯片CHP中形成的焊盘PD电耦合到在布线板WB 之上形成的焊区端子LD1。这时，在有关领域技术中的半导体器件 SA2中如图6中所示，在半导体芯片CHP周围形成带状布线BLW。
带状布线BLW耦合到在布线板WB中形成的过孔(直通电极) 并且电耦合到在布线板WB的背表面之上形成的焊球。配置带状布线 BLW，使得经过过孔VA从在布线板WB的背表面之上形成的焊球向带状布线BLW供应参考电势(GND电势)和电源电势。
这样配置的带状布线BLW由在布线板WB的顶表面之上形成的阻焊剂SR(绝缘膜)覆盖，并且从在阻焊剂SR中形成的开口OP1 暴露带状布线BLW的部分区域。
如图6中所示，多个接线W电耦合到带状布线BLW的从开口 OP1暴露的部分区域。也就是说，在有关领域技术中的半导体器件 SA2中，使用多个接线W将带状布线BLW的从开口OP1暴露的部分区域电耦合到在半导体芯片CHP中形成的多个焊盘PD。这造成在半导体芯片CHP与带状布线BLW之间的实心电耦合，从而允许提高各自经由带状布线BLW向半导体芯片CHP供应的参考电势和电源电势的稳定性。
图7是其中放大带状布线BLW的从图6中所示开口OP1暴露的部分区域的视图。如图7中所示，可见从在阻焊剂SR中提供的开口OP1暴露带状布线BLW的部分区域。如例如图7中所示，也可见三个接线W耦合到带状布线BLW的从开口OP1暴露的部分区域。这时，在图7中，在设计位置(X0，Y0)设置最左接线键合区域AR0 (接线键合位置)。这里，键合区域(接线键合位置)意味着接线W 被键合到的带状布线BLW的区域之一。
在根据该设计形成在阻焊剂SR中提供的开口OP1时，接线键合区域AR0存在于从开口OP1的左端离开距离L0的位置。在接线键合区域AR0存在于这样的设计位置时如图7中所示，接线W可以正常耦合到开口OP1中的带状布线BLW。
然而，在实际情形中，由于与在阻焊剂SR中形成的开口OP1 的位置准确性关联的问题，可能移置开口OP1的位置。在这一情况下，即使例如在设计位置(X0，Y0)设置最左接线键合区域AR0(接线键合位置)，仍然可能遇到如下情形，在该情形中，根据开口OP1的移置，开口OP1中的带状布线BLW的接线键合区域AR0由阻焊剂 SR覆盖。为了防止这一点，在实际接线键合步骤中，在进行接线键合之前执行视觉对准。以下将给出对实际键合步骤的流程的描述。
图8是示出有关领域技术中的接线键合步骤的流程的流程图。在图8中，首先使接线键合设备读取CAD(计算机辅助设计)产生的接线键合区域的坐标值(设计值)(S201)。随后，通过视觉对准来调整接线键合区域(接线键合位置)(S202)。这允许根据实际工作尺度调整接线键合区域(接线键合位置)从设计值的移位。
随后，基于调整的接线键合区域(接线键合位置)，执行使用接线键合设备的接线键合(S203)。具体而言，连续执行用于一个半导体器件(一个产品)的接线键合。然后，在结束用于一个半导体器件的接线键合(S204)时，为下一半导体器件(一个产品)连续执行接线键合(S205)。类似地，为任意数目的半导体器件执行接线键合。以这一方式，可以执行使用接线键合设备的接线键合。
图9是示出视觉对准的示例的视图。在图9中，由于在从开口 OP1暴露的带状布线BLW中无特征图案，所以调整接线键合区域 OSR1的坐标位置例如为从开口OP1的左端离开距离L0的位置(与设计值对应的位置)。然而在实际情形中，由于视觉识别所致的误差出现，使得在图9中调整接线键合区域OSR1的位置为例如从开口 OP1的左端离开距离L1(L1≈L0)的坐标位置(X1，Y1)。这时，在调整最左接线键合区域OSR1的坐标位置时，基于从最左接线键合区域OSR1的设计值距离设置其它接线键合区域的坐标位置。
在这样结束视觉对准时，执行使用接线键合设备的接线键合步骤。图10是示出如下状态，在该状态中，在执行图9中所示视觉对准之后已经为半导体器件执行接线键合。如例如图10中所示，将理解在如下半导体器件中，接线W可以正常电耦合到从开口OP1暴露的带状布线BLW，在该半导体器件中，在与在视觉对准中使用的半导体器件中基本上相同的位置形成开口OP1。
<有关领域技术中的改进空间>
然而由于在阻焊剂SR中形成的开口OP的尺度准确性并不充分的高，所以有可能基于以上描述的视觉对准甚至为如下半导体器件执行接线键合步骤，在该半导体器件中，在与在视觉对准中使用的半导体器件中的位置不同的位置形成开口OP1。本发明人已经发现，在这一情况下，如以上描述的那样，在如下调整方法中有以下所示改进空间，在该调整方法中，例如在从阻焊剂SR的左端离开预定距离的位置设置接线键合区域。也就是说，在有关领域技术中，由于在从开口 OP1暴露的带状布线BLW中无特征图案，所以使用如下调整方法，在该调整方法中如图9中所示，例如使用在阻焊剂SR中形成的开口 OP的左端作为参考来调整接线键合区域OSR1的坐标位置。
然而，在该调整方法中，对准易受在阻焊剂SR中形成的开口 OP1的移置的影响。即使执行视觉对准，接线W仍然不能耦合到调整的接线键合区域OSR1，从而留下改进空间。以下将给出对这一点的描述。
例如图11是示出如下状态的视图，在该状态中使用如下半导体器件来执行视觉对准，在该半导体器件中，在阻焊剂SR中形成的开口OP1的位置从设计值向左移位。在图11中，虚线指示的位置是根据设计值的开口OP1的位置。如果调整该位置到从开口OP1的左端离开预定距离的接线键合区域AR1，则可以正常执行接线键合步骤。
然而，当在阻焊剂SR中形成的开口OP1的位置在实际情形中从用作参考的设计值向左移位时，相应使用移置的开口OP1的左端作为参考来执行视觉对准。作为结果，通过视觉对准，调整键合区域为位于从移置的开口OP1的左端起的距离L1的接线键合区域OSR。也就是说，当开口OP1在视觉对准中使用的半导体器件中向左移位时，接线键合区域(接线键合位置)未被调整为理想接线键合区域AR1，但是实际上被调整为向左移位的接线键合区域OSR1。因此当开口 OP1的位置在视觉对准中使用的半导体器件中从设计值向左侧移位时，调整接线键合区域的位置以被设置为从理想接线键合区域AR1 的位置向左移位的接线键合区域OSR。
在其中已经执行这样的视觉对准的情形中，在为另一半导体器件执行接线键合步骤时，以下情形可以有可能出现。图12是示出如下状态的示意图，在该状态中，为除了受到视觉对准的半导体器件之外的另一半导体器件执行接线键合步骤。
例如在图12中，示出如下半导体器件，在该半导体器件中，在阻焊剂SR中形成的开口OP1从设计值向右移位。例如在使用其中在与设计值接近的正常位置形成开口OP1的半导体器件来执行视觉对准时，相应调整键合区域的坐标位置到理想键合区域AR1。在这一情况下，也在如图12中所示的其中开口OP1从设计值向右移位的半导体器件中，有可能为接线键合区域AR1保证从开口OP1的左端的距离。因而可以可设想地执行正常接线键合。
然而，如以上描述的那样，在使用其中在向左移位的位置形成开口OP1的半导体器件来执行视觉对准时，键合区域的坐标位置从理想键合区域AR1移置以被调整为键合区域OSR1的坐标位置。在这一情况下，在用于如图12中所示的其中开口OP1从设计值向右移位的半导体器件的接线键合步骤中，接线键合区域OSR1与开口OP1 的左端重叠，因此不能执行正常接线键合。
从前文可见，如例如图9中所示，在其中使用在阻焊剂SR中形成的开口OP1的左端作为参考来调整接线键合区域的坐标位置的调整方法中，对准易受在阻焊剂SR的开口OP1的移置的影响。也就是说，在有关领域技术中的视觉对准中，即使执行视觉对准，接线W 仍然不能耦合到调整的接线键合区域，从而留下改进空间。
这里可以考虑，为了正常执行接线键合步骤，除了视觉对准之外还为半导体器件中的每个半导体器件执行相机识别以进一步为半导体器件中的每个半导体器件调整接线键合区域的坐标位置。然而在有关领域技术中遇到其中难以基于相机识别来调整接线键合区域的情形。以下将给出对这一点的描述。
图13是示出其中基于相机识别来检测图案的示例的示意图。如图13中所示，可见例如从在阻焊剂SR中提供的开口OP1暴露接线 WL的端部。在这样暴露接线WL的端部时，通过使相机识别的区域 RR包括接线WL的端部，可以指定接线WL的接线键合区域AR1。也就是说，接线WL的端部在相机识别中用作特征图案以允许指定接线WL的接线键合区域AR1。
类似地，图14是示出其中基于相机识别来检测图案的另一示例的示意图。如图14中所示，可见例如从在阻焊剂SR中提供的开口 OP暴露接线WL的端部。也在这一情况下，通过使相机识别的区域 RR包括接线WL的端部，可以指定接线WL的接线键合区域AR1。也就是说，接线WL的端部在相机识别中用作特征图案以允许指定接线WL的接线键合区域AR1。
然而，在使用带状布线BLW的情况下，情形很不相同。图15 是示出如下状态的视图，在该状态中，对从在阻焊剂SR中形成的开口OP1暴露的带状布线BLW执行借助相机的图案识别。如图15中所示，从开口OP1暴露的带状布线BLW不具有端部，从而在相机识别的区域RR中无特征图案。也就是说，从开口OP1暴露的带状布线 BLW的识别的图案不具有如同图13和图14中所示端部那样的特征图案。因此继而在无特征图案的带状布线BLW中如图16中所示，有各自具有与识别的图案的形状相同的形状的多个图案。作为结果，在有关领域技术中，即使在将基于相机识别来指定带状布线BLW的接线键合区域AR1时，仍然引起不能识别或者错误识别，从而难以正常指定接线键合区域AR1。
关于这一点，可以考虑如例如图17中所示使识别的区域RR包括开口OP1的拐角部分(拐角边缘)。在这一情况下，识别的区域RR 因而包括开口OP1的拐角部分的特征图案，并且可以认为可以正常执行借助相机的图案识别。然而遇到如下情形，在该情形中存在阻焊剂 SR的开口OP1的尺度准确性和位置准确性的变化，并且除此之外，阻焊剂SR在材料上不适合于相机识别。也就是说，通过将相机聚焦于作为金属接线的带状布线BLW来执行图案识别，但是在相机被聚焦于带状布线BLW时，由于在带状布线BLW与阻焊剂SR之间的高度差异(阻焊剂SR的表面在水平面上高于带状布线BLW的表面)、在它们之间的材料差异等，阻焊剂SR失焦。也就是说，难以将相机同时对准予带状布线BLW和阻焊剂SR。作为结果，即使使识别的区域RR包括在阻焊剂SR中提供的开口OP1的拐角部分(拐角边缘)，仍然难以借助相机正常执行图案识别。
根据前文将理解，有关领域技术中的视觉对准易受在阻焊剂SR 中形成的开口OP1的移置的影响，从而增加接线W不能耦合到调整的接线键合区域的可能性，并且在有关领域技术中也难以基于相机识别来调整接线键合区域。也就是说，将理解有关领域技术留下提高接线键合步骤的可靠性的空间。有鉴于此，实施例1已经采取措施以提高接线键合步骤的可靠性。以下将给出对已经采取措施的实施例1中的技术思想的描述。
<实施例1中的半导体器件的配置>
图18是示出实施例1中的半导体器件SA3的配置的示例内的示意图。如图18中所示，在实施例1中的半导体器件SA3中，在具有矩形形状的布线板WB之上装配半导体芯片CHP。使用接线W将在半导体芯片CHP中形成的焊盘PD电耦合到在布线板WB之上形成的焊区端子LD1。
这时，在实施例1中的半导体器件SA3中如图18中所示，在包围半导体芯片CHP的区域的部分中形成带状布线BLW。具体如例如图18中所示，定位带状布线BLW的第一部分以便在沿着半导体芯片CHP的第一侧SD1的X方向(第一方向)上延伸，而定位耦合到带状布线BLW的第一部分的带状布线BLW的第二部分以便在沿着半导体芯片CHP的第二侧SD2的Y方向(第二方向)上延伸。
这样配置的带状布线BLW耦合到在布线板WB中形成的过孔 VA(直通电极)，并且电耦合到在布线板WB的背表面之上形成的焊球。配置带状布线BLW使得经过过孔VA从在布线板WB的背表面之上形成的焊球向带状布线BLW供应参考电势(GND电势)和电源电势。
带状布线BLW由在布线板WB的顶表面之上形成的阻焊剂SR (绝缘膜)覆盖，并且从在阻焊剂SR中形成的开口OP1暴露带状布线BLW的部分区域。带状布线BLW的区域的主要部分因此由阻焊剂覆盖，以用于提高在由金属接线制成的带状布线BLW与包含树脂的密封体之间的粘合性。也就是说，由于在金属接线与树脂之间的粘合性相对差，所以即使使由金属接线制成的带状布线BLW与树脂直接接触，树脂从带状布线BLW剥离的可能性仍然增加。在另一方面，在阻焊剂与树脂之间的粘合性比在金属接线与树脂之间的粘合性更优良，因此带状布线BLW的区域的主要部分由阻焊剂SR覆盖。
如图18中所示，多个接线W电耦合到从开口OP1暴露的带状布线BLW的部分区域。也就是说，在实施例1中的半导体器件SA3 中，使用多个接线W将带状布线BLW的从开口OP1暴露的部分区域电耦合到在半导体芯片CHP中形成的多个焊盘PD。这造成在半导体芯片CHP与带状布线BLW之间的实心电耦合，从而允许提高在各自经由带状布线BLW向半导体芯片CHP供应的参考电势和电源电势的可靠性。
这里如例如图18中所示，实施例1的特性特征是在阻焊剂SR 中提供的开口OP1中形成标记MK1(标记区域)。以下将给出对标记 MK1的描述。
图19是示出在阻焊剂SR中形成的开口OP1附近的区域的放大图。如图19中所示，在阻焊剂SR中，提供开口OP1，并且从开口 OP1暴露带状布线BLW的部分区域。可见如例如图19中所示，三个接线W耦合到从开口OP1暴露的带状布线BLW的部分区域。从图 19可见，这时与最左接线键合区域AR1对应地形成标记MK1。标记 MK1例如具有矩形形状并且与带状布线BLW集成地形成。
这里，陈述“标记MK1与带状布线BLW对应地形成”意味着形成标记MK1以便允许使用标记MK1作为参考标记来设置接线键合区域AR1的位置的坐标。换言之，该陈述意味着形成标记MK1以便允许使用标记MK1的位置作为参考来设置接线键合区域AR1的位置的坐标。
例如从图19可见，标记MK1的中心线CL1与其中耦合到接线键合区域AR1的接线延伸的方向重合，并且接线键合区域存在于标记MK1的中心线上。也就是说如图19中所示，可以与标记MK1的中心部分对应地设置接线键合区域AR1的坐标位置。可见在实施例1 中，因此与接线键合区域AR1对应地形成标记MK1。
具体而言，如图19中所示，放置标记MK1使得其中心在与开口OP1中的带状布线BLW延伸的X方向正交的Y方向上位于在接线W与带状布线BLW的接线键合区域AR1之间的耦合点的延伸线上。具体而言，在图19中，带状布线BLW具有与半导体芯片CHP 的第一侧SD1(见图18)相对的第一内侧ISD1和与第一内侧ISD1 相对并且位于第一内侧ISD1外部的第二外侧OSD1，并且在以上提到的第一外侧OSD1外部提供标记MK1。在实施例1中，标记MK1 是带状布线BLW的部分并且与第一外侧OSD1接触。
换言之，在平面图中，标记MK1从带状布线BLW的第一外侧 OSD1突出成突出形状。具体而言，在实施例1中，标记MK1具有与第一外侧OSD1交叉的第一标记侧MSD1和与第一标记侧MSD1 交叉并且与带状布线BLW的第一外侧OSD1相对的第二外侧MSD2。第二标记侧MSD2的长度大于第一标记侧MSD1的长度。
使用图19，已经给出对在标记MK1与存在于标记MK1的中心线CL上的接线键合区域AR1之间的对应性的描述。然而在它们之间的对应性不限于这一示例。也可以形成标记MK1使得接线键合区域 AR1与标记MK1的右端部或者左端部对应地存在。
<提供标记的优点>
因此实施例1的特性特征是在阻焊剂SR中提供的开口OP1中与带状布线BLW的键合区域AR1对应地形成标记MK1。以下将给出对这样形成的标记MK1实现的优点的描述。
图20是示出其中执行视觉对准的状态的示意图。如图20中所示，可见从在阻焊剂SR中提供的开口OP1暴露带状布线BLW，并且标记MK1与带状布线BLW集成地形成。在视觉对准中，使用标记 MK1作为参考标记，可以设置接线键合区域OSR1。也就是说，在实施例1中，与接线键合区域对应地形成标记MK1，因此执行对准的人员可以使用标记MK1作为参考来精确地设置带状布线BLW的接线键合区域OSR1。例如可以在标记MK1的中心线上设置接线键合区域 OSR1。
在通过对准设置最左接线键合区域OSR1时，可以基于从最左接线键合区域的设计值距离设置中间接线键合区域和最左接线键合区域中的每个接线键合区域。
因此在实施例1中的半导体器件中，与接线键合区域对应地形成标记MK1。因此在实施例1中的对准步骤中，与有关领域技术中不同，无需使用开口OP1的左端作为参考来设置接线键合区域OSR1，并且可以基于用作参考标记的标记MK1调整接线键合区域OSR1。作为结果，可以获得如下优点，该优点为允许精确调整接线键合区域 OSR1的位置而不受开口OP1中的尺度变化或者位置变化影响。使用示例，以下将描述优点的细节。
图21是示出如下状态的视图，在该状态中，使用如下半导体器件来执行视觉对准，在该半导体器件中，在阻焊剂SR中形成的开口 OP1的位置从设计值向左移位。在图21中，虚线指示的位置是根据设计值的开口OP1的位置。
例如在有关领域技术中，当在阻焊剂SR中形成的开口OP1的位置如图21的实线所示从用作参考的设计值向左移位时，使用移置的开口OP1的左端作为参考来执行有关领域技术中的对准。作为结果，通过视觉对准，调整接线键合区域的位置到位于从移置的开口OP1的左端起的距离L1的接线键合区域BR。也就是说，在视觉对准中使用的半导体器件中，在开口OP1向左移位时，调整接线键合区域 (接线键合位置)到向左移位的接线键合区域BR1。因此在有关领域技术中，当在视觉对准中使用的半导体器件中的开口OP1的位置从设计值向左移位时，调整接线键合区域的位置以被设置为向左移位的接线键合区域BR。
对照而言，在实施例1中，使用开口OP1中形成的标记MK1 作为参考标记来调整接线键合区域OSR1。也就是说，在实施例1中，即使在阻焊剂SR中形成的开口OP1的位置从用作参考的设计值向左移位时，仍然可以使用标记MK1作为参考来调整接线键合区域为接线键合区域OSR1而不受开口OP1的移置所影响。
将给出对如下情况的描述，在该情况下，在其中已经执行这样的视觉对准的状态中为另一半导体器件执行接线键合步骤。图22是示出如下状态的示意图，在该状态中，为除了受到视觉对准的半导体器件之外的另一半导体器件执行接线键合步骤。
例如在图22中，示出如下半导体器件，在该半导体器件中，在阻焊剂SR中形成的开口OP1从设计值向右移位。
如以上描述的那样，在使用其中在向左移位的位置形成开口 OP1的半导体器件来执行视觉对准时，在有关领域技术中，键合区域的坐标位置从理想键合区域OSR1移置以被调整到键合区域BR1。在这一情况下，在用于如图22中所示的其中开口OP1从设计值向右移位的半导体器件的接线键合步骤中，接线键合区域BR1与开口OP1 的左端重叠，从而不能正常执行接线键合。
对照而言，在实施例1中，例如使用标记MK1作为参考来执行对准，从而调整键合区域的坐标位置到理想键合区域OSR1。在这一情况下，也在如图22中所示的其中开口OP1从设计值向右移位的半导体器件中，有可能为接线键合区域OSR1保证从开口OP1的左端的距离。因而可以正常执行接线键合。也就是说，在如在实施例1中那样使用标记MK1作为参考来执行视觉对准时，可以精确调整接线键合区域OSR1的位置而不受开口OP1中的尺度变化和位置变化所影响。
因此，在如在有关领域技术中使用的其中例如使用在阻焊剂SR 中形成的开口OP1的左端来调整接线键合区域的坐标位置的调整方法中，调整易受在阻焊剂SR中形成的开口OP1的移置的影响。也就是说，在有关领域技术中的视觉对准中，遇到如下情形的可能性增加，在该情形中，即使执行视觉对准，接线W仍然不能耦合到调整的接线键合区域。
对照而言，在实施例1中，未使用在阻焊剂SR中形成的开口 OP1的端部、但是使用与接线键合区域对应地形成的标记MK1作为参考来调整接线键合区域的坐标位置。因此根据实施例1中的对准，可以精确调整接线键合区域OSR1的位置而不受在阻焊剂SR中形成的开口OP1的移置所影响。作为结果，根据实施例1，可以提高接线键合步骤的可靠性。
随后，将给出对与接线键合区域对应地形成的标记MK1的位置的描述。图23是在放大关系中示出带状布线BLW的从开口OP1 暴露的部分区域和标记MK1的视图。基于在阻焊剂SR中形成的开口OP1的移置准确性设置图23中所示形成标记MK1的位置。例如，在标记MK1的位置过于接近开口OP1的端部时，即使基于标记MK1 设置接线键合区域，接线键合区域仍然可以可设想地根据开口OP1 的移置的量值而与开口OP1的端部重叠。也就是说，即使使用标记 MK1作为参考标记来调整接线键合区域，在形成标记MK1的位置在开口OP1的移置准确性的可接受范围内时，基于标记MK1调整的接线键合区域仍然可以与开口OP1的端部重叠，并且可能不能正常执行接线键合。
因而，在实施例1中，优选的是设置在开口OP1的端部与形成标记MK1的位置之间的距离大于开口OP1的移置准确性的可接受范围。在这一情况下，当基于标记MK1设置接线键合区域时，有可能防止接线键合区域与开口OP1的端部重叠。作为结果，可以在基于标记MK1调整的接线键合区域上执行正常接线键合。
例如，如图23中所示，可以将在开口OP1的端部与标记MK1 的左端之间的距离X1调整为不少于50μm。在这一情况下，由于通过调整在X方向上的在开口OP1的端部与标记MK1的左端之间的距离X1为不少于50μm的值，开口OP1的移置准确性例如约为±30μm，所以有可能有效放置基于标记MK1调整的接线键合区域与开口OP1 的端部重叠。
可以形成标记MK1以具有例如矩形形状，例如不少于50μm 的在X方向上的宽度X2和例如不少于25μm的在Y方向上的宽度 Y2。这里，可以调整在Y方向上的在标记MK1与开口OP1之间的距离Y1为例如不少于25μm。在这一情况下，即使开口OP1在Y方向上的移置为30μm，仍然可以向开口OP1中暴露标记MK1的部分。
接着，将给出对提供标记MK1的又一优点的描述。在正常执行接线键合步骤方面，可以考虑除了视觉对准之外还为半导体器件中的每个半导体器件执行相机识别，从而进一步为半导体器件中的每个半导体器件调整接线键合区域的坐标位置。然而如以上描述的那样，在有关领域技术中，从开口OP1暴露的带状布线BLW不具有特征图案，因此遇到其中难以基于相机识别来调整接线键合区域的情形。
对照而言，在实施例1中，与带状布线BLW的接线键合区域对应地提供的标记MK1存在于开口OP1中以在相机识别中用作特征图案。作为结果，根据实施例1，可以获得如下优点，该优点为标记 MK1的形成允许基于相机识别进一步调整接线键合区域。以下将给出对优点的描述。
图24是示出在实施例1中的相机识别的区域RR中包括的识别的图案的示例的视图。图24中所示识别的图案包括标记MK1提供的特征图案。图25是示出如下状态的视图，在该状态中对从在阻焊剂 SR中形成的开口OP1暴露的带状布线BLW执行借助相机的图案识别。在实施例1中，如图25中所示，从开口OP1暴露的带状布线BLW 具有标记MK1。因此将理解，通过检测标记MK1，可以唯一指定与图24中所示识别的图案对应的区域。作为结果，将理解根据实施例1，可以基于相机识别来检测标记MK1，并且可以指定与标记MK1对应的带状布线BLW的键合区域AR1。因此在实施例1中，标记MK1 在相机识别中用作特征图案以允许基于相机识别来检测标记MK1并且允许指定与标记MK1对应的接线键合区域。也就是说，在实施例 1中，由于形成用作特征图案的标记MK1，所以有可能获得如下优点，该优点为可以执行基于相机识别来调整接线键合区域，这在有关领域技术中一直是困难的。
概括而言，在实施例1的半导体器件中，与带状布线BLW的从在阻焊剂SR中提供的开口OP1暴露的键合区域对应地提供标记 MK1。这提供以下优点
(1)实施例1中的第一优点是在用于接线键合区域的对准步骤中，可以不使用在阻焊剂SR中形成的开口OP1的端部而是使用与接线键合区域对应地形成的标记MK1作为参考来调整接线键合的坐标位置。作为结果，实施例1中的对准允许精确调整接线键合区域的位置而不受在阻焊剂SR中形成的开口OP1的移置所影响。因此根据实施例1，可以提高接线键合步骤的可靠性。
(2)实施例1中的第二优点是由于在实施例1中的半导体器件中形成用作特征图案的标记MK1，所以可以基于相机识别来执行接线键合区域的调整，这在有关领域技术中一直是困难的。因此由于以上描述的第一和第二优点的组合效果，实施例1可以实现比有关领域技术实现的接线键合步骤的可靠性提高更显著的提高。
<实施例1中的半导体器件的制造方法>
如以上描述的那样配置实施例1中的半导体器件。参照附图，以下将给出对其制造方法的描述。
首先如图26中所示，提供布线板WB，该布线板具有各自在其顶表面之上形成的多个引线LD1和带状布线BLW以及在与顶表面相对的其背表面之上形成的多个引线LD2。然后如图27中所示，向在布线板WB的顶表面中存在的芯片装配部分(芯片装配区域)涂敷粘合剂AD。随后如图28中所示，在布线板WB的芯片装配部分之上经由向其涂敷的粘合剂AD装配半导体芯片CHP(裸片键合步骤)。在裸片键合步骤中，当在布线板WB之上装配半导体芯片CHP时，执行加热处理。注意可以与在布线板WB之上装配半导体芯片CHP同时或者之后执行加热处理。
随后，使用接线将在半导体芯片CHP中形成的焊盘PD耦合到各自在布线板WB之上形成的带状布线BLW和引线LD1(接线键合步骤)。具体而言，如图29中所示，首先与在半导体芯片CHP中形成的焊盘PD中的每个焊盘相抵按压毛细管CAP以执行第一键合。然后如图30中所示，移动毛细管以执行接线W到在布线板WB之上形成的带状布线BLW的第二键合。以这一方式，可以使用接线W将在半导体芯片中形成的焊盘PE电耦合到在布线板WB之上形成的带状布线BLW。类似地，可以使用接线W将在半导体芯片CHP中形成的焊盘PD电耦合到在布线板WB之上形成的引线LD1。
接着如图31中所示，形成例如由树脂MR制成的密封体以便覆盖布线板WB的顶表面、接线W和半导体芯片CHP(模制步骤)。然后，如图32中所示，向在布线板WB的背表面之上形成的引线LD2 附着例如由焊剂制成的焊球(外部耦合端子)SB(焊球附着步骤)。以这一方式，可以制造本实施例中的半导体器件。注意在待使用的装配板(诸如母板)之上装配完成的半导体器件。
<实施例1中的接线键合步骤>
参照附图，以下将给出对以上描述的接线键合步骤的细节的描述。具体而言，将给出对考虑第一和第二优点的实施例1中的接线键合步骤的描述。
图33是示出实施例1中的接线键合步骤的流程的流程图。首先例如使接线键合设备读取基于CAD数据的接线键合区域的坐标值 (设计值)(S301)。接着，从多个半导体器件之中提取任意半导体器件，并且基于该半导体器件执行视觉对准步骤(S302)。具体而言，使用从在阻焊剂中提供的开口暴露的标记作为参考标记，从设计值调整接线键合区域。也就是说，通过使用标记作为参考的对准来调整接线键合区域。作为结果，有可能实现调整接线键合区域，该调整反映实际半导体器件的开口的尺寸和位置代表的完成状态。也就是说，根据基于CAD数据的接线键合区域的设计值通过视觉对准步骤执行必需调整，从而接线键合区域对应于实际半导体器件的完成状态。
这时，在实施例1中，不使用开口的端部而是使用与接线键合区域对应地形成的标记作为参考来调整接线键合区域的坐标位置。作为结果，另一实施例1中的对准步骤，可以精确调整接线键合区域的位置而不受在阻焊剂中形成的开口的移置所影响。
因此可以执行实施例1中的对准步骤。也在用于除了提取的半导体器件之外的多个半导体器件的接线键合步骤中反映在对准步骤中调整的接线键合区域的调整。
随后，为多个半导体器件执行接线键合。也在除了在对准步骤中使用的指定的半导体器件之外的多个半导体器件中反映如下必需调整，该必需调整基于已经根据基于CAD数据的接线键合区域的设计值执行的对准步骤。作为结果，可以认为可以执行如下接线键合步骤，该接线键合步骤反映实际半导体器件的完成状态。
具体而言，在实施例1中，使用与接线键合区域对应地形成的标记作为参考来调整接线键合区域的坐标位置。因而，即使在除了在对准步骤中使用的指定的半导体器件之外的多个半导体器件中，仍然精确调整接线键合区域的位置而不受在阻焊剂中形成的开口的移置所影响。
然而可以认为，在实际情形中，在对准步骤中使用的指定的半导体器件的完成状态可能微妙地不同于除了该半导体器件之外的半导体器件的完成状态。关于这一点，在实施例1中的半导体器件中，形成用作特征图案的标记，从而允许基于相机识别来执行接线键合区域的微调，这在有关领域技术中一直是困难的。因此在实施例1中，通过利用相机识别适用于该实施例的优点，为半导体器件中的每个半导体器件执行基于相机识别来微调接线键合区域。
具体而言，在实施例1中，在将受到接线键合步骤的目标半导体器件中，基于相机识别来检测标记，以从在对准步骤中调整的接线结合区域执行微调并且指定如下接线键合区域，该接线键合区域反映目标半导体器件的完成状态(S303)。
随后，基于指定的接线键合区域的位置，使用接线将在半导体芯片中形成的焊盘耦合到带状布线的指定的接线键合区域(S304)。在未结束的耦合目标半导体器件中存在的所有接线时，连续执行接线键合步骤(S305)。在另一方面，在结束耦合目标半导体器件中的所有接线时，结束用于目标半导体器件的接线键合步骤(S305)。
然后，执行用于下一半导体器件的接线键合步骤(S306)。具体而言，通过基于相机识别来检测标记，从在对准步骤中调整的接线键合区域执行微调以指定如下接线键合区域，该接线键合区域反映目标半导体器件的完成状态(S303)。
随后，基于在指定的接线键合区域的位置，使用接线将在半导体芯片中形成的焊盘耦合到带状布线的指定的接线键合区域(S304)。在未结束耦合目标半导体器件中的所有接线时，连续执行接线键合步骤(S306)。在另一方面，在结束耦合目标半导体器件中的所有接线时，结束用于目标半导体器件的接线键合步骤(S305)。通过重复前述步骤，可以为多个半导体器件执行接线键合步骤。因此可以为多个半导体器件执行接线键合步骤。
实施例1中的接线键合步骤的流程如以上描述的那样。参照图 34至图37，将进一步描述实施例1中的接线键合步骤。
例如图34至图37示出如下状态，在该状态中，为除了在对准步骤中使用的半导体器件之外的另一半导体器件执行接线键合步骤。首先在图34中，实心圆指示基于CAD数据的接线键合区域CAD1 至CAD3，并且虚线交叉标记指示反映基于对准步骤的必需调整的接线键合区域OSR1至OSR3。也就是说，也在图34的目标半导体器件中反映如下必需调整，该必需调整基于已经根据基于CAD数据的接线键合区域的设计值执行的对准步骤。
然而，假设在实际情形中，在对准步骤中使用的指定的半导体器件的完成状态微妙地不同于图34的目标半导体器件的完成状态。因而也在图34的目标半导体器件中已经执行基于相机识别来微调接线键合区域。
具体而言，在图34的目标半导体器件中，通过基于相机识别检测标记MK1，从在对准步骤中调整的接线键合区域OSR1执行微调以指定接线键合区域AR1，该接线键合区域反映目标半导体器件的完成状态。也就是说，基于以相机识别为基础检测的标记MK1的位置，指定接线键合区域AR1。
注意，通过考虑接线键合区域AR2和AR3从指定的接线键合区域AR1的距离来指定接线键合区域AR2和AR3。具体而言，接线键合区域AR2被设置为从接线键合区域AR1离开预定第一距离的区域，并且接线键合区域AR3被设置为从接线键合区域AR1离开预定第二距离的区域。这时例如在接线键合区域AR1与AR2之间的距离 (第一距离)可以等于在接线键合区域AR2与AR3之间的距离(第二距离)。在图34中，假设这一状态。这里，实线交叉标记指示基于相机识别指定的接线键合区域AR1至AR3。
随后，如图35中所示，使用接线W1将在半导体芯片中形成的、未示出的第一焊盘电耦合到带状布线BLW的、从开口OP1暴露的接线键合区域AR1。
这时，在实施例1中，在用于接线键合区域的对准步骤中，不使用在阻焊剂SR中形成的开口OP1的端部而是使用与接线键合区域对应地形成的标记MK1作为参考来调整接线键合区域的坐标位置。因此，根据实施例1，可以调整接线键合区域的位置而不受在阻焊剂SR中形成的开口OP1的移置所影响。另外，在实施例1中，由于形成用作特征图案的标记MK1，所以执行基于相机识别调整接线键合区域的调整。因此，根据实施例1，通过这些特性特征的组合效果，有可能如图35中所示有效抑制在接线W1与开口OP1之间的干扰并且因而实现显著提供接线键合步骤的可靠性。
接着，如图36中所示，使用接线W2将在半导体芯片中形成的、未示出的第二焊盘电耦合到带状布线BLW的、从开口OP1暴露的接线键合区域AR2。然后，如图37中所示，使用接线W3将在半导体芯片中形成的、未示出的第三焊盘电耦合到带状布线BLW的、从开口OP1暴露的接线键合区域AR3。因此可以执行接线键合额步骤。
<修改1>
接着，将给出对实施例1的修改1的描述。例如图38是示出实施例1中的标记MK1的形状的视图。如图38中所示，从在阻焊剂 SR中形成的开口OP1暴露带状布线BLW的部分，并且形成具有突出形状的标记MK1以从带状布线BLW突出。也就是说，在实施例1 中，示出与带状布线BLW集成地形成以具有突出矩形形状的标记 MK1。与带状布线BLW的接线键合区域AR1对应地提供标记MK1。例如，可以放置标记MK1使得接线键合区域AR1存在于具有矩形形状MK1的中心线的延伸线上。注意，由于例如可以增加具有矩形形状的标记MK1的尺寸，所以可以提高标记MK1的可见性。也可以设计标记MK1以在X方向上具有与用于信号线的键合指(引线LD1) 的宽度相同的宽度。此外，赋予又一如下优点，该优点为用于在Y方向上的接线耦合的裕度被相应地增加标记MK1在Y方向上的宽度。
标记MK1具有指定接线键合区域AR1的功能。只要标记MK1 具有定接线键合区域AR1的功能，标记MK1就不限于图38中所示矩形形状。也就是说，可以不同地改变标记MK1的形状。以下将给出对修改的描述。
图39是示出标记MK1的示例的视图。如图39中所示，标记 MK1与带状布线BLW集成地形成并且可以被形成为具有突出三角形或者梯形形状。在这一情况下，由于矩形形状在顶点附近或者梯形形状的顶侧变窄，所以赋予如下优点，该优点为容易指定穿过标记MK1的中心的中心线、在对准步骤中容易指定接线键合区域并且基于相机识别容易指定接线键合区域。
图40是示出标记MK1的另一示例的视图。如图40中所示，例如也可以通过将带状布线BLW的部分开槽来形成标记MK1。也就是说，例如标记MK1与带状布线BLW集成地形成并且也可以被形成为具有V槽口形状或者U槽口形状。在这一情况下，由于槽口形状的顶点变窄，所以赋予如下优点，该优点为容易指定穿过标记MK1 的中心的中心线、在对准步骤中容易指定接线键合区域并且基于相机识别容易指定接线键合区域。另外，由于通过将带状布线BLW的第一外侧OSD1的部分开槽在具有图38中所示矩形形状的标记MK1和具有图39中所示三角形或者梯形形状的标记MK1这些标记内部的带状布线BLW的部分中形成标记，所以带状布线BLW的宽度没有增加。因而，在接线数目大时，有可能减少接线占用的区域并且在减少的间隔排列多个接线，这有效减少半导体器件尺寸。
图41是示出标记MK1的又一示例的视图。如图41中所示，例如也可以形成标记MK1为耦合到带状布线BLW的接线。在这一情况下，通过减少形成标记MK1的接线的宽度，赋予如下优点，该优点为容易指定穿过标记MK1的中心的中心线、在对准步骤中容易指定接线键合区域并且基于相机识别容易指定接线键合区域。此外，除了指定接线键合区域AR1这样的主要功能之外有可能向标记MK1提供电耦合到带状布线BLW的接线的功能。换言之，耦合到带状布线 BLW的接线也可以用作标记MK1。另外，由于接线的部分由阻焊剂 SR覆盖(图41的虚线部分)，所以也有可能放置带状布线BLW从作为起点的标记MK1(接线)从布线板的基材剥离。
以上描述的图38至图41共同的优点是由于可以通过形成标记 MK1来向带状布线BLW添加突出/凹陷形状，所以锚定效果也可以提高在布线板与密封体(树脂)之间的粘合性。
注意，标记MK1无需与带状布线BLW集成地形成。只要标记 MK1具有指定接线键合区域AR1的功能，如例如图42中所示，则标记MK1也可以形成为在空间上从带状布线BLW分离的标记MK1。
标记MK1也优选地由与带状布线BLW的材料相同的材料形成。这是因为如关于有关领域技术描述的那样，由于带状布线BLW 和阻焊剂SR由不同材料形成，所以由于诸如在它们之间的反射率差异之类的因素而难以使相机聚焦于带状布线BLW和阻焊剂SR中的每项。作为结果，如果不同材料用于带状布线BLW和标记MK1，则以与在以上描述的情况下相同的方式，可能显现其中难以实现相机识别的情形。换言之，在带状布线BLW和标记MK1由相同金属材料形成时，可以抑制由于反射率差异等导致的失焦状况。作为结果，可以提高相机识别的准确性。由相同材料形成带状布线BLW和标记MK1 的又一优点是通过图案化在布线板之上形成的导体膜可以同时形成带状布线BLW和标记MK1。这可以抑制制造布线板的过程由于形成标记MK1而变复杂并且也抑制制造布线板的成本上升。
<修改2>
随后将给出对实施例的修改2的描述。图43示出在修改2中的阻焊剂SR中形成的开口OP1附近的区域的放大图。如图43中所示，在阻焊剂SR中提供开口OP1，并且从开口OP1暴露带状布线BLW 的部分区域。此外如例如图43中所示，在带状布线BLW的从开口 OP1暴露的部分区域中形成标记MK1至MK3。也就是说，在修改2 中，在从开口OP1暴露的带状布线BLW中，设置标记MK1至MK3 以在预定间隔处排列。具体而言，在修改2中，与接线键合区域AR1对应地形成标记MK1，与接线键合区域AR2对应地形成标记MK2，并且与接线键合区域AR3对应地形成标记MK3。
因此，根据修改2，在为半导体器件中的每个半导体器件基于相机识别来执行的接线键合区域的调整中，可以使用标记MK1至 MK3。例如有可能基于相机识别来检测标记MK1并且使用检测的标记MK1的位置作为参考来指定接线键合区域AR1。然后，在修改2 中，有可能基于相机识别来检测标记MK2并且使用检测的标记MK2 的位置作为参考来指定接线键合区域AR2。另外，随后在修改2中，有可能基于相机识别来检测标记MK3并且使用检测的标记MK2的位置作为参考来指定接线键合区域AR3。以这一方式，接线耦合到指定的接线键合区域AR1至AR3。
因此，根据修改2，例如与图43中所示三个相应接线键合区域 AR1至AR3对应地形成标记MK1至MK3。作为结果，可以使用相应标记MK1至MK3作为参考来指定所有三个接线键合区域AR1至 AR3。也就是说，在实施例1中，如例如34中所示，使用标记MK1 的位置作为参考来指定接线键合区域AR1。在另一方面，不使用标记的位置作为参考来指定接线键合区域AR2和AR3，而是使用已经指定的接线键合区域AR1作为参考来自动指定它们。因而，如果例如误差出现于基于标记MK1的位置设置的接线键合区域AR1中，则不合需要地在接线键合区域AR2和AR3中反映误差。
对照而言，在修改2中，接线键合区域AR1和AR3各自基于与它们对应的标记MK1至MK3来单独和独立指定。因而，即使例如误差出现于接线键合区域AR1的指定中，误差也不影响接线键合区域AR2和AR3的指定。因此根据修改2，可以增强接线键合区域AR1 至AR3中的每个接线键合区域的独立性以允许提高指定接线键合区域AR1至AR3的准确性。具体而言，在其中大量接线耦合到带状布线BLW并且在接线之间的节距减少以增加在接线之间的电短路的风险的情况下，修改2的前述特性特征是有效的。作为结果，根据修改 2，可以提高接线键合步骤的可靠性。
注意在修改2中，已经给出对如下示例的描述，在该示例中，在为半导体器件中的每个半导体器件执行基于相机识别来调整接线键合区域时使用标记MK至MK3。此外，也在视觉对准步骤中的接线键合区域的调整中，标记MK1至MK3可以用来允许提高视觉对准步骤的准确性。
因此，修改2的特性特征是与多个单独接线键合区域对应地形成标记。这可以实现提高接线键合步骤的可靠性。此外，根据修改2，由于与多个单独接线键合区域对应地形成标记，所以增加在带状布线 BLW中形成的突出/凹陷形状。作为结果，由于锚定效果而也有可能获得在布线板与密封体(树脂)之间的增加的粘合性这样的效果。
<修改3>
接着将给出对实施例1的修改3的描述。图44是示出在修改3 中的阻焊剂SR中形成的开口OP1附近的区域的放大图。如图44中所示，在阻焊剂SR中提供开口OP1，并且从开口OP1暴露带状布线 BLW的部分区域。此外如例如图44中所示，在带状布线BLW的、从开口OP1暴露的部分区域中形成标记MK1和MK3。也就是说，在修改3中，在从开口OP1暴露的带状布线BLW中，在预定间隔处排列标记MK1至MK3。具体而言，在修改3中，与接线键合区域AR1 对应地形成标记，并且与接线键合区域AR3对应地形成标记MK3。注意在修改3中，没有形成与接线键合区域AR2对应的标记。
因此根据修改3，在为半导体器件中的每个半导体器件基于相机识别来执行的接线键合区域的调整中，可以使用标记MK1和MK3。例如有可能基于相机识别来检测标记MK1并且使用检测的标记MK1 的位置作为参考来指定接线键合区域AR1。然后未使用标记的位置作为参考来指定接线键合区域AR2，但是使用与已经指定的接线键合区域AR1等的设计差异作为参考来自动指定接线键合区域AR2。随后基于相机识别来检测标记MK3，并且使用检测的标记MK3的位置作为参考可以指定接线键合区域AR3。以这一方式，接线耦合到指定的接线键合区域AR1至AR3。
例如在以上描述的修改2中，如图43中所示，与三个相应接线键合区域AR1至AR3对应地形成标记MK1至MK3。在这一情况下，有必要对标记MK1至MK3中的每个标记执行相机识别，并且存在关于接线键合步骤的产率减少的顾虑。
因而在修改3中，不与相应接线键合区域AR1至AR3对应地形成标记MK1至MK3，而是与接线键合区域AR1和AR3对应地形成标记MK1和MK3而不形成与接线键合区域AR2对应的标记。也就是说，修改3的特性特征是与接线键合区域中的一些接线键合区域对应地形成标记。
作为结果，接线键合区域AR1和AR3基于与它们对应的标记 MK1和MK3的位置来单独和独立指定。因而即使误差出现于例如接线键合区域AR1的指定中，误差仍然未影响接线键合区域AR3的指定。因此根据修改3，可以增强接线键合区域AR1和AR3中的每个接线键合区域的独立性以允许提高指定接线键合区域AR1和AR3的准确性。作为结果，也根据修改3，可以提高接线键合步骤的可靠性。
在另一方面，在修改3中，未形成与接线键合区域AR2对应的标记。也就是说，未使用标记的位置作为参考来指定接线键合区域 AR2，但是使用从已经指定的接线键合区域AR1等的设计距离作为参考来自动指定接线键合区域AR2。作为结果，根据修改3，与其中与三个相应接线键合区域AR1至AR3对应地形成标记的情况比较可以减少执行相机识别的频率。这可以抑制接线键合步骤的产率减少。
注意在修改3中，已经给出对如下示例的描述，在该示例中，在为半导体器件中的每个半导体器件基于相机识别来执行的接线键合区域的调整中，使用标记MK1和MK3。此外，也在视觉对准步骤中的接线键合区域的调整中，标记MK1和MK3可以用来允许提高视觉对准步骤的准确性。
此外，根据修改3，由于与多个单独接线键合区域对应地形成标记，所以增加在带状布线BLW中形成的突出/凹陷形状。作为结果，由于锚定效果而也有可能获得在布线板与密封体(树脂)之间的增加的粘合性这样的效果。
(实施例2)
<布线板的布局配置>
图45是示出在实施例2中的半导体器件中使用的布线板WB 的主表面(顶表面)的布局配置的视图。如图45中所示，实施例2 中的布线板WB具有矩形形状，并且在其中间部分中形成具有矩形形状的GND平面(平面布线)GP。经过过孔VA(G)向GND平面GP 供应参考电势(GND电势或者接地电势)，并且在GND平面GP之上装配半导体芯片。也就是说，放置GND平面GP和半导体芯片以便在平面图中相互重叠。
在GND平面GP周围沿着GND平面GP的外边缘放置带状布线BLW(G)。这时，在GND平面GP之上装配具有矩形形状的半导体芯片。因而也可以认为沿着半导体芯片的外边缘在半导体芯片周围放置带状布线BLW(G)。使用多个耦合接线GWL将GND平面GP电耦合到带状布线BLW(G)。因而也向带状布线BLW(G)施加参考电势。此外，过孔VA(G)也耦合到带状布线BLW(G)。
在带状布线BLW(G)以外放置带状布线BLW(V1)以便与例如带状布线BLW(G)平行。过孔VA(V1)耦合到带状布线BLW(V1)。配置带状布线BLW(V1)，使得经过过孔VA(V1)供应第一电源电势。在带状布线BLW(V1)以外放置带状布线BLW(V2)以便与例如带状布线 BLW(V1)平行。过孔VA(V2)耦合到带状布线BLW(V2)。配置带状布线BLW(V2)，使得经过过孔VA(V2)供应比第一电源电势更高的第二电源电势。
实施例2中的布线板具有多层布线结构。参照图46，以下将给出对紧接在图45中所示布线板WB的顶表面(第一层)之下的层(第二层)中放置的布线结构的描述。具体而言，实施例2中的布线板 WB例如具有四层结构。为了方便，图45中所示布线板WB的顶表面将称为第一层，紧接在第一层之下的层将称为第二层，紧接在第二层之下的层将称为第三层，并且布线板WB在第三层之下的层中的背表面将称为第四层。
图46是示出布线板WB的第二层的布局配置的视图。如图46 中所示，在布线板WB的第二层中形成GND图案GPT1。过孔VA(G) 耦合到GND图案GPT1。因此将理解各自在图45中所示布线板WB 的顶表面之上(第一层中)形成的GND平面GP和带状布线BLW(G) 经过过孔VA(G)电耦合到在图46中所示布线板WB的第二层中形成的GND图案GPT1。
在图46之后，图47是示出布线板WB的第三层的布局配置的视图。如图47中所示，在布线板WB的第三层中形成电源图案 PTN1(V1)和电源图案PTN(V2)。电源图案PTN1(V1)电耦合到过孔 VA(V1)，并且电源图案PTN1(V2)耦合到过孔VA(V2)。因而，将理解在图45中所示布线板WB的顶表面之上(第一层中)形成的带状布线BLW(V1)经过过孔VA(V1)电耦合到在图47中所示布线板WB的第三层中形成的电源图案PTN1(V1)。类似地，将理解在图45中所示布线板WB的顶表面之上(第一层中)形成的带状布线BLW(V2)经过过孔VA(V2)电耦合到在图47中所示布线板WB的第三层中形成的电源图案PTN1(V2)。
在图47之后，图48是示出布线板WB的背表面(第四层)的布局配置的视图。如图48中所示，在布线板WB的背表面之上，在阵列图案中排列多个端子LD2，并且在端子LD2之上装配焊球。此外，在实施例2中，形成GND图案GPT2以电耦合到多个端子LD2 中的一些端子。GND图案GPT2也电耦合到过孔VA(G)。因而，将理解例如在半导体芯片中形成的集成电路在依次经过接线、带状布线 BLW(G)和GDN平面GP、过孔VA(G)、GDN图案GPT1、过孔VA(G)、 GDN图案GPT2和端子LD2从焊盘向焊球延伸的路径中最终耦合到焊球。因而将理解，通过向在半导体器件中形成的焊球中的一些焊球供应参考电势，可以向在半导体芯片中形成的集成电路供应稳定的参考电势。
类似地，在实施例2中，形成电源图案PTN2(V1)以便电耦合到多个端子LD2中的一些其它端子。电源图案PTN2(V1)也电耦合到过孔VA(V1)。因而将理解，例如在半导体芯片中形成的集成电路在依次经过接线、带状布线BLW(V1)、过孔VA(V1)、电源图案PTN1(V1)、过孔VA(V1)、电源图案PTN2(V1)和端子LD2从焊盘向焊球延伸的路径中电耦合到焊球。因而将理解，通过向在半导体器件中形成的焊球中的一些焊球供应第一电源电势，可以向在半导体芯片中形成的集成电路供应稳定的第一电源电势。
也在实施例2中，形成电源图案PTN2(V2)以便电耦合到多个端子LD2中的一些其它端子。电源图案PTN2(V2)也电耦合到过孔 VA(V2)。因而将理解，例如在半导体芯片中形成的集成电路在依次经过接线、带状布线BLW(V2)、过孔VA(V2)、电源图案PTN1(V2)、过孔VA(V2)、电源图案PTN2(V2)和端子LD2从焊盘向焊球延伸的路径中电耦合到焊球。因而将理解，通过向在半导体器件中形成的焊球中的一些焊球供应第二电源电势，可以向在半导体芯片中形成的集成电路供应稳定的第二电源电势。
<实施例2中的特性特征>
随后将给出对实施例2的特性特征的描述。图49是在放大关系中示出在实施例2中的布线板WB的顶表面(第一层)中形成的部分区域的视图。如图49中所示，首先可见，在实施例2中的布线板WB 中，在GND平面GP外部放置带状布线BLW(G)，并且使用多个耦合接线GWL将GND平面GP耦合到带状布线BLW(G)。具体而言，带状布线BLW(G)基本上由阻焊剂SR覆盖，并且从在阻焊剂SR中提供的开口OP1暴露带状布线BLW(G)的部分。使用多个耦合接线GWL将带状布线BLW(G)的、从开口OP1暴露的部分电耦合到GND平面 GP。这允许稳定向带状布线BLW(G)供应的参考电势，从而允许提高半导体器件的电特性。
这里，带状布线BLW(G)的从开口OP1暴露的部分用作耦合到耦合接线GWL的区域，并且也包括接线将被耦合到的接线键合区域。因而也在实施例2中，以与在实施例1中相同的方式，与在带状布线 BLW(G)中包括的在从开口OP暴露的接线键合区域对应地形成至少一个标记MK1(G)。
因此，也在实施例2中，在用于接线键合区域的对准步骤中，可以不使用在阻焊剂SR中形成的开口OP1的端部而是使用与接线键合区域对应地形成的标记MK1(G)作为参考，来调整接线键合区域的坐标位置。作为结果，也在实施例2中的对准步骤中，可以精确调整接线键合区域的位置而不受在阻焊剂SR中形成的开口OP1的移置所影响。因而根据实施例2，可以提高接线键合步骤的可靠性。此外，由于也在实施例2中形成用作特征图案的标记MK1(G)，所以也可以执行基于相机识别的接线键合区域的调整。因此也在实施例2中可以显著提高接线键合步骤的可靠性。
这里重要的是提供标记MK1(G)的位置。如上所述，与开口OP1 的端部最接近的接线键合区域最受在阻焊剂SR中形成的开口OP1的移置所影响。因而在实施例2中，如例如图49中所示，与如下键合区域对应地提供标记MK1(G)，该接线键合区域与开口OP1的端部最接近。这允许使用与接线键合区域对应地形成的标记MK1(G)作为参考来调整与开口OP1的端部最接近的接线键合区域的坐标位置。作为结果，根据实施例2，在接线耦合到与开口OP1的端部最接近的接线键合区域时，有可能防止在接线与开口OP1的端部之间的干扰。这允许提高实施例2中的接线键合步骤的可靠性。
这时，可以考虑其中在带状布线BLW(G)内部提供标记MK1(G) 的配置和其中在带状布线BLW(G)外部提供标记MK1(G)的配置。换言之，可以考虑其中在形成带状布线BLW(G)的内侧(与GND平面 GP接近的侧)上提供标记MK1(G)的配置和其中在形成带状布线 BLW(G)的外侧(从GND平面GP远离的侧)上提供标记MK1(G)的配置。
关于这一点，在实施例2中，使用其中在带状布线BLW(G)外部提供标记MK1(G)的配置。这一点的原因如下。例如如图49中所示，在带状布线BLW(G)内部提供将电耦合到GND平面GP的多个耦合接线GWL。作为结果，例如在带状布线BLW(G)内部提供标记MK1(G) 的配置的情况下，在由于去除耦合接线GWL中的一些耦合接线GWL 而产生的空闲空间中形成标记MK1(G)。这意味着减少耦合接线GWL 的数目以增加在带状布线BLW(G)与GND平面GP之间的耦合电阻。
这里，在实施例2中，通过稳定向半导体芯片供应的参考电势，实现提高半导体器件的电特性。因而，在实施例2中，在稳定在用接线耦合到半导体芯片的带状布线BLW(G)的参考电势方面，优选最大化耦合到GND平面GP的耦合接线的数目和接线中的每个接线的宽度并且由此减少耦合电阻。关于这一点，在使用其中在带状布线 BLW(G)内部提供标记MK1(G)的配置的情况下，由于保证其中形成标记MK1(G)以造成在带状布线BLW(G)与GND平面GP之间的耦合电阻增加的空间，因此减少耦合接线GWL占用的空间。因而在实施例 2中，使用其中在带状布线BLW(G)外部提供标记MK1(G)的配置。在这一情况下，由于无需减少耦合接线GWL占用的空间以保证其中形成标记MK1(G)的空间，所以可以减少在带状布线BLW(G)与GND平面GP之间的耦合电阻。作为结果，根据实施例，由于提供标记MK1(G) 而有可能实现提高接线键合步骤的可靠性而减少在带状布线BLW(G) 与GND平面GP之间的耦合电阻。也就是说，根据实施例2，有可能实现提高半导体器件的电特性和提高半导体器件的可靠性中的每项提高。此外，如果假设在耦合接线GWL的相对侧上在带状布线 BLW(G)外部提供标记MK1(G)，则也可以获得容易板设计的优点。
随后，如图49中所示，在带状布线BLW(G)外部放置第一电源电势被供应到的带状布线BLW(V1)。具体而言，带状布线BLW(V1) 基本上由阻焊剂SR覆盖，并且从在阻焊剂SR中提供的开口OP2暴露带状布线BLW(V1)的部分。带状布线BLW(V1)的从开口OP2暴露的部分用作接线将被耦合到的接线焊接区域。因而也在实施例2中，以与在实施例1中相同的方式，与在从开口OP2暴露的带状布线 BLW(V1)中包括的接线键合区域对应地形成至少一个标记MK1(V1) 和至少一个标记MK2(V1)。
此外，如图49中所示，在带状布线BLW(V1)外部放置比第一电源电势更高的第二电源电势被供应到的带状布线BLW(V2)。具体而言，带状布线BLW(V2)基本上由阻焊剂SR覆盖，并且从在阻焊剂SR 中提供的开口OP3暴露带状布线BLW(V2)的部分。带状布线BLW(V2) 的从开口OP3暴露的部分用作接线将被耦合到的接线键合区域。因而也在实施例2中，以与在实施例1中相同的方式，与在从开口OP3 暴露的带状布线BLW(V2)中包括的接线键合区域对应地形成至少一个标记MK1(G)和至少一个标记MK2(V2)。
这里，在将注意力聚焦于带状布线BLW(V1)时，基本上在带状布线BLW(V1)外部放置与带状布线BLW(V1)的从开口OP2暴露的接线键合区域对应的标记MK1(V1)。这用于允许更容易保证在带状布线 BLW(VG)与带状布线BLW(V1)之间的线和空间。出于相同原因，将注意力聚焦于例如带状布线BLW(V2)时，基本上在带状布线BLW(V2) 外部放置与带状布线BLW(V2)的从开口OP3暴露的接线键合区域对应的标记MK1(V2)。
然而，如图49中所示，在带状布线BLW(V1)与带状布线 BLW(V2)之间，可以放置电耦合到带状布线BLW(V1)的过孔VA(V1) 和电耦合到带状布线BLW(V2)的过孔VA(V2)。在这一情况下，在将注意力聚焦于例如带状布线BLW(V1)时，遇到如下情形，在该情形中，由于过孔VA(V1)而不能在带状布线BLW(V1)外部放置标记 MK2(V1)。因而在这一情况下，如图49中所示，也可以在放置过孔 VA(V1)的位置的相对侧上在带状布线BLW(V1)内部放置标记 MK2(V1)。这允许与带状布线BLW(V1)的从开口OP2暴露的接线键合区域对应地形成标记MK2(V1)而不受过孔VA(V1)的放置所影响。
类似地，如果将注意力聚焦于带状布线BLW(V2)，如例如图49 中所示，遇到如下情形，在该情形中，依赖于带状布线BLW(V2)的放置布局，由于带状布线BLW(V2)而不能在带状布线BLW(V2)外部放置标记MK2(V2)。因而，在这一情况下，如图49中所示，也可以在放置带状布线BLW(V2)的位置的相对侧上在带状布线BLW(V2)内部放置标记MK2(V2)。这允许与带状布线BLW(V2)的从开口OP3暴露的接线键合区域对应地形成标记MK2(V2)而不受带状布线BLW(V2) 的放置所影响。
<修改1>
图50是在放大关系中示出在实施例2的修改1中的布线板WB 的表面(第一层)中形成的部分区域的视图。由于图50中所示修改1 的配置与图49中所示实施例2的配置基本上相同，所以将主要给出对在它们之间的差异的描述。
在图50的修改1中，集成地形成GDN平面GP和带状布线 BLW(G)。也就是说，在图49中所示实施例2中，使用如下配置，在该配置中，GND平面GP从带状布线BLW(G)分离，并且使用多个耦合接线GWL将其电耦合到带状布线BLW(G)。对照而言，在图50中所示修改1中，集成地形成GDN平面GP和带状布线BLW(G)。作为结果，根据图50中所示修改1，可以进一步减少在GND平面与带状布线BLW(G)之间的耦合电阻以允许进一步稳定参考电势。也就是说，根据修改1，可以进一步提高带状布线BLW(G)的电特性。另外，由于未提供耦合接线GWL，所以半导体器件的区域相应地被减少其中放置耦合接线GWL的区域，这可以缩小半导体器件的尺寸。
<修改2>
图51是在放大关系中示出在实施例2的修改2中的布线板WB 的表面(第一层)中形成的部分区域的视图。由于图51中所示修改2 的配置与图49中所示实施例2的配置基本上相同，所以将主要给出对在它们之间的差异的描述。
在图51的修改2中，使用如下配置，在该配置中，与图49中所示实施例2中的配置相反地在带状布线BLW(G)内部提供标记 MK1(G)。在这一情况下，在由于去除耦合接线GWL中的一些耦合接线GWL而产生的空闲空间中形成标记MK2(G)。这意味着减少耦合接线GWL的数目以增加在带状布线BLW(G)与GND平面GP之间的耦合电阻。因此，在使用修改2的配置的情况下，在稳定在用接线耦合到半导体芯片的带状布线BLW(G)的参考电势方面，修改2的配置不可与图49中所示实施例2的配置比较。
然而，从另一观点来看，可以认为由金属接线形成的耦合接线 GWL占用的区域减少造成提高在密封体(树脂)与布线板WB之间的粘合性。作为结果，在例如有必要以使用耦合接线GWL来稳定参考电势为代价向提高在密封体(树脂)与布线板WB之间的粘合性给予更高优先级时，修改2的配置示出比实施例2的配置的明显优势。
注意，即使在使用修改2的配置的情况下，如果使用如下配置，在该配置中，例如标记MK2(G)由具有与耦合接线GLW的宽度不同的宽度的接线(见图41)形成以区别于耦合接线GLW，并且使用接线(标记MK2(G))将带状布线BLW(G)耦合到GND平面GP，则也可以实现稳定参考电势。
<实施例2中接线结合步骤1>
接着参照附图，将给出对实施例2中的接线键合的细节的描述。
图52是示出实施例2中的接线键合步骤的流程的流程图。首先例如接线键合设备读取基于CAD数据的接线键合区域的坐标帧(设计值)(S401)。接着从多个半导体器件提取任意半导体器件，并且基于该半导体器件执行视觉对准步骤(S402)。具体而言，使用从在阻焊剂中提供的开口暴露的标记中的每个标记作为参考标记，根据设计值，调整接线键合区域中的每个接线键合区域。也就是说，通过使用标记作为参考的对准来调整接线键合区域。这时，为在带状布线 BLW(G)、带状布线BLW(V1)和带状布线BLW(V2)中提供的接线键合区域执行实施例2中的对准步骤。
作为结果，有可能实现调整接线键合区域，该调整反映实际半导体器件的开口中的每个开口的尺寸和位置代表的完成状态。也就是说，根据基于CAD数据的接线键合区域中的每个接线键合区域的设计值，通过视觉对准步骤执行必需调整，从而接线键合区域对应于实际半导体器件的完成状态。
这时，在实施例2中，不使用开口的端部而是使用与接线键合区域对应地形成的标记作为参考来调整接线键合区域的坐标位置。作为结果，利用实施例2中的对准步骤，可以精确调整接线键合区域的位置而不受在阻焊剂中形成的开口的移置所影响。
因此，可以执行实施例2中的对准步骤。也在用于除了提取的半导体器件之外的多个半导体器件的接线键合步骤中反映在对准步骤中调整的接线键合区域中的每个接线键合区域的调整。
随后，为多个半导体器件执行接线键合。也在除了在对准步骤中使用的指定的半导体器件之外的多个半导体器件中，反映如下必需调整，该必需调整基于已经根据基于CAD数据的接线键合区域中的每个接线键合区域的设计值执行的对准步骤。作为结果，可以认为，可以执行如下接线键合步骤，该接线键合步骤反映实际半导体器件的完成状态。
具体而言，在实施例2中，使用与接线键合区域对应地形成的标记作为参考来调整接线键合区域的坐标位置。因而，即使在除了在对准步骤中使用的指定的半导体器件之外的多个半导体器件中，仍然精确调整接线键合区域的位置而不受在阻焊剂中形成的开口的移置所影响。
然而，可以认为，在实际情形中，在对准步骤中使用的指定的半导体器件的完成状态可能微妙地不同于除了该半导体器件之外的半导体器件的完成状态。关于这一点，在实施例2中的半导体器件中，形成各自用作特征图案的标记以允许执行基于相机识别来微调接线键合区域，这在有关领域技术中一直是困难的。因此，在实施例2中，通过利用相机识别适用于该实施例的优点，为半导体器件中的每个半导体器件执行基于相机识别来微调接线键合区域。
具体而言，在实施例2中，在将受到接线键合步骤的目标半导体器件中，基于相机识别来检测标记以从在对准步骤中调整的接线结合区域执行微调并且指定如下接线键合区域，这些接线键合区域反映目标半导体器件的完成状态(S403)。具体而言，通过检测标记，在带状布线BLW(G)、带状布线BLW(V1)和带状布线BLW(V2)中指定接线键合区域。
随后，基于指定的接线键合区域的位置，在半导体芯片中形成的焊盘耦合到带状布线BLW(G)、带状布线BLW(V1)和带状布线 BLW(V2)中的每个带状布线的指定的接线键合区域(S404)。在未结束耦合目标半导体器件中存在的所有接线时，连续执行接线键合步骤(S405)。在另一方面，在结束耦合目标半导体器件中的所有接线时，结束用于目标半导体器件的接线键合步骤(S405)。
然后，执行用于下一半导体器件的接线键合步骤(S406)。具体而言，通过基于相机识别来检测标记，从在对准步骤中调整的接线键合区域执行微调以指定如下接线键合区域，这些接线键合区域反映目标半导体器件的完成状态(S403)。具体而言，通过检测标记，在带状布线BLW(G)、带状布线BLW(V1)和带状布线BLW(V2)中的每个带状布线中指定接线键合区域。
随后，基于在指定的接线键合区域的位置，在半导体芯片中形成的焊盘用接线耦合到在带状布线BLW(G)、带状布线BLW(V1)和带状布线BLW(V2)中的每个带状布线中指定的接线键合区域(S404)。在未结束耦合目标半导体器件中的所有接线时，连续执行接线键合步骤(S405)。在另一方面，在结束耦合目标半导体器件中的所有接线时，结束用于目标半导体器件的接线键合步骤(S405)。通过重复前述步骤，可以为多个半导体器件执行接线键合步骤。因此可以为多个半导体器件执行接线键合步骤。
实施例2中的接线键合步骤的流程如以上描述的那样。参照图 53至图56，将进一步描述实施例2中的接线键合步骤。
例如图53至图56示出如下状态，在该状态中，为除了在对准步骤中使用的半导体器件之外的另一半导体器件执行接线键合步骤。首先在图53中，实心圆指示基于CAD数据的接线键合区域CAD1 至CAD5，而虚线交叉标记指示反映基于对准步骤的必需调整的接线键合区域OSR1至OSR5。也就是说，也在图53的目标半导体器件中反映如下必需调整，该必需调整基于已经根据基于CAD数据的接线键合区域的设计值执行的对准步骤。
然而，假设在实际情形中，在对准步骤中使用的指定的半导体器件的完成状态微妙地不同于图53的目标半导体器件的完成状态。因而，也在图53的目标半导体器件中，已经执行基于相机识别来微调接线键合区域。
具体而言，在图53的目标半导体器件中，通过基于相机识别来检测在带状布线BLW(G)中形成的标记MK1，从在对准步骤中调整的接线键合区域OSR1执行微调以指定接线键合区域AR1，该接线键合区域反映目标半导体器件的完成状态。也就是说，基于以相机识别为基础检测的标记MK1的位置，指定接线键合区域AR1。
注意，通过考虑在带状布线BLW(G)中形成的接线键合区域 AR2和AR3距指定的接线键合区域AR1的距离，来指定接线键合区域AR2和AR3。具体而言，设置接线键合区域AR2为从接线键合区域AR1离开预定第一距离的区域，并且设置接线键合区域AR3为从接线键合区域AR1离开预定第二距离的区域。这里，实线交叉标记指示基于相机识别来指定的接线键合区域AR1至AR3。
类似地，在图53的目标半导体器件中，通过基于相机识别来检测在带状布线BLW(V1)中形成的标记MK4，从在对准步骤中调整的接线键合区域OSR4执行微调，以指定接线键合区域AR4，该接线键合区域反映目标半导体器件的完成状态。也就是说，基于以相机识别为基础检测的标记MK1的位置，指定接线键合区域AR4。这里，实线交叉标记指示基于相机识别来指定的接线键合区域AR4。
也在图53的目标半导体器件中，通过基于相机识别来检测在带状布线BLW(V2)中形成的标记MK5，从在对准步骤中调整的接线键合区域OSR5执行微调，以指定接线键合区域AR5，该接线键合区域反映目标半导体器件的完成状态。也就是说，基于以相机识别为基础检测的标记MK5的位置，指定接线键合区域AR5。这里，实线交叉标记指示基于相机识别来指定的接线键合区域AR5。
随后，如图54中所示，使用接线W1至W3将在半导体芯片中形成的、未示出的第一至第三焊盘电耦合到带状布线BLW(G)的、从开口OP1暴露的接线键合区域AR1至AR3。
随后，如图55中所示，使用接线W4将在半导体芯片中形成的、未示出的第四焊盘电耦合到带状布线BLW(V1)的、从开口OP2暴露的接线键合区域AR4。
另外，如图56中所示，使用接线W5将在半导体芯片中形成的、未示出的第五焊盘电耦合到带状布线BLW(V2)的、从开口OP3暴露的接线键合区域AR5。
这时，在实施例2中，在用于接线键合区域的对准步骤中，不使用在阻焊剂SR中形成的开口OP1至OP3的端部而是使用与接线键合区域对应地形成的标记MK1、MK4和MK5作为参考，来调整接线键合区域的坐标位置。因此，根据实施例2，可以调整接线键合区域的位置而不受在阻焊剂SR中形成的开口OP1至OP3的移置所影响。另外，在实施例2中，由于形成各自用作特征图案的标记MK1、MK4 和MK5，所以执行基于相机识别来调整接线键合区域。因此，根据
实施例2，通过这些特性特征的组合效果，有可能如图56中所示有效抑制在接线W1至W5与开口OP1至OP3之间的干扰，并且因而实现显著提供接线键合步骤的可靠性。因此可以执行接线键合步骤。
<实施例2中的接线键合步骤2>
接着参照附图，将给出对实施例2中的另一接线键合步骤的细节的描述。
图57是示出实施例2中的另一接线键合步骤的流程的流程图。首先，例如接线键合设备读取基于CAD数据的接线键合区域的坐标帧(设计值)(S501)。接着，从多个半导体器件提取任意半导体器件，并且基于该半导体器件执行视觉对准步骤(S502)。具体而言，使用从在阻焊剂中提供的开口暴露的标记中的每个标记作为参考标记，根据设计值调整接线键合区域中的每个接线键合区域。也就是说，通过使用标记作为参考的视觉对准来调整接线键合区域。这时，为在带状布线BLW(G)、带状布线BLW(V1)和带状布线BLW(V2)中提供的接线键合区域执行实施例2中的对准步骤。
作为结果，有可能实现调整接线键合区域，该调整反映实际半导体器件的开口中的每个开口的尺寸和位置代表的完成状态。也就是说，根据基于CAD数据的接线键合区域中的每个接线键合区域的设计值通过视觉对准步骤执行必需调整，从而接线键合区域对应于实际半导体器件的完成状态。
这时，在实施例2中，不使用开口的端部而是使用与接线键合区域对应地形成的标记作为参考，来调整接线键合区域的坐标位置。作为结果，利用实施例2中的对准步骤，可以精确调整接线键合区域的位置而不受在阻焊剂中形成的开口的移置所影响。
因此，可以执行实施例2中的对准步骤。也在用于除了提取的半导体器件之外的多个半导体器件的接线键合步骤中，反映在对准步骤中调整的接线键合区域中的每个接线键合区域的调整。
随后，为多个半导体器件执行接线键合。也在除了在对准步骤中使用的指定的半导体器件之外的多个半导体器件中，反映如下必需调整，该必需调整基于已经根据基于CAD数据的接线键合区域中的每个接线键合区域的设计值执行的对准步骤。作为结果，可以认为可以执行如下接线键合步骤，该接线键合步骤反映实际半导体器件的完成状态。
具体而言，在实施例2中，使用与接线键合区域对应地形成的标记作为参考，来调整接线键合区域的坐标位置。因而，即使在除了在对准步骤中使用的指定的半导体器件之外的多个半导体器件中，仍然精确调整接线键合区域的位置而不受在阻焊剂中形成的开口的移置所影响。
然而，可以认为，在实际情形中，在对准步骤中使用的指定的半导体器件的完成状态可能微妙地不同于除了该半导体器件之外的半导体器件的完成状态。关于这一点，在实施例2中的半导体器件中，形成各自用作特征图案的标记以允许执行基于相机识别来微调接线键合区域，这在有关领域技术中一直是困难的。因此，在实施例2中，通过利用相机识别适用于该实施例的优点，为半导体器件中的每个半导体器件执行基于相机识别来微调接线键合区域。
具体而言，在实施例2中，在将受到接线键合步骤的目标半导体器件中，基于相机识别来检测标记以执行微调在对准步骤中调整的接线结合区域并且指定如下接线键合区域，这些接线键合区域反映目标半导体器件的完成状态(S503)。具体而言，通过检测标记，在带状布线BLW(G)中指定接线键合区域。
随后，基于在带状布线BLW(G)中指定的接线键合区域的位置，在半导体芯片中形成的焊盘耦合到在带状布线BLW(G)中指定的接线键合区域(S504)。
随后，通过基于相机识别检测在将受到接线键合步骤的目标带状布线BLW(V1)中检测标记，从在对准步骤中调整的接线键合区域执行微调以指定如下接线键合区域，这些接线键合区域反映目标半导体器件的完成状态(S505)。具体而言，通过检测标记，在带状布线 BLW(V1)中指定接线键合区域。
随后，基于在带状布线BLW(V1)中指定的接线键合区域的位置，在半导体芯片中形成的焊盘用接线耦合到在带状布线BLW(V1) 中指定的接线键合区域(S506)。
接着，通过基于相机识别检测在将受到接线键合步骤的目标带状布线BLW(V2)中检测标记，从在对准步骤中调整的接线键合区域执行微调以指定如下接线键合区域，这些接线键合区域反映目标半导体器件的完成状态(S507)。具体而言，通过检测标记，在带状布线 BLW(V2)中指定接线键合区域。
随后，基于在带状布线BLW(V2)中指定的接线键合区域的位置，使用接线将在半导体芯片中形成的焊盘耦合到在带状布线 BLW(V2)中指定的接线键合区域(S508)。
然后，为下一半导体器件执行接线键合步骤(S509)。通过重复前述步骤，可以为多个半导体器件执行接线键合步骤。因此可以为多个半导体器件执行接线键合步骤。
实施例2中的另一接线键合步骤的流程如以上描述的那样。参照图58至图63，将进一步描述实施例2中的另一接线键合步骤。
例如图58至图63中的每幅图示出如下状态，在该状态中，对除了在对准步骤中使用的半导体器件之外的半导体器件执行接线键合步骤。这里将给出对包括图59中所示S503和在S503之后的步骤的描述。
首先，在图58的目标半导体器件中，通过基于相机识别来检测在带状布线BLW(G)中形成的标记MK1，从在对准步骤中调整的接线键合区域OSR1执行微调以指定接线键合区域AR1，该接线键合区域反映目标半导体器件的完成状态。也就是说，基于以相机识别为基础检测的标记MK1，指定接线键合区域AR1。
注意，通过考虑在带状布线BLW(G)中形成的接线键合区域 AR2和AR3各自例如考虑从指定的接线键合区域AR1的设计距离来指定。具体而言，在从接线键合区域AR1离开预定第一距离的区域中设置接线键合区域AR2，并且在从接线键合区域AR1离开预定第二距离的区域中设置接线键合区域AR3。这里，实线交叉标记指示基于相机识别来指定的接线键合区域AR1至AR3。
接着，如图59中所示，使用接线W1至W3将在半导体芯片中形成的、未示出的第一至第三焊盘电耦合到带状布线BLW(G)中的、在从开口OP1暴露的接线键合区域AR1至AR3。
随后，在图60的目标半导体器件中，通过基于相机识别来检测在带状布线BLW(V1)中形成的标记MK4，从在对准步骤中调整的接线键合区域执行微调以指定接线键合区域AR4，该接线键合区域反映目标半导体器件的完成状态。也就是说，基于以相机识别为基础检测的标记MK4的位置，指定接线键合区域AR4。这里，实线交叉标记指示基于相机识别来指定的接线键合区域AR4。
接着，如图61中所示，使用接线W4将在半导体芯片中形成的、未示出的第四焊盘电耦合到带状布线BLW(V1)的、从开口OP2暴露的接线键合区域AR4。
接着，在图62的目标半导体器件中，通过基于相机识别来检测在带状布线BLW(V2)中形成的标记MK5，从在对准步骤中调整的接线键合区域执行微调以指定接线键合区域AR5，该接线键合区域反映目标半导体器件的完成状态。也就是说，基于以相机识别为基础检测的标记MK5的位置，指定接线键合区域AR5。这里，实线交叉标记指示基于相机识别来指定的接线键合区域AR5。
然后，如图63中所示，使用接线W5将在半导体芯片中形成的、未示出的第五焊盘电耦合到带状布线BLW(V2)中的、从开口OP3暴露的接线键合区域AR5。
<接线键合步骤1的优点>
如以上描述的那样，可以用接线键合步骤1和2来实施实施例 2的技术思想。具体而言，实施例2中的接线键合步骤1具有较接线键合步骤2而言的优点。以下将给出对接线键合步骤1的描述。
如果注意力将被聚焦于例如接线键合步骤2，则配置接线键合步骤2如下。首先，如图57中所示，基于相机识别来指定带状布线 BLW(G)的接线键合区域，然后对带状布线BLW(G)执行接线键合。然后，基于相机识别来指定带状布线BLW(V1)的接线键合区域，并且对带状布线BLW(V1)执行接线键合。随后，指定带状布线BLW(V2)的接线键合区域，并且对带状布线BLW(V2)执行接线键合。
在这一情况下，例如在对带状布线BLW(G)执行接线键合之后，基于相机识别来执行指定带状布线BLW(V1)的接线键合区域。然而，这时可能发现开口OP2的缺陷形成等。这时由于已经对带状布线 BLW(G)执行接线键合，所以将浪费已经使用的接线。具体而言，由于接线主要由高成本的金制成，所以制造成本可能上升。
对照而言，在接线键合步骤1中，如例如图52中所示，在执行接线键合之前，对带状布线BLW(G)、带状布线BLW(V1)和带状布线 BLW(V2)中的每个带状布线执行图像识别以指定接线键合区域。在这一情况下，即使当在这一阶段发现半导体器件有缺陷时，情形仍然是尚未执行接线键合。这允许获得无浪费接线的优点，因此可以认为接线键合步骤1在制造成本方面比接线键合步骤2更优良。
尽管至此已经基于本发明人实现的本发明的实施例具体描述本发明，但是本发明不限于前述实施例。将理解可以在未脱离本发明的主旨的范围内在本发明中进行各种改变和修改。
例如在前述实施例中的每个实施例中，已经给出对如下示例的描述，在该示例中，实施例中的技术思想应用于视觉对准步骤和基于相机识别来指定接线键合区域的步骤。然而实施例中的技术思想不限于此。也有可能提供如下配置，在该配置中例如执行基于相机识别的对准步骤取代视觉对准步骤。

Claims (13)

1.一种制造半导体器件的方法，包括以下步骤：
(a)提供布线板，所述布线板包括在其之上形成有绝缘膜和多个布线的第一表面；
(b)在步骤(a)之后，在所述布线板的所述第一表面之上安装半导体芯片，所述半导体芯片包括在其之上形成有多个第一焊盘的第一表面；以及
(c)在步骤(b)之后，经由第一接线将所述半导体芯片的所述多个第一焊盘中的第二焊盘电耦合到所述多个布线中的第一布线，
其中在平面图中，所述半导体芯片的所述第一表面具有沿着其布置有所述半导体芯片的所述多个第一焊盘的第一侧，
其中在平面图中，所述半导体芯片的所述第一侧在第一方向上延伸，
其中在平面图中，所述第一布线被覆盖有所述绝缘膜，使得所述第一布线的一部分从所述绝缘膜的第一开口露出，
其中在平面图中，所述绝缘膜的所述第一开口具有多个侧，
其中在平面图中，所述第一开口的第一侧和所述第一开口的第二侧沿所述半导体芯片的所述第一侧布置，
其中在平面图中，所述第一开口的所述第二侧位于所述半导体芯片的所述第一侧和所述第一开口的所述第一侧之间，
其中在平面图中，所述第一开口的第三侧和所述第一开口的第四侧在与所述第一方向相交的第二方向上延伸，
其中在平面图中，所述第一布线的所述一部分从所述第一开口的所述第三侧延伸到所述第一开口的所述第四侧，并且沿着所述半导体芯片的所述第一侧延伸，
其中在平面图中，所述第一布线的所述一部分具有第一区域和第二区域，
其中所述第一布线的所述第一区域具有第一部分和第二部分，在平面图中所述第二部分与所述第一布线的所述第一部分相邻并且也与所述第一开口的所述第四侧相交，
其中在平面图中，在所述第一布线的所述第一区域的所述第一部分处，所述第一布线的所述第二区域从所述第一布线的所述第一区域朝向所述第一开口的所述第一侧突出，
其中在平面图中，所述第一布线的所述一部分具有沿着所述半导体芯片的所述第一侧延伸并且从所述第一开口的所述第三侧延伸到所述第一开口的所述第四侧的第一侧，
其中在平面图中，所述第一布线的所述第一区域的所述第二部分具有沿着所述半导体芯片的所述第一侧延伸并且从所述第一布线的所述一部分的所述第二区域延伸到所述第一开口的所述第四侧的第二侧，
其中在平面图中，所述第一布线的所述第二部分的所述第二侧位于所述第一开口的所述第一侧与所述第一布线的所述一部分的所述第一侧之间，
其中在平面图中，所述第一布线的所述一部分的所述第一侧位于所述第一开口的所述第二侧与所述第一布线的所述第二部分的所述第二侧之间，以及
其中在步骤(c)中，在所述第一布线的所述第一区域的所述第一部分处，将所述第一接线电耦合到所述第一布线。
2.根据权利要求1所述的方法，其中步骤(c)包括步骤(c1)和(c2)，
(c1)检测所述第一布线的所述第二区域，以由此指定所述第一布线的所述第一区域的所述第一部分的位置；以及
(c2)在步骤(c1)之后，基于在步骤(c1)中指定的所述第一布线的所述第一部分的位置，将所述第一接线电耦合到所述第一布线的所述第一部分。
3.根据权利要求1所述的方法，
其中所述半导体芯片的所述多个第一焊盘包括第三焊盘，
其中在步骤(c)中，经由第二接线将所述第三焊盘电耦合至所述第一布线，以及
其中步骤(c)包括步骤(c3)和(c4)：
(c3)检测所述第一布线的所述第二区域，以由此指定所述第一布线的所述第一区域的所述第二部分的位置；以及
(c4)在步骤(c3)之后，基于在步骤(c3)中指定的所述第一布线的所述第二部分的位置，将所述第二接线电耦合到所述第一布线的所述第二部分。
4.根据权利要求1所述的方法，还包括以下步骤：
(d)在步骤(c)之后，用树脂密封所述布线板的所述第一表面、所述半导体芯片和所述第一接线，
其中所述半导体芯片的所述多个第一焊盘包括第四焊盘，
其中在平面图中，所述布线板具有第一焊区端子，所述第一焊区端子被形成在所述第一表面之上并且从所述绝缘膜的第二开口露出，
其中向所述第一焊区端子施加第一电势，
其中向所述第一接线施加第二电势，所述第二电势不同于所述第一电势，
其中在步骤(c)中，经由第三接线将所述第四焊盘电耦合到所述第一焊区端子，以及
其中在平面图中，所述第三接线沿所述第一接线延伸并且邻近所述第一接线而定位。
5.根据权利要求1所述的方法，
其中所述第一开口的所述第三侧垂直于所述第一开口的所述第二侧。
6.根据权利要求1所述的方法，
其中在平面图中，所述第一布线的所述第一侧是直的，并且
其中在平面图中，所述第一布线的所述第二侧是直的。
7.根据权利要求1所述的方法，
其中所述半导体芯片的所述第一表面包括多个第五焊盘，
其中在平面图中，所述半导体芯片的所述第一表面具有沿着其布置有所述半导体芯片的所述多个第五焊盘的第二侧，
其中在平面图中，所述半导体芯片的所述第二侧在所述第二方向上延伸，
其中在平面图中，所述多个布线中的第二布线被覆盖有所述绝缘膜，使得所述第二布线的一部分从所述绝缘膜的第三开口露出，
其中在平面图中，所述绝缘膜的所述第三开口具有多个侧，
其中在平面图中，所述第三开口的第一侧和所述第三开口的第二侧沿着所述半导体芯片的所述第二侧布置，
其中在平面图中，所述第三开口的所述第二侧位于所述半导体芯片的所述第二侧与所述第三开口的所述第一侧之间，
其中在平面图中，所述第三开口的第三侧和所述第三开口的第四侧在所述第一方向上延伸，
其中在平面图中，所述第二布线的所述一部分从所述第三开口的所述第三侧延伸到所述第三开口的所述第四侧，并且沿着所述半导体芯片的所述第二侧延伸，
其中在平面图中，所述第二布线的所述一部分具有第一区域和第二区域，
其中所述第二布线的所述第一区域具有第一部分和第二部分，在平面图中，所述第二部分与所述第二布线的所述第一部分相邻并且也与所述第三开口的所述第四侧相交，
其中在平面图中，在所述第二布线的所述第一区域的所述第一部分处，所述第二布线的所述第二区域从所述第二布线的所述第一区域朝向所述第三开口的所述第一侧突出，
其中在平面图中，所述第二布线的所述一部分具有第一侧，所述第一侧沿所述半导体芯片的所述第二侧延伸并且从所述第三开口的所述第三侧延伸到所述第三开口的所述第四侧，
其中在平面图中，所述第二布线的所述第一区域的所述第二部分具有沿着所述半导体芯片的所述第二侧延伸并且从所述第二布线的所述一部分的所述第二区域延伸到所述第三开口的所述第四侧的第二侧，
其中在平面图中，所述第二布线的所述第二部分的所述第二侧位于所述第三开口的所述第一侧与所述第二布线的所述一部分的所述第一侧之间，
其中在平面图中，所述第二布线的所述一部分的所述第一侧位于所述第三开口的所述第二侧与所述第二布线的所述第二部分的所述第二侧之间，
其中在步骤(c)中，经由第四接线将所述多个第五焊盘中的第六焊盘电耦合到所述第二布线，以及
其中在平面图中，在所述第二布线的所述第一区域的所述第一部分处，所述第四接线电耦合至所述第二布线。
8.根据权利要求7所述的方法，其中步骤(c)包括步骤(c5)和(c6)，
(c5)检测所述第二布线的所述第二区域，以由此指定所述第二布线的所述第一区域的所述第一部分的位置；以及
(c6)在步骤(c5)之后，基于在步骤(c5)中指定的所述第二布线的所述第一部分的位置，将所述第四接线电耦合到所述第二布线的所述第一部分。
9.根据权利要求8所述的方法，
其中所述半导体芯片的所述多个第五焊盘包括第七焊盘，
其中在步骤(c)中，经由第五接线将所述第七焊盘电耦合到所述第二布线，以及
其中步骤(c)包括步骤(c7)和(c8)：
(c7)检测所述第二布线的所述第二区域，以由此指定所述第二布线的所述第一区域的所述第二部分的位置；以及
(c8)在步骤(c7)之后，基于在步骤(c7)中指定的所述第二布线的所述第二部分的位置，将所述第五接线电耦合到所述第二布线的所述第二部分。
10.根据权利要求7所述的方法，还包括以下步骤：
(d)在步骤(c)之后，用树脂密封所述布线板的所述第一表面、所述半导体芯片和所述第一接线，
其中所述半导体芯片的所述多个第五焊盘包括第八焊盘，
其中在平面图中，所述布线板具有第二焊区端子，所述第二焊区端子被形成在所述第一表面之上并且从所述绝缘膜的第四开口露出，
其中向所述第二焊区端子施加第三电势，
其中向所述第四接线施加第四电势，所述第四电势不同于所述第三电势，
其中在步骤(c)中，经由第六接线将所述第八焊盘电耦合到所述第二焊区端子，以及
其中在平面图中，所述第六接线沿所述第四接线延伸并且邻近所述第四接线而定位。
11.根据权利要求7所述的方法，
其中所述第三开口的所述第三侧垂直于所述第三开口的所述第二侧。
12.根据权利要求7所述的方法，
其中在平面图中，所述第二布线的所述第一侧是直的，并且
其中在平面图中，所述第二布线的所述第二侧是直的。
13.根据权利要求7所述的方法，
其中经由被覆盖有所述绝缘膜的第三布线，将所述第一布线和所述第二布线彼此连接。
CN201711319780.6A 2012-09-13 2013-09-12 制造半导体器件的方法 Active CN108109926B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-201566 2012-09-13
JP2012201566A JP5990438B2 (ja) 2012-09-13 2012-09-13 半導体装置の製造方法
CN201310425433.7A CN103681387B (zh) 2012-09-13 2013-09-12 制造半导体器件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310425433.7A Division CN103681387B (zh) 2012-09-13 2013-09-12 制造半导体器件的方法

Publications (2)

Publication Number Publication Date
CN108109926A true CN108109926A (zh) 2018-06-01
CN108109926B CN108109926B (zh) 2021-02-23

Family

ID=50233657

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201711319780.6A Active CN108109926B (zh) 2012-09-13 2013-09-12 制造半导体器件的方法
CN201310425433.7A Active CN103681387B (zh) 2012-09-13 2013-09-12 制造半导体器件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310425433.7A Active CN103681387B (zh) 2012-09-13 2013-09-12 制造半导体器件的方法

Country Status (5)

Country Link
US (3) US9130062B2 (zh)
JP (1) JP5990438B2 (zh)
KR (1) KR20140035265A (zh)
CN (2) CN108109926B (zh)
HK (1) HK1249963A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5990438B2 (ja) * 2012-09-13 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346748A (en) * 1992-01-08 1994-09-13 Nec Corporation Fluorescent display panel containing chip of integrated circuit with discrepancy markers to aid in lead bonding
JP2007214217A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 配線基板および配線基板を用いた半導体装置ならびに半導体装置の製造方法
JP2008034681A (ja) * 2006-07-31 2008-02-14 Renesas Technology Corp 半導体装置の製造方法
JP2010027856A (ja) * 2008-07-18 2010-02-04 Panasonic Corp 半導体装置
CN102163557A (zh) * 2010-02-15 2011-08-24 瑞萨电子株式会社 半导体器件的制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4940279Y2 (zh) * 1971-11-12 1974-11-05
JP2901446B2 (ja) * 1992-01-08 1999-06-07 日本電気株式会社 駆動用半導体素子内蔵型蛍光表示パネル
JPH05190586A (ja) * 1992-01-14 1993-07-30 Matsushita Electric Works Ltd 半導体装置
JPH06260585A (ja) * 1993-03-08 1994-09-16 Hitachi Cable Ltd 複合リードフレーム
EP1921902B1 (en) * 1996-12-19 2011-03-02 Ibiden Co., Ltd. Multilayered printed circuit board
JP2993480B2 (ja) * 1997-10-16 1999-12-20 日本電気株式会社 半導体装置
JP2001168223A (ja) 1999-12-07 2001-06-22 Fujitsu Ltd 半導体装置
WO2003103038A1 (en) * 2002-04-29 2003-12-11 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP4002161B2 (ja) 2002-09-06 2007-10-31 株式会社ルネサステクノロジ 半導体装置
KR100546698B1 (ko) 2003-07-04 2006-01-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 서브스트레이트
JP2005072393A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 配線基板
JP2006216725A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置用配線基板および半導体装置用配線基板を用いた半導体装置
JP2006344740A (ja) 2005-06-08 2006-12-21 Canon Inc 半導体パッケージ
JP2007324496A (ja) * 2006-06-05 2007-12-13 Matsushita Electric Ind Co Ltd 配線基板およびそれを用いた半導体装置
JP2008153477A (ja) * 2006-12-19 2008-07-03 Matsushita Electric Ind Co Ltd 配線基板およびそれを備えた半導体装置
EP2145431B1 (de) 2007-04-11 2011-10-05 FTS Computertechnik GmbH Kommunikationsverfahren und apparat zur effizienten und sicheren übertragung von tt-ethernet nachrichten
JP2010118416A (ja) 2008-11-12 2010-05-27 Panasonic Corp 半導体装置
CN102714235B (zh) * 2010-01-22 2015-01-14 夏普株式会社 带布线板的太阳能电池单元及其制造方法
JP5990438B2 (ja) * 2012-09-13 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2014216377A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 電子部品とその製造方法及び多層プリント配線板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346748A (en) * 1992-01-08 1994-09-13 Nec Corporation Fluorescent display panel containing chip of integrated circuit with discrepancy markers to aid in lead bonding
JP2007214217A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 配線基板および配線基板を用いた半導体装置ならびに半導体装置の製造方法
JP2008034681A (ja) * 2006-07-31 2008-02-14 Renesas Technology Corp 半導体装置の製造方法
JP2010027856A (ja) * 2008-07-18 2010-02-04 Panasonic Corp 半導体装置
CN102163557A (zh) * 2010-02-15 2011-08-24 瑞萨电子株式会社 半导体器件的制造方法

Also Published As

Publication number Publication date
JP2014056966A (ja) 2014-03-27
KR20140035265A (ko) 2014-03-21
HK1249963A1 (zh) 2018-11-16
US10050011B2 (en) 2018-08-14
JP5990438B2 (ja) 2016-09-14
US9130062B2 (en) 2015-09-08
CN103681387B (zh) 2018-01-12
US9589923B2 (en) 2017-03-07
CN108109926B (zh) 2021-02-23
US20140073068A1 (en) 2014-03-13
CN103681387A (zh) 2014-03-26
US20150371967A1 (en) 2015-12-24
US20170162539A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
US6218202B1 (en) Semiconductor device testing and burn-in methodology
US5814847A (en) General purpose assembly programmable multi-chip package substrate
KR100690922B1 (ko) 반도체 소자 패키지
CN103201836B (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
JP5651608B2 (ja) インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ
KR20060074796A (ko) 반도체 소자 패키지
CN108257945A (zh) 半导体器件
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US20050242432A1 (en) Semiconductor chip having pads with plural junctions for different assembly methods
EP1091398B1 (en) IC-package bonding method with bonding wire inductor
CN1568543B (zh) 半导体元件
GB2292637A (en) Semiconductor wafer with dummy pads
CN103681387B (zh) 制造半导体器件的方法
JP2019129173A (ja) 電子部品
US8717059B2 (en) Die having wire bond alignment sensing structures
KR101015267B1 (ko) 가용 영역이 최대화된 집적 회로 패키지용 스트립
KR20020002498A (ko) 표면 실장 ｉｃ 적층 방법 및 장치
JP2016189499A (ja) 半導体装置
JP3740197B2 (ja) 電子部品、電子部品製造用基板および電子部品の製造方法
US6693359B1 (en) High density wire bonding pads for semiconductor package
JP4229086B2 (ja) 半導体装置
CN114188307A (zh) 一种芯片封装结构
JPH03273654A (ja) 混成集積回路
TW200305265A (en) Semiconductor device and the manufacturing method thereof
JPH0922921A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1249963

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant