JPH0922921A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0922921A JPH0922921A JP7170975A JP17097595A JPH0922921A JP H0922921 A JPH0922921 A JP H0922921A JP 7170975 A JP7170975 A JP 7170975A JP 17097595 A JP17097595 A JP 17097595A JP H0922921 A JPH0922921 A JP H0922921A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- wiring layer
- semiconductor device
- pattern
- identification pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体装置のボンディング時において、実体
顕微鏡や低倍率の顕微鏡を使用して行うボンディングパ
ッドの識別を容易に行える半導体装置を提供する。 【構成】 アルミ配線層７を使用してボンディングパッ
ド１０およびアルミ配線層３上に配線層３，７とは電気
的に分離された識別パターン１１を形成する。 【効果】 素子の電気的特性に影響を与えることがな
く、識別パターンの位置によりボンディングパッドの位
置を極限することができ、自動ボンディング装置への最
初の目視による位置入力をスムースに行え、作業効率を
低下させることがない。
顕微鏡や低倍率の顕微鏡を使用して行うボンディングパ
ッドの識別を容易に行える半導体装置を提供する。 【構成】 アルミ配線層７を使用してボンディングパッ
ド１０およびアルミ配線層３上に配線層３，７とは電気
的に分離された識別パターン１１を形成する。 【効果】 素子の電気的特性に影響を与えることがな
く、識別パターンの位置によりボンディングパッドの位
置を極限することができ、自動ボンディング装置への最
初の目視による位置入力をスムースに行え、作業効率を
低下させることがない。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の電極構造
に関し、特にボンディングパッドを他の部分と分離し、
識別するためのボンディングパッド部周辺の構造に関す
るものである。
に関し、特にボンディングパッドを他の部分と分離し、
識別するためのボンディングパッド部周辺の構造に関す
るものである。
【０００２】
【従来の技術】一般に、半導体装置は半導体ＩＣチップ
を製造する前工程と半導体ＩＣチップを組み立て、パッ
ケージングする後工程（以後、アセンブリ工程と称す）
とを経て完成される。このアセンブリ工程において、ダ
イボンドされた半導体ＩＣチップ上の端子であるボンデ
ィングパッドとリードフレームまたはセラミックパッケ
ージの端子である外部リードとをＡｕ、Ａｌなどの極細
線で配線、接続する。この作業をワイヤボンディングと
呼んでいる（以後、単にボンディングと称す）。
を製造する前工程と半導体ＩＣチップを組み立て、パッ
ケージングする後工程（以後、アセンブリ工程と称す）
とを経て完成される。このアセンブリ工程において、ダ
イボンドされた半導体ＩＣチップ上の端子であるボンデ
ィングパッドとリードフレームまたはセラミックパッケ
ージの端子である外部リードとをＡｕ、Ａｌなどの極細
線で配線、接続する。この作業をワイヤボンディングと
呼んでいる（以後、単にボンディングと称す）。
【０００３】図１３は従来の半導体装置のボンディング
パッド部周辺の構造を示す平面図である。初期には図１
３（ａ）に示すようなパターンであったが、特にＡＳＩ
Ｃ品種などでは、ボンディングパッド１０からチップ内
部につながるアルミ配線層３は電流量の増加とともにそ
の幅も太くなり、図１３（ｂ）に示すようなパターンに
移り変わった。最近では図１３（ｃ）に示すように、ボ
ンディングパッド１０とアルミ配線層３幅とが同等の寸
法を有するようになってきた。
パッド部周辺の構造を示す平面図である。初期には図１
３（ａ）に示すようなパターンであったが、特にＡＳＩ
Ｃ品種などでは、ボンディングパッド１０からチップ内
部につながるアルミ配線層３は電流量の増加とともにそ
の幅も太くなり、図１３（ｂ）に示すようなパターンに
移り変わった。最近では図１３（ｃ）に示すように、ボ
ンディングパッド１０とアルミ配線層３幅とが同等の寸
法を有するようになってきた。
【０００４】図１４〜図１８は従来の半導体装置におけ
るボンディングパッド部の製造方法を示す工程断面図
で、図１３のＥＦ断面を示したものである。図に従って
順次説明する。まず、図１４に示すように、半導体基板
上に分離用酸化膜１を形成し、素子形成領域にトランジ
スタ等の素子を公知の方法で形成する（図示なし）。そ
の後、層間絶縁膜２をＣＶＤ法にて形成した後、スパッ
タ法にて導電膜であるアルミ膜を形成し、写真製版およ
びエッチングを施して一層目のアルミ配線層３を形成す
る。
るボンディングパッド部の製造方法を示す工程断面図
で、図１３のＥＦ断面を示したものである。図に従って
順次説明する。まず、図１４に示すように、半導体基板
上に分離用酸化膜１を形成し、素子形成領域にトランジ
スタ等の素子を公知の方法で形成する（図示なし）。そ
の後、層間絶縁膜２をＣＶＤ法にて形成した後、スパッ
タ法にて導電膜であるアルミ膜を形成し、写真製版およ
びエッチングを施して一層目のアルミ配線層３を形成す
る。
【０００５】次に、図１５に示すように、さらに層間絶
縁膜４をＣＶＤ法で形成した後、レジストパターン５を
形成する。次に、図１６に示すように、レジストパター
ン５を用いて、層間絶縁膜４にスルーホール６を形成
し、二層目のアルミ配線層用のアルミ膜７をスパッタ法
にて形成する。
縁膜４をＣＶＤ法で形成した後、レジストパターン５を
形成する。次に、図１６に示すように、レジストパター
ン５を用いて、層間絶縁膜４にスルーホール６を形成
し、二層目のアルミ配線層用のアルミ膜７をスパッタ法
にて形成する。
【０００６】次に、図１７に示すように、二層目のアル
ミ配線層用のレジストパターン８を形成する。次に、図
１８に示すように、レジストパターン８を用いてエッチ
ングすることにより二層目のアルミ配線層７を形成す
る。その後、全面にパッシベーション膜９を形成し、パ
ッシベーション膜９をエッチング除去することにより、
ボンディングパッド１０を形成する。
ミ配線層用のレジストパターン８を形成する。次に、図
１８に示すように、レジストパターン８を用いてエッチ
ングすることにより二層目のアルミ配線層７を形成す
る。その後、全面にパッシベーション膜９を形成し、パ
ッシベーション膜９をエッチング除去することにより、
ボンディングパッド１０を形成する。
【０００７】
【発明が解決しようとする課題】従来の半導体装置にお
けるボンディングパッド部の構造は以上のようであり、
図１３（ｃ）に示すように、ボンディングパッド部周辺
の構造においてボンディングパッド１０とアルミ配線層
３幅とが同等の寸法を有するようになってくると、ボン
ディング時において、実体顕微鏡や低倍率の顕微鏡を使
用して行うボンディングパッド１０とアルミ配線層３領
域との識別が困難になり、自動ボンディング装置への最
初の目視による位置入力に時間がかかり、作業効率が著
しく低下するという問題点があった。これらを解決する
ものとして、特開昭６１−２３４５５５号公報にはボン
ディングパッドにつながる配線層の一部を加工すること
によってボンディングパッドの位置を識別するマークを
付すようにしたものが開示され、また、特開平４ー２３
９７３６号公報にはアルミ二層配線のうち下部の配線層
でボンディングパッド中央識別パターンを形成したもの
が開示されている。しかし、これらの識別パターンはい
ずれも配線層と電気的につながって形成されており、素
子の電気的特性に影響を与えてしまうという問題点があ
った。
けるボンディングパッド部の構造は以上のようであり、
図１３（ｃ）に示すように、ボンディングパッド部周辺
の構造においてボンディングパッド１０とアルミ配線層
３幅とが同等の寸法を有するようになってくると、ボン
ディング時において、実体顕微鏡や低倍率の顕微鏡を使
用して行うボンディングパッド１０とアルミ配線層３領
域との識別が困難になり、自動ボンディング装置への最
初の目視による位置入力に時間がかかり、作業効率が著
しく低下するという問題点があった。これらを解決する
ものとして、特開昭６１−２３４５５５号公報にはボン
ディングパッドにつながる配線層の一部を加工すること
によってボンディングパッドの位置を識別するマークを
付すようにしたものが開示され、また、特開平４ー２３
９７３６号公報にはアルミ二層配線のうち下部の配線層
でボンディングパッド中央識別パターンを形成したもの
が開示されている。しかし、これらの識別パターンはい
ずれも配線層と電気的につながって形成されており、素
子の電気的特性に影響を与えてしまうという問題点があ
った。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、ボンディング時において、素子
の電気的特性に影響を与えることなく、実体顕微鏡や低
倍率の顕微鏡を使用して行うボンディングパッドとアル
ミ配線層領域との識別が容易にでき、自動ボンディング
装置への最初の目視による位置入力をスムースに行え、
作業効率を低下させることのない半導体装置を提供する
ことを目的としている。
ためになされたもので、ボンディング時において、素子
の電気的特性に影響を与えることなく、実体顕微鏡や低
倍率の顕微鏡を使用して行うボンディングパッドとアル
ミ配線層領域との識別が容易にでき、自動ボンディング
装置への最初の目視による位置入力をスムースに行え、
作業効率を低下させることのない半導体装置を提供する
ことを目的としている。
【０００９】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、ボンディングパッド領域と配線層領域
との境界部に位置し、かつ、上記ボンディングパッド領
域と配線層領域とは電気的に絶縁されている導電膜より
形成されている識別パターンを備えるようにしたもので
ある。
る半導体装置は、ボンディングパッド領域と配線層領域
との境界部に位置し、かつ、上記ボンディングパッド領
域と配線層領域とは電気的に絶縁されている導電膜より
形成されている識別パターンを備えるようにしたもので
ある。
【００１０】また、この発明の請求項２に係る半導体装
置は、半導体基板上に層間絶縁膜と配線層とを所定パタ
ーンで複数層交互に形成し、上記配線層はそれぞれスル
ーホールを介することにより電気的に接続され、上記配
線層の最上層にボンディングパッドを設けるようにした
ものである。
置は、半導体基板上に層間絶縁膜と配線層とを所定パタ
ーンで複数層交互に形成し、上記配線層はそれぞれスル
ーホールを介することにより電気的に接続され、上記配
線層の最上層にボンディングパッドを設けるようにした
ものである。
【００１１】また、この発明の請求項３に係る半導体装
置は、識別パターンが、最上層の配線層を形成している
導電膜で形成され、スルーホールより半導体装置内部側
に設けられているようにしたものである。
置は、識別パターンが、最上層の配線層を形成している
導電膜で形成され、スルーホールより半導体装置内部側
に設けられているようにしたものである。
【００１２】また、この発明の請求項４に係る半導体装
置は、識別パターンが、最上層以外の配線層を形成して
いる導電膜で形成され、ボンディングパッドとスルーホ
ールとの間に位置し、上記ボンディングパッドおよび上
記配線層のパターン幅よりも広いパターン幅で設けられ
ているようにしたものである。
置は、識別パターンが、最上層以外の配線層を形成して
いる導電膜で形成され、ボンディングパッドとスルーホ
ールとの間に位置し、上記ボンディングパッドおよび上
記配線層のパターン幅よりも広いパターン幅で設けられ
ているようにしたものである。
【００１３】
【作用】この発明における半導体装置は、ボンディング
パッド領域と配線層領域との境界部に位置し、かつ、上
記ボンディングパッド領域と配線層領域とは電気的に絶
縁されている導電膜より形成されている識別パターンを
備えるようにしたので、ボンディング時において、素子
の電気特性に影響を与えることがなく、ボンディングパ
ッドと配線層領域との識別が容易に行える。
パッド領域と配線層領域との境界部に位置し、かつ、上
記ボンディングパッド領域と配線層領域とは電気的に絶
縁されている導電膜より形成されている識別パターンを
備えるようにしたので、ボンディング時において、素子
の電気特性に影響を与えることがなく、ボンディングパ
ッドと配線層領域との識別が容易に行える。
【００１４】また、半導体基板上に層間絶縁膜と配線層
とを所定パターンで複数層交互に形成し、上記配線層は
それぞれスルーホールを介することにより電気的に接続
され、上記配線層の最上層にボンディングパッドを設け
るようにしたので、より一般的な配線構造を備え、ボン
ディング時において、素子の電気特性に影響を与えるこ
とがなく、ボンディングパッドと配線層領域との識別が
容易に行え、パターンレイアウトに応じて識別パターン
を形成する配線層を選択することができる。
とを所定パターンで複数層交互に形成し、上記配線層は
それぞれスルーホールを介することにより電気的に接続
され、上記配線層の最上層にボンディングパッドを設け
るようにしたので、より一般的な配線構造を備え、ボン
ディング時において、素子の電気特性に影響を与えるこ
とがなく、ボンディングパッドと配線層領域との識別が
容易に行え、パターンレイアウトに応じて識別パターン
を形成する配線層を選択することができる。
【００１５】また、識別パターンが、最上層の配線層を
形成している導電膜で形成され、スルーホールより半導
体装置内部側に設けられているようにしたので、ボンデ
ィングパッドと識別パターンとは電気的に確実に絶縁さ
れ、ボンディングパッドと配線層領域との識別が容易に
行える。
形成している導電膜で形成され、スルーホールより半導
体装置内部側に設けられているようにしたので、ボンデ
ィングパッドと識別パターンとは電気的に確実に絶縁さ
れ、ボンディングパッドと配線層領域との識別が容易に
行える。
【００１６】また、識別パターンが、最上層以外の配線
層を形成している導電膜で形成され、ボンディングパッ
ドとスルーホールとの間に位置し、上記ボンディングパ
ッドおよび上記配線層のパターン幅よりも広いパターン
幅で設けられているようにしたので、識別パターンがボ
ンディングパッドよりも下層に設けられていてもボンデ
ィングパッドと配線層領域との識別が容易に行える。
層を形成している導電膜で形成され、ボンディングパッ
ドとスルーホールとの間に位置し、上記ボンディングパ
ッドおよび上記配線層のパターン幅よりも広いパターン
幅で設けられているようにしたので、識別パターンがボ
ンディングパッドよりも下層に設けられていてもボンデ
ィングパッドと配線層領域との識別が容易に行える。
【００１７】
【実施例】以下、この発明の実施例を図を用いて説明す
る。なお、従来の技術と同等のものには同番号を付して
詳細な説明は省略する。 実施例１．図１はこの発明の半導体装置のボンディング
パッド部周辺の構造を示す平面図ある。図において、１
１はボンディングパッド１０とアルミ配線層３領域とを
分離するための識別パターンである。そのパターン幅は
１０μｍ〜３０μｍ程度であり、アルミ配線層３幅より
も広く形成されている。従って、識別パターン１１の一
部はアルミ配線層３よりも突出して形成されている。
る。なお、従来の技術と同等のものには同番号を付して
詳細な説明は省略する。 実施例１．図１はこの発明の半導体装置のボンディング
パッド部周辺の構造を示す平面図ある。図において、１
１はボンディングパッド１０とアルミ配線層３領域とを
分離するための識別パターンである。そのパターン幅は
１０μｍ〜３０μｍ程度であり、アルミ配線層３幅より
も広く形成されている。従って、識別パターン１１の一
部はアルミ配線層３よりも突出して形成されている。
【００１８】図２〜図６はこの発明の半導体装置のボン
ディングパッド部の製造方法を示す工程断面図で、図１
のＡＢ断面を示すものである。図に従って順次説明す
る。まず、図２に示すように、図１４と同様にして、半
導体基板上に分離用酸化膜１を形成し、素子形成領域に
トランジスタ等の素子を公知の方法で形成する（図示な
し）。その後、層間絶縁膜２をＣＶＤ法にて形成した
後、スパッタ法にてアルミ膜を形成し、写真製版および
エッチングを施して一層目のアルミ配線層３を形成す
る。
ディングパッド部の製造方法を示す工程断面図で、図１
のＡＢ断面を示すものである。図に従って順次説明す
る。まず、図２に示すように、図１４と同様にして、半
導体基板上に分離用酸化膜１を形成し、素子形成領域に
トランジスタ等の素子を公知の方法で形成する（図示な
し）。その後、層間絶縁膜２をＣＶＤ法にて形成した
後、スパッタ法にてアルミ膜を形成し、写真製版および
エッチングを施して一層目のアルミ配線層３を形成す
る。
【００１９】次に、図３に示すように、図１５と同様に
して、さらに層間絶縁膜４をＣＶＤ法で形成した後、レ
ジストパターン５を形成する。次に、図４に示すよう
に、図１６と同様にして、レジストパターン５を用い
て、層間絶縁膜４にスルーホール６を形成し、二層目の
アルミ配線層用のアルミ膜７をスパッタ法にて形成す
る。
して、さらに層間絶縁膜４をＣＶＤ法で形成した後、レ
ジストパターン５を形成する。次に、図４に示すよう
に、図１６と同様にして、レジストパターン５を用い
て、層間絶縁膜４にスルーホール６を形成し、二層目の
アルミ配線層用のアルミ膜７をスパッタ法にて形成す
る。
【００２０】次に、図５に示すように、図１７と同様に
して、二層目のアルミ配線層用のレジストパターン８を
形成するのであるが、このときボンディングパッド１０
を形成するためのレジストパターン８のほかに、ボンデ
ィングパッド１０とアルミ配線層３領域とを分離するた
めの識別パターン１１用のレジストパターン８ａを同時
に形成する。
して、二層目のアルミ配線層用のレジストパターン８を
形成するのであるが、このときボンディングパッド１０
を形成するためのレジストパターン８のほかに、ボンデ
ィングパッド１０とアルミ配線層３領域とを分離するた
めの識別パターン１１用のレジストパターン８ａを同時
に形成する。
【００２１】次に、図６に示すように、レジストパター
ン８，８ａを用いてエッチングすることにより二層目の
アルミ配線層７および識別パターン１１を形成する。こ
のとき、識別パターン１１は、図１に示すように、その
パターンの一部がアルミ配線層３より突出して形成され
ている。その後、全面にパッシベーション膜９を形成
し、パッシベーション膜９をエッチング除去することに
より、ボンディングパッド１０を形成する。パッシベー
ション膜９は透明であり、パッシベーション膜９の下部
に形成されている識別パターン１１はパッシベーション
膜９を通して目視することができる。このとき、ボンデ
ィングパッド１０は常に識別パターン１１よりも外側に
位置していることになる。
ン８，８ａを用いてエッチングすることにより二層目の
アルミ配線層７および識別パターン１１を形成する。こ
のとき、識別パターン１１は、図１に示すように、その
パターンの一部がアルミ配線層３より突出して形成され
ている。その後、全面にパッシベーション膜９を形成
し、パッシベーション膜９をエッチング除去することに
より、ボンディングパッド１０を形成する。パッシベー
ション膜９は透明であり、パッシベーション膜９の下部
に形成されている識別パターン１１はパッシベーション
膜９を通して目視することができる。このとき、ボンデ
ィングパッド１０は常に識別パターン１１よりも外側に
位置していることになる。
【００２２】この識別パターン１１により、ボンディン
グパッド１０とアルミ配線層３幅とが同等の寸法を有し
ていても、ボンディングパッドの１０の位置を極限でき
る。従って、ボンディング時において、識別パターン１
１を確認し、識別パターン１１よりも外側を探すことに
よって、実体顕微鏡や低倍率の顕微鏡を使用して行うボ
ンディングパッド１０とアルミ配線層３領域との識別が
容易にでき、自動ボンディング装置への最初の目視によ
る位置入力をスムースに行え、作業効率を低下させるこ
とがない。また、この識別パターン１１はアルミ配線層
３，７と電気的に分離されて形成されているので、素子
の電気的特性に影響を与えることがない。
グパッド１０とアルミ配線層３幅とが同等の寸法を有し
ていても、ボンディングパッドの１０の位置を極限でき
る。従って、ボンディング時において、識別パターン１
１を確認し、識別パターン１１よりも外側を探すことに
よって、実体顕微鏡や低倍率の顕微鏡を使用して行うボ
ンディングパッド１０とアルミ配線層３領域との識別が
容易にでき、自動ボンディング装置への最初の目視によ
る位置入力をスムースに行え、作業効率を低下させるこ
とがない。また、この識別パターン１１はアルミ配線層
３，７と電気的に分離されて形成されているので、素子
の電気的特性に影響を与えることがない。
【００２３】実施例２．上記実施例１ではアルミ二層配
線のうち二層目のアルミ配線層７を利用して識別パター
ン１１を形成したが、一層目のアルミ配線層３を利用し
て識別パターン１１を形成しても良い。この場合、図７
に示すように、ボンディングパッドを形成するアルミ配
線層７側に幅１０μｍ〜３０μｍ程度で、アルミ配線層
７よりも突出して形成した識別パターン１１を形成する
ことになる。
線のうち二層目のアルミ配線層７を利用して識別パター
ン１１を形成したが、一層目のアルミ配線層３を利用し
て識別パターン１１を形成しても良い。この場合、図７
に示すように、ボンディングパッドを形成するアルミ配
線層７側に幅１０μｍ〜３０μｍ程度で、アルミ配線層
７よりも突出して形成した識別パターン１１を形成する
ことになる。
【００２４】図８〜図１２はこの発明の半導体装置のボ
ンディングパッド部の製造方法を示す工程断面図で、図
７のＣＤ断面を示すものである。図に従って順次説明す
る。まず、図８に示すように、半導体基板上に分離用酸
化膜１を形成し、素子形成領域にトランジスタ等の素子
を公知の方法で形成する（図示なし）。その後、層間絶
縁膜２をＣＶＤ法にて形成した後、スパッタ法にてアル
ミ膜を形成し、写真製版およびエッチングを施して一層
目のアルミ配線層３および識別パターン１１を形成す
る。
ンディングパッド部の製造方法を示す工程断面図で、図
７のＣＤ断面を示すものである。図に従って順次説明す
る。まず、図８に示すように、半導体基板上に分離用酸
化膜１を形成し、素子形成領域にトランジスタ等の素子
を公知の方法で形成する（図示なし）。その後、層間絶
縁膜２をＣＶＤ法にて形成した後、スパッタ法にてアル
ミ膜を形成し、写真製版およびエッチングを施して一層
目のアルミ配線層３および識別パターン１１を形成す
る。
【００２５】次に、図９に示すように、さらに層間絶縁
膜４をＣＶＤ法で形成した後、レジストパターン５を形
成する。次に、図１０に示すように、レジストパターン
５を用いて、層間絶縁膜４にスルーホール６を形成し、
二層目のアルミ配線層用のアルミ膜７をスパッタ法にて
形成する。
膜４をＣＶＤ法で形成した後、レジストパターン５を形
成する。次に、図１０に示すように、レジストパターン
５を用いて、層間絶縁膜４にスルーホール６を形成し、
二層目のアルミ配線層用のアルミ膜７をスパッタ法にて
形成する。
【００２６】次に、図１１に示すように、二層目のアル
ミ配線層用のレジストパターン８を形成する。次に、図
１２に示すように、レジストパターン８を用いてエッチ
ングすることにより二層目のアルミ配線層７を形成す
る。その後、全面にパッシベーション膜９を形成し、パ
ッシベーション膜９をエッチング除去することにより、
ボンディングパッド１０を形成する。パッシベーション
膜９および層間絶縁膜４は透明であり、パッシベーショ
ン膜９および層間絶縁膜４の下部に形成されている識別
パターン１１はアルミ配線層７と重なって形成されるこ
とになるが、図７に示すようにアルミ配線層７より突出
して形成されているので、この識別パターン１１の突出
部はパッシベーション膜９および層間絶縁膜４を通して
目視することができる。このとき、識別パターン１１は
スルーホール６とボンディングパッド１０との間に位置
する。
ミ配線層用のレジストパターン８を形成する。次に、図
１２に示すように、レジストパターン８を用いてエッチ
ングすることにより二層目のアルミ配線層７を形成す
る。その後、全面にパッシベーション膜９を形成し、パ
ッシベーション膜９をエッチング除去することにより、
ボンディングパッド１０を形成する。パッシベーション
膜９および層間絶縁膜４は透明であり、パッシベーショ
ン膜９および層間絶縁膜４の下部に形成されている識別
パターン１１はアルミ配線層７と重なって形成されるこ
とになるが、図７に示すようにアルミ配線層７より突出
して形成されているので、この識別パターン１１の突出
部はパッシベーション膜９および層間絶縁膜４を通して
目視することができる。このとき、識別パターン１１は
スルーホール６とボンディングパッド１０との間に位置
する。
【００２７】この場合、上記実施例１と同様の効果を有
するとともに、ボンディングパッド１０に直接つながる
二層目のアルミ配線層７を短くするなどの影響をあたえ
ることなく識別パターン１１を形成することができる。
するとともに、ボンディングパッド１０に直接つながる
二層目のアルミ配線層７を短くするなどの影響をあたえ
ることなく識別パターン１１を形成することができる。
【００２８】実施例３．上記実施例１、２ではアルミ二
層配線を有する半導体装置について説明を行ったが、こ
の発明はそれに限定されることなく、三層以上のアルミ
配線層を有する半導体装置の場合についても同様に識別
パターンを形成することができる。つまり、アルミｎ層
配線を有する半導体装置の場合にはｎ通りの識別パター
ンを形成することができ、上記実施例１あるいは２と同
様の効果を有するばかりでなく、パターンレイアウトに
応じて識別パターン１１を形成するアルミ配線層を選択
することができ、パターンレイアウトの自由度が広が
る。
層配線を有する半導体装置について説明を行ったが、こ
の発明はそれに限定されることなく、三層以上のアルミ
配線層を有する半導体装置の場合についても同様に識別
パターンを形成することができる。つまり、アルミｎ層
配線を有する半導体装置の場合にはｎ通りの識別パター
ンを形成することができ、上記実施例１あるいは２と同
様の効果を有するばかりでなく、パターンレイアウトに
応じて識別パターン１１を形成するアルミ配線層を選択
することができ、パターンレイアウトの自由度が広が
る。
【００２９】
【発明の効果】以上のようにこの発明によれば、ボンデ
ィングパッド領域と配線層領域との境界部に位置し、か
つ、上記ボンディングパッド領域と配線層領域とは電気
的に絶縁されている導電膜より形成されている識別パタ
ーンを備えるようにしたので、識別パターンの位置によ
りボンディングパッドの位置を極限することができ、ボ
ンディング時において、素子の電気特性に影響を与える
ことがなく、ボンディングパッドと配線層領域との識別
が容易に行え、自動ボンディング装置への最初の目視に
よる位置入力をスムースに行え、作業効率を低下させる
ことがない。
ィングパッド領域と配線層領域との境界部に位置し、か
つ、上記ボンディングパッド領域と配線層領域とは電気
的に絶縁されている導電膜より形成されている識別パタ
ーンを備えるようにしたので、識別パターンの位置によ
りボンディングパッドの位置を極限することができ、ボ
ンディング時において、素子の電気特性に影響を与える
ことがなく、ボンディングパッドと配線層領域との識別
が容易に行え、自動ボンディング装置への最初の目視に
よる位置入力をスムースに行え、作業効率を低下させる
ことがない。
【００３０】また、半導体基板上に層間絶縁膜と配線層
とを所定パターンで複数層交互に形成し、上記配線層は
それぞれスルーホールを介することにより電気的に接続
され、上記配線層の最上層にボンディングパッドを設け
るようにしたので、より一般的な配線構造を備え、パタ
ーンレイアウトに応じて識別パターンを形成する配線層
を選択することができ、上記識別パターンを適応できる
パターンレイアウトの自由度が広がる。
とを所定パターンで複数層交互に形成し、上記配線層は
それぞれスルーホールを介することにより電気的に接続
され、上記配線層の最上層にボンディングパッドを設け
るようにしたので、より一般的な配線構造を備え、パタ
ーンレイアウトに応じて識別パターンを形成する配線層
を選択することができ、上記識別パターンを適応できる
パターンレイアウトの自由度が広がる。
【００３１】また、識別パターンが、最上層の配線層を
形成している導電膜で形成され、スルーホールより半導
体装置内部側に設けられているようにしたので、ボンデ
ィングパッドと識別パターンとは電気的に確実に絶縁さ
れ、ボンディング時において、素子の電気特性に影響を
与えることがなく、ボンディングパッドと配線層領域と
の識別が容易に行え、自動ボンディング装置への最初の
目視による位置入力をスムースに行え、作業効率を低下
させることがない。
形成している導電膜で形成され、スルーホールより半導
体装置内部側に設けられているようにしたので、ボンデ
ィングパッドと識別パターンとは電気的に確実に絶縁さ
れ、ボンディング時において、素子の電気特性に影響を
与えることがなく、ボンディングパッドと配線層領域と
の識別が容易に行え、自動ボンディング装置への最初の
目視による位置入力をスムースに行え、作業効率を低下
させることがない。
【００３２】また、識別パターンが、最上層以外の配線
層を形成している導電膜で形成され、ボンディングパッ
ドとスルーホールとの間に位置し、上記ボンディングパ
ッドおよび上記配線層のパターン幅よりも広いパターン
幅で設けられているようにしたので、識別パターンがボ
ンディングパッドよりも下層に設けられていてもボンデ
ィングパッドと配線層領域との識別が容易に行え、自動
ボンディング装置への最初の目視による位置入力をスム
ースに行え、作業効率を低下させることがない。
層を形成している導電膜で形成され、ボンディングパッ
ドとスルーホールとの間に位置し、上記ボンディングパ
ッドおよび上記配線層のパターン幅よりも広いパターン
幅で設けられているようにしたので、識別パターンがボ
ンディングパッドよりも下層に設けられていてもボンデ
ィングパッドと配線層領域との識別が容易に行え、自動
ボンディング装置への最初の目視による位置入力をスム
ースに行え、作業効率を低下させることがない。
【図１】 この発明の実施例１による半導体装置のボン
ディングパッド部周辺の構造を示す平面図ある。
ディングパッド部周辺の構造を示す平面図ある。
【図２】 この発明の半導体装置のボンディングパッド
部の製造方法を示す一工程断面図である。
部の製造方法を示す一工程断面図である。
【図３】 この発明の半導体装置のボンディングパッド
部の製造方法を示す一工程断面図である。
部の製造方法を示す一工程断面図である。
【図４】 この発明の半導体装置のボンディングパッド
部の製造方法を示す一工程断面図である。
部の製造方法を示す一工程断面図である。
【図５】 この発明の半導体装置のボンディングパッド
部の製造方法を示す一工程断面図である。
部の製造方法を示す一工程断面図である。
【図６】 この発明の半導体装置のボンディングパッド
部の製造方法を示す一工程断面図である。
部の製造方法を示す一工程断面図である。
【図７】 この発明の実施例２による半導体装置のボン
ディングパッド部周辺の構造を示す平面図ある。
ディングパッド部周辺の構造を示す平面図ある。
【図８】 この発明の半導体装置のボンディングパッド
部の製造方法を示す一工程断面図である。
部の製造方法を示す一工程断面図である。
【図９】 この発明の半導体装置のボンディングパッド
部の製造方法を示す一工程断面図である。
部の製造方法を示す一工程断面図である。
【図１０】 この発明の半導体装置のボンディングパッ
ド部の製造方法を示す一工程断面図である。
ド部の製造方法を示す一工程断面図である。
【図１１】 この発明の半導体装置のボンディングパッ
ド部の製造方法を示す一工程断面図である。
ド部の製造方法を示す一工程断面図である。
【図１２】 この発明の半導体装置のボンディングパッ
ド部の製造方法を示す一工程断面図である。
ド部の製造方法を示す一工程断面図である。
【図１３】 従来の半導体装置のボンディングパッド部
周辺の構造を示す平面図である。
周辺の構造を示す平面図である。
【図１４】 従来の半導体装置のボンディングパッド部
の製造方法を示す一工程断面図である。
の製造方法を示す一工程断面図である。
【図１５】 従来の半導体装置のボンディングパッド部
の製造方法を示す一工程断面図である。
の製造方法を示す一工程断面図である。
【図１６】 従来の半導体装置のボンディングパッド部
の製造方法を示す一工程断面図である。
の製造方法を示す一工程断面図である。
【図１７】 従来の半導体装置のボンディングパッド部
の製造方法を示す一工程断面図である。
の製造方法を示す一工程断面図である。
【図１８】 従来の半導体装置のボンディングパッド部
の製造方法を示す一工程断面図である。
の製造方法を示す一工程断面図である。
２，４ 層間絶縁膜、３，７ 配線層、６ スルーホー
ル、１０ ボンディングパッド、１１ 識別パターン。
ル、１０ ボンディングパッド、１１ 識別パターン。
Claims (4)
- 【請求項１】 導電膜よりなるボンディングパッドと配
線層とを備えた半導体装置において、 上記ボンディングパッド領域と配線層領域との境界部に
位置し、かつ、上記ボンディングパッド領域と配線層領
域とは電気的に絶縁されている上記導電膜より形成され
ている識別パターンを備えるようにしたことを特徴とす
る半導体装置。 - 【請求項２】 半導体基板上に層間絶縁膜と配線層とを
所定パターンで複数層交互に形成し、上記配線層はそれ
ぞれスルーホールを介することにより電気的に接続さ
れ、上記配線層の最上層にボンディングパッドを設ける
ようにしたことを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 識別パターンが、最上層の配線層を形成
している導電膜で形成され、スルーホールより半導体装
置内部側に設けられていることを特徴とする請求項２記
載の半導体装置。 - 【請求項４】 識別パターンが、最上層以外の配線層を
形成している導電膜で形成され、ボンディングパッドと
スルーホールとの間に位置し、上記ボンディングパッド
および上記配線層のパターン幅よりも広いパターン幅で
設けられていることを特徴とする請求項２記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7170975A JPH0922921A (ja) | 1995-07-06 | 1995-07-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7170975A JPH0922921A (ja) | 1995-07-06 | 1995-07-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0922921A true JPH0922921A (ja) | 1997-01-21 |
Family
ID=15914829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7170975A Pending JPH0922921A (ja) | 1995-07-06 | 1995-07-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0922921A (ja) |
-
1995
- 1995-07-06 JP JP7170975A patent/JPH0922921A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4308671B2 (ja) | ワイヤボンドパッドを有する半導体装置とその製作方法 | |
| US7271031B2 (en) | Universal interconnect die | |
| US6031257A (en) | Semiconductor integrated circuit device | |
| US7638411B2 (en) | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer | |
| US8072076B2 (en) | Bond pad structures and integrated circuit chip having the same | |
| JP2008527710A (ja) | 信号導電効率を上げながら配線パッド用構造支持体を実現する方法及び装置 | |
| US6084312A (en) | Semiconductor devices having double pad structure | |
| US7226814B2 (en) | Semiconductor package device and method for fabricating the same | |
| JP2002231753A (ja) | 半導体素子のボンディングパッド及びその製造方法 | |
| JP3542517B2 (ja) | 半導体装置 | |
| JPH06105709B2 (ja) | 半導体集積回路装置 | |
| JPH0922921A (ja) | 半導体装置 | |
| JP2002026064A (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
| US5194931A (en) | Master slice semiconductor device | |
| KR100837446B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100541798B1 (ko) | 반도체 장치의 테그 패턴 형성방법 | |
| JPH0476927A (ja) | 半導体集積回路 | |
| KR930009806B1 (ko) | 마스터-슬라이스방식의 반도체장치 | |
| JP3856426B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002373909A (ja) | 半導体回路装置及びその製造方法 | |
| JPH07312414A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6159774A (en) | Multi-layer interconnection layout between a chip core and peripheral devices | |
| JPH0661288A (ja) | 半導体集積回路の配線方法 | |
| JPH10154708A (ja) | 半導体デバイスのパッド構造 | |
| JPH03136351A (ja) | 半導体集積回路 |