JPH0661288A - 半導体集積回路の配線方法 - Google Patents

半導体集積回路の配線方法

Info

Publication number
JPH0661288A
JPH0661288A JP4208214A JP20821492A JPH0661288A JP H0661288 A JPH0661288 A JP H0661288A JP 4208214 A JP4208214 A JP 4208214A JP 20821492 A JP20821492 A JP 20821492A JP H0661288 A JPH0661288 A JP H0661288A
Authority
JP
Japan
Prior art keywords
wiring
integrated circuit
semiconductor integrated
shunt resistor
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4208214A
Other languages
English (en)
Inventor
Takahide Odagiri
貴秀 小田切
Shin Shimizu
伸 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP4208214A priority Critical patent/JPH0661288A/ja
Publication of JPH0661288A publication Critical patent/JPH0661288A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

(57)【要約】 【目的】 半導体集積回路におけるポリシリコンまたは
メタルによる本来必要な配線の配線配置の自由度を奪う
ことなく、素子間の配線の抵抗を下げるための素子間配
線を形成することを可能にした半導体集積回路の配線方
法を提供する。 【構成】 半導体集積回路内における素子間配線をボン
ディングワイヤー12により行うことを特徴とする半導体
集積回路の配線方法

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の配線
方法に関する。
【０００２】
【従来の技術】現在の半導体集積回路では、各素子を結
ぶ配線が縦横無尽に走っている。これらの配線はポリシ
リコンやアルミニウム等高融点金属を用いた薄膜により
形成されているため、抵抗値が大きくなり、配線の末端
の素子間では抵抗となり、電圧降下が生じる。これを防
止するために、本来の配線のほかにもう一層ポリシリコ
ンまたはメタルによる配線を行い、配線上の所々をバイ
パスし抵抗を下げるシャント（分路）抵抗が用いられて
いる。
【０００３】従来、この様なシャント抵抗は、図４ａお
よびｂに示すように、まず、半導体基板３１上に素子分
離絶縁膜３２、ゲート酸化膜３３、トランジスタの不純
物領域３４およびゲート電極３５を順次形成して、絶縁
膜３６を介して、多層配線の技術により、シャント抵抗
となる配線３７をコンタクト３９によりゲート電極３５
と接続して、マスクパターンによって作製されたポリシ
リコンまたはメタルにより形成する。なお、図４ａは平
面図であり、図４ｂは図４ａのＡ−Ａ断面である。図中
３８はトランジスタのための配線のコンタクトで、トラ
ンジスタのための配線等は図示していない。
【０００４】
【発明が解決しようとする課題】上述した従来の技術で
は、ポリシリコンまたはメタル配線上にすでに形成され
ている他の配線と同じ箇所をさらに別の層を用いて配線
することになり、限られた多層配線層数のなかで作製す
ることは、他の配線の自由度を大きく奪うことになる。
【０００５】また、半導体集積回路は、その集積度がま
すます大規模化、高密度化し、それによって配線の幅も
より細くなってきている。そのため配線の抵抗値は以前
より大きくなっているにもかかわらず、本来必要な配線
を限られた多層配線層数のなかで確保するため、素子間
の抵抗値を下げる目的で形成されるシャント抵抗用の配
線をマスクパターンにより形成することが難しくなると
いう問題点がある。
【０００６】そこで、本発明は、上記問題点に鑑み、半
導体集積回路におけるポリシリコンまたはメタルによる
本来必要な配線の配線配置の自由度を奪うことなく、素
子間の配線の抵抗を下げるためのシャント抵抗を形成す
ることを可能にした半導体集積回路の配線方法を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】上記諸目的は、半導体集
積回路内における素子間配線をボンディングワイヤーで
行うことを特徴とする半導体集積回路の配線方法により
達成される。
【０００８】
【作用】本発明は、従来、半導体集積回路内のプレーナ
上で行われてきた素子間配線の作製を、ボンディングワ
イヤーにより作製するものである。つまり、単一の半導
体集積回路内で必要な箇所にボンディング用のパッドを
作製し、従来、半導体集積回路とパッケージのリードと
を結ぶために用いられていたボンディングワイヤーを単
一の集積回路中でも使用するものである。
【０００９】これにより、半導体集積回路におけるポリ
シリコンまたはメタルによる本来必要な配線の配線配置
の自由度を奪うことなく、素子間の配線の抵抗を下げる
ための素子間配線を形成することを可能にした。
【００１０】
【実施例】以下、本発明を一実施例により説明する。
【００１１】図１は本実施例の平面図であり、図２は図
１中のＢ−Ｂ断面である。
【００１２】まず、通常の半導体装置製造工程により、
所望のトランジスタ等の各素子を形成するために、半導
体基板１上にロコス法により素子分離絶縁膜２を形成
し、次いで、ゲート酸化膜３、トランジスタの不純物領
域４およびゲート電極５を順次形成する。その後、層間
絶縁膜６を介してトランジスタのコンタクト９に多層配
線によって必要な配線を行う（図示せず）。そして、シ
ャント抵抗となるボンディングワイヤーを接続するため
のコンタクト７を形成して、最上層の配線形成と同時に
ボンディングのためのパッド８を形成する。その後、パ
ッシベーション膜１０を成膜してパッドコンタクトホー
ル１１を開口する。
【００１３】次に、半導体基板から上述の半導体装置が
形成されたチップを切り出し、該チップをパッケージす
る際に、ボンディング技術により、パッケージとチップ
とのボンディングと同時に上記シャント抵抗用のパッド
にボンディングを行って、シャント抵抗１２を形成す
る。図３にシャント抵抗形成後のチップ外観を示す。
【００１４】ここで、本発明による上述の実施例による
シャント抵抗を用いた場合と従来の多層配線によりシャ
ント抵抗を用いた場合を比較する。
【００１５】まず、配線の抵抗値は（１）式で表せる。 Ｒ＝ρＬ／Ｓ （１） ただし、式中、Ｒは抵抗値、ρは配線材料の抵抗率、Ｌ
は配線材料の長さおよびＳは配線材料の断面積を表す。
【００１６】従来の方法によるシャント抵抗と本発明に
よるシャント抵抗を比較すると、ρは物質固有の値であ
り、従来の方法によるシャント抵抗素子間の多くはアル
ミニウム等の金属をマスクパターンにより配線の形成を
しており、本発明において用いられるボンディングワイ
ヤーの材料としても、例えば、アルミニウムまたは金等
の金属材料を用いて形成されるため、素材としての大き
きな差はなく、したがって、ρの値も大差ない。また、
配線材料の長さＬについても、同じ単一の半導体集積回
路内の同一の所を配線するため、従来と本発明とはほぼ
等しいといえる。
【００１７】従来の方法と本発明とで大きく異なるの
は、配線の断面積Ｓである。従来の方法では、幅約１μ
ｍもしくはそれ以下で、厚みは約０．２μｍ程度であ
る。一方、本発明においては、用いるボンディングワイ
ヤーの直径を、例えば、２０μｍとすると（この時パッ
ドの大きさは一片２５〜３０μｍ程度となる）、配線の
断面積Ｓは約１，５００倍の差がみられる。したがっ
て、抵抗値Ｒは（１）式より、従来の方法と比較して、
本発明の方が大幅に減少することが判る。従来の多層配
線でこれだけ大きい配線の断面積を得ることは不可能で
ある。
【００１８】
【発明の効果】以上説明したように本発明によれば、従
来の半導体集積回路内で素子間配線用の配線のために用
いられていたスペースが、本発明により素子間配線をボ
ンディングワイヤーにより形成することにより不要とな
り、この部分に他の配線を形成することができるように
なる。このため、配線の自由度が増加し、また、素子間
配線の低減になるため、大容量、高集積化を促進するこ
とが可能となる。
【図面の簡単な説明】
【図１】 本発明の一実施例による半導体集積回路を示
す平面図である。
【図２】 図１中のＢ−Ｂ断面図である。
【図３】 本発明の一実施例による半導体集積回路チッ
プの外観図である。
【図４】 従来の方法を説明するための図面であり、図
４ａは平面図であり、図２ｂは図２ａ中のＡ−Ａ断面図
である。
【符号の説明】
１，３１…半導体基板、 ２，３２…素子分
離膜、３，３３…ゲート酸化膜、 ４，４４…
不純物拡散層、５，３５…デート電極、
６，３６…層間絶縁膜、７…パッドコンタクト、
８…ボンディングパッド、９，３８…コンタク
ト、 １０…パシベーション膜、１１…パッ
ドコンタクトホール、 １２…シャント抵抗、３７…
シャント抵抗用配線、 ３９…シャント抵抗用コ
ンタクト。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路内における素子間配線を
    ボンディングワイヤーにより行うことを特徴とする半導
    体集積回路の配線方法。
JP4208214A 1992-08-04 1992-08-04 半導体集積回路の配線方法 Pending JPH0661288A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4208214A JPH0661288A (ja) 1992-08-04 1992-08-04 半導体集積回路の配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4208214A JPH0661288A (ja) 1992-08-04 1992-08-04 半導体集積回路の配線方法

Publications (1)

Publication Number Publication Date
JPH0661288A true JPH0661288A (ja) 1994-03-04

Family

ID=16552571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4208214A Pending JPH0661288A (ja) 1992-08-04 1992-08-04 半導体集積回路の配線方法

Country Status (1)

Country Link
JP (1) JPH0661288A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985199A (en) * 1996-08-20 1999-11-16 Ykk Corporation Method and mold for molding slide fastener slider body
EP1306898A1 (en) * 2001-10-29 2003-05-02 Dialog Semiconductor GmbH Sub-milliohm on-chip interconnection
CN113714745A (zh) * 2021-09-13 2021-11-30 苏州欧方电子科技有限公司 一种基于微焊接技术的局部电铸钢网加工工艺

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985199A (en) * 1996-08-20 1999-11-16 Ykk Corporation Method and mold for molding slide fastener slider body
EP1306898A1 (en) * 2001-10-29 2003-05-02 Dialog Semiconductor GmbH Sub-milliohm on-chip interconnection
US6569758B2 (en) 2001-10-29 2003-05-27 Dialog Semiconductor Gmbh Sub-milliohm on-chip interconnection
US7291551B2 (en) 2001-10-29 2007-11-06 Dialog Semiconductor Gmbh Sub-milliohm on-chip interconnection
CN113714745A (zh) * 2021-09-13 2021-11-30 苏州欧方电子科技有限公司 一种基于微焊接技术的局部电铸钢网加工工艺

Similar Documents

Publication Publication Date Title
JP4308671B2 (ja) ワイヤボンドパッドを有する半導体装置とその製作方法
US8643178B2 (en) Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
JP3989038B2 (ja) 半導体集積回路装置
JPH10163319A (ja) 半導体集積回路装置の製造方法
JP2948018B2 (ja) 半導体装置およびその製造方法
JPS6248892B2 (ja)
JPH0661288A (ja) 半導体集積回路の配線方法
EP0418777B1 (en) Wafer scale semiconductor device
JPH05243482A (ja) 半導体集積回路
JPH0442957A (ja) 半導体集積回路装置の製造方法
JPH0290668A (ja) 半導体装置
JP3636523B2 (ja) 半導体集積回路装置およびその製造方法
JPH02183536A (ja) 半導体装置
JPH0462176B2 (ja)
JPS62104138A (ja) 半導体装置
JPH07153756A (ja) 半導体集積回路装置
JP3353748B2 (ja) 半導体装置およびその製造方法
JPS61194744A (ja) 半導体装置
JPH0786281A (ja) 半導体装置および半導体装置の製造方法
JPH0680733B2 (ja) 半導体装置の配線接続部
JPH02192145A (ja) 半導体装置
JPH03165037A (ja) 半導体装置
JPH03136351A (ja) 半導体集積回路
JPH07312414A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990817