JP3740197B2 - 電子部品、電子部品製造用基板および電子部品の製造方法 - Google Patents
電子部品、電子部品製造用基板および電子部品の製造方法 Download PDFInfo
- Publication number
- JP3740197B2 JP3740197B2 JP27577695A JP27577695A JP3740197B2 JP 3740197 B2 JP3740197 B2 JP 3740197B2 JP 27577695 A JP27577695 A JP 27577695A JP 27577695 A JP27577695 A JP 27577695A JP 3740197 B2 JP3740197 B2 JP 3740197B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- common connection
- substrate
- wirings
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する分野】
本願発明は、外部接続用端子が形成された基板上に素子が搭載された形態をもつ電子部品、その製造用基板および製造方法に関する。
【０００２】
【従来の技術】
たとえば、簡易な情報記憶用デバイスとして、Ｉ2 Ｃバス方式の汎用Ｅ2 ＰＲＯＭチップを基板に直接搭載して構成する場合がある。一般的にＥ2 ＰＲＯＭチップには、グランド(GND) 用端子パッドと、ロジック電源(VDD) 用端子パッドと、クロック信号(CLK) 用端子パッドと、データイン・アウト(DIN,OUT) 用端子パッドと、複数のアドレス(A0,A1) 用端子パッドと、テスト(TEST)用端子パッドとが設けられる。しかしながら、デバイスとしての簡略化を図るために、上記のすべての端子パッドに各々導通する配線を基板に設けた外部接続用端子に導くのではなく、基板に設ける外部接続用端子数を減らす場合がある。
【０００３】
たとえば、図８に示すように、アドレス(A0,A1) 用端子パッドおよびグランド(GND) 用端子パッドにそれぞれ導通する配線を同一の外部接続用端子に接続して使用する場合がある。なお、図８に示す例においては、テスト(TEST)用端子パッドに導通する配線もまた、上記グランド用の外部接続用端子に共通接続している。この場合、たとえば、データの格納アドレスは、データ列の先頭または途中に挿入されるコマンドおよびこれに続くデータによって規定することができる。
【０００４】
従来、上記のように基板上に搭載したＥ2 ＰＲＯＭチップの端子パッドを外部接続用端子に共通接続する場合、図８にも表れているように、基板に設けた配線パターンに共通接続部を設けているにすぎなかった。
【０００５】
【発明が解決しようとする課題】
そうすると、上記情報記憶デバイスの製造過程において、各基板に搭載されたチップ、すなわち、図８に示す例においてはＥ2 ＰＲＯＭチップが正常に機能するかどうかのチェックを適正に行うことが困難となっていた。図８に示す例においては、２つのアドレス端子(A0,A1) を介した機能チェックを簡便に行うことが困難であった。
【０００６】
本願発明は、上記のような事情のもとで考え出されたものであって、チップを基板上に直接搭載し、チップ上の端子パッドのうちのいくつかを基板上で共通接続して電子部品を構成する場合であっても、その電子部品の製造過程において、チップの機能チェックを適正に行えるようにすることをその課題としている。
【０００７】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【０００８】
すなわち、本願発明の第１の側面によって提供される電子部品は、複数の端子パッドを有する素子チップと、この素子チップが直接搭載され、かつこの素子チップの各端子パッドに導通させられる複数の配線がパターン形成された基板とを有する電子部品であって、上記基板の適部に、外部接続するべき配線のうち、共通接続するべき複数の配線に各々導通する複数の共通接続用補助パッド、および、共通接続チェック用補助パッドが互いに近接して配置されているとともに、上記共通接続するべき複数の配線のうちの選択されたものに各々導通する検査用パッドと、上記共通接続チェック用補助パッドに導通する共通接続チェック用パッドとが配置されており、さらに、上記外部接続するべき配線のうち、上記共通接続するべき配線以外の配線に各々導通する外部接続用端子と、上記共通接続するべき配線のうちの少なくとも１つに導通する外部接続用端子とが上記基板に設けられていることを特徴としている。
【０００９】
好ましい実施形態においては、上記素子チップは、グランド(GND) 用端子パッドと、ロジック電源(VDD) 用端子パッドと、クロック信号(CLK) 用端子パッドと、データイン・アウト(DIN,OUT) 用端子パッドと、複数のアドレス(A0,A1) 用端子パッドと、テスト(TEST)用端子パッドとを備えるＥ2 ＰＲＯＭチップであり、上記外部接続するべき配線のうち共通接続するべき複数の配線は、グランド(GND) 用の配線、および、複数のアドレス(A0,A1) 用の配線であり、上記外部接続するべき配線のうち共通接続するべき配線以外の配線は、ロジック電源(VDD) 用配線と、クロック信号(CLK) 用配線と、データイン・アウト(DIN,OUT) 用配線である。
【００１０】
好ましい実施形態についていえば、ロジック電源(VDD) 用配線と、クロック信号(CLK) 用配線と、データイン・アウト(DIN,OUT) 用配線は、それぞれ独立して、対応する外部接続用端子に至る。一方、複数のアドレス(A0,A1) 用配線およびグランド(GND) 用配線には、それぞれ互いに近接して配置される共通接続用補助パッドが形成される。上記複数のアドレス(A0,A1) 用配線にはさらに、それぞれ検査用パッドが形成される。グランド(GND) 用配線は、対応する外部接続用端子に至る。テスト(TEST)用配線については、たとえば検査用パッドが形成される。さらに、共通接続用補助パッドは互いに近接して配置されるが、本願発明では、共通接続チェック用補助パッドもまた、上記各補助パッドとともに互いに近接配置されるとともに、この共通接続チェック用補助パッドは、独立して、基板の適部に配された共通接続チェック用パッドに至らせられる。
そうすると、上記実施形態の場合、基板に設けられる外部接続用端子は、グランド(GND) 用端子と、ロジック電源(VDD) 用端子と、クロック信号(CLK) 用端子と、データイン・アウト(DIN,OUT) 用端子の４つの端子のみとなる。一方、複数のアドレス(A0,A1) 用配線には、それぞれ検査用パッドが設けられており、テスト(TEST)用配線にも検査用パッドが設けられているので、上記４つの外部接続用端子と、各検査用パッドを用いて、上記Ｅ2 ＰＲＯＭチップに設けられているすべてのパッドを通じた動作検査を適正に行うことができる。
【００１１】
上記複数のアドレス(A0,A1) 用配線は、最終的にグランド(GND) 用配線に共通接続されるが、その操作は、各アドレス用配線およびグランド用配線にそれぞれ互いに近接して設けておいた共通接続用補助パッド上にハンダ等の導電材を塗布するだけでよい。
【００１２】
そうして、各共通接続用補助パッドとともに、共通接続チェック用補助パッドもまた、互いに近接して配置されているので、上記のようにハンダ等の導電材を塗布することによる各共通接続用補助パッドの共通接続が適正に行われている場合には、共通接続チェック用補助パッドもまた、上記各共通接続用補助パッドに対して導通させられる。したがって、たとえば、上記共通接続チェック用補助パッドと導通するように基板の適部に形成される共通接続チェック用パッドと、グランド(GND) 用外部接続端子との間の導通チェックを行うことにより、上記各共通接続用補助パッド間が適正に共通接続されているかどうかを簡易にチェックすることができる。
【００１３】
本願発明の第２の側面によれば、電子部品製造用基板が提供され、これは、上記第１の側面の構成の端子電子部品が橋絡部を介して複数接続されたものである。
【００１４】
このようにすれば、複数の電子部品の製造を一括して効率的に行うことができる。とくに、各単位基板上に搭載されたＥ2 ＰＲＯＭチップなどの素子の上述したような動作検査および基板上の配線の共通接続操作を、順次的または一括して、効率的に行うことができる。
【００１５】
本願発明の第３の側面によれば、上記第２の側面によって提供される電子部品製造用基板を用いた電子部品の製造方法が提供され、この方法は、上記外部接続用端子および／または検査用パッドを利用して上記素子チップの検査を行った後、導電材によって上記各共通接続用補助パッドおよび上記共通接続チェック用補助パッド間を導通させる工程、および、上記共通接続チェック用パッドを用いて上記各共通接続用補助パッドおよび上記共通接続チェック用補助パッド間が正しく導通させられているかをチェックする工程を含むものである。
【００１６】
第１の側面の電子部品についてすでに述べたことから明らかなように、この方法によれば、素子チップを基板に直接搭載し、かつ素子チップ上のパッドの選択したものを基板上で共通接続して電子部品を構成する場合であっても、上記素子チップの機能チェック、動作チェック等を適正に行うことができ、しかも、これらの機能チェック、動作チェック後の共通接続部の信頼性を高度に担保することができる。
【００１７】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細の説明によって明らかとなろう。
【００１８】
【発明の実施の形態】
図１は、本願発明の電子部品製造用基板１の一実施形態の一面側を示しており、図２は他面側を示している。この製造用基板１は、所定形状をした単位基板１０が橋絡部２を介して複数連結されたような形態をもっており、ガラスエポキシ等の基板材料の一面側および他面側にそれぞれ所定の配線、端子ないし各種のパッドを形成した後、各単位基板１０を区画するためのスリット３を橋絡部２を残して打ち抜くことによって得られる。上記配線、端子ないしパッドは、基板材料の表面にたとえば銅などの金属導体層を蒸着等によって形成した後、不要部分をエッチングによって除去するという手法によって形成することができる。
【００１９】
以下、単位基板１０に注目する。各単位基板１０は、矩形状本体部１１から細状延長部１２が延出させたような平面形状をもっている。上記矩形状本体部１１は、後述する素子チップ１５を搭載するに必要十分な大きさでよく、たとえば数ｍｍないし十数ｍｍ角の大きさとされる。
【００２０】
上記単位基板１０の一面側延長部１２ａには、４つの外部接続用端子１６１，１６２，１６３，１６４が形成されている。各端子１６１，１６２，１６３，１６４は、スルーホール１７１，１７２，１７３，１７４により、基板他面側にパターン形成された所定の配線に導通させられる。さらに、上記単位基板１０の矩形状本体部１１の上辺部近傍には、３つの検査用パッド１８１，１８２，１８３および共通接続チェック用パッド１８４が形成されており、各パッド１８１，１８２，１８３，１８４につながる配線１８１ａ，１８２ａ，１８３ａ，１８４ａは、スルーホール１９１，１９２，１９３，１９４により、基板他面側にパターン形成された所定の配線２６ｅ，２６ｆ，２６ｇ，２６ｈに導通させられる。本実施形態においては、上記単位基板１０の矩形状本体部１１の一面側中央部に、上記外部接続用端子１６１〜１６４および各検査用パッド１８１〜１８３ならびに共通接続チェック用パッド１８４の形成と同時に形成された金属導体層による捨てパターン２０が形成されている。そうして、この単位基板１０の一面側は、上記各外部接続用端子１６１〜１６４、各検査用パッド１８１〜１８３、ならびに共通接続チェック用パッド１８４を残して、グリーンレジスト等の絶縁層２１で覆われる。
【００２１】
一方、図２に表れているように、上記単位基板１０の他面側には、所定の配線２６ａ〜２６ｈないしパッド２５ａ〜２５ｇ，２７ａ，２７ｅ，２７ｆ，２７ｈがパターン形成、すなわち、基板材料に形成された金属導体層の不要部分をエッチングによって除去するという手法によって形成される。図２に示すように、単位基板１０の矩形状本体部の他面側中央部には、素子チップ搭載領域２３が設定され、この領域２３には、Ｉ2 Ｃバス方式の汎用Ｅ2 ＰＲＯＭチップ１５ａが直接的にボンディングされる。素子チップ搭載領域２３を囲むようにして、素子チップ上の端子パッドとの間をワイヤボンディングするためのボンディングパッド２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｇが形成される。Ｅ2 ＰＲＯＭチップ１５ａの上面には、図４に詳示するように、グランド(GND) 用端子パッド２４ａと、ロジック電源(VDD) 用端子パッド２４ｂと、クロック信号(CLK) 用端子パッド２４ｃと、データイン・アウト(DIN,OUT) 用端子パッド２４ｄと、２つのアドレス(A0,A1) 用端子パッド２４ｅ，２４ｆと、テスト(TEST)用端子パッド２４ｇとが配置されており、これらの各端子パッドと対応するようにして、上記ボンディングパッド２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｇが基板上に配置される。
【００２２】
素子チップ上のグランド(GND) 用端子パッド２４ａと対応する基板上のボンディングパッド２５ａにつながるグランド用配線２６ａは、基板他面上をグランド用外部接続端子１６１の裏側まで取り回され、スルーホール１７１によって上記グランド用外部接続端子１６１に導通させられている。ロジック電源(VDD) 用端子パッド２４ｂと対応するボンディングパッド２５ｂにつながるロジック電源用配線２６ｂは、基板他面上をロジック電源用外部接続端子１６２の裏側まで取り回され、スルーホール１７２によって上記ロジック電源用外部接続端子１６２に導通させられている。クロック信号(CLK) 用端子パッド２４ｃと対応するボンディングパッド２５ｃにつながるクロック信号用配線２６ｃもまた、基板他面上をクロック信号用外部接続端子１６３の裏側まで取り回され、スルーホール１７３によって上記クロック信号用外部接続端子１６３に導通させられている。さらに、データイン・アウト(DIN,OUT) 用端子パッド２４ｄと対応するボンディングパッド２５ｄにつながるデータ用配線２６ｄもまた、基板他面上をデータ用外部接続端子１６４の裏側まで取り回され、スルーホール１７４によってデータ用外部接続端子１６４に導通させられている。
【００２３】
一方、素子チップ上の第１のアドレス(A0)用端子パッド２４ｅと対応する基板上のボンディングパッド２５ｅにつながる第１アドレス用配線２６ｅの他端部には、９０°の中心角を有する共通接続用補助パッド２７ｅが設けられており、この第１アドレス用配線２６ｅの中間部は、スルーホール１９１を介して、基板一面側に形成した上記検査用パッド１８１に配線１８１ａを介して連絡させられている。また、基板上の第２のアドレス(A1)用端子パッド２４ｆと対応する基板上のボンディングパッド２５ｆにつながる第２アドレス用配線２６ｆの他端部は、上記第１アドレス用配線２６ｅの他端部に形成した共通接続用補助パッド２７ｅの近傍まで引き回され、９０°の中心角を有する共通接続用補助パッド２７ｆが設けられており、この第２アドレス用配線２６ｆの中間部は、スルーホール１９２を介して、基板一面側に形成した上記の検査用パッド１８２に配線１８２ａを介して連絡させられている。さらに、上記グランド用配線２６ａの中間部に形成された枝分かれ部の先端部には、上記第１および第２アドレス用配線用の各共通接続用補助パッド２７ｅ，２７ｆと隣接するようにして、９０°の中間角を有する共通接続用補助パッド２７ａが形成されている。さらに、上記３つの共通接続用補助パッド２７ａ，２７ｅ，２７ｆと協働して全体として円形の補助パッド群を形成するようにして、９０°の中間角を有する共通接続チェック用補助パッド２７ｈが形成されており、この共通接続チェック用補助パッド２７ｈは、基板他面側の配線２６ｈおよびスルーホール１９４を介して、基板一面側に形成した共通接続チェック用パッド１８４に配線１８４ａを介して連絡させられている。そうして、素子チップ上のテスト(TEST)用端子パッド２４ｇと対応する基板上のボンディングパッド２５ｇにつながるテスト用配線２６ｇは、スルーホール１９３を介して基板一面側に形成した検査用パッド１８３に配線１８３ａを介して連絡されている。
【００２４】
その結果、基板他面側において、グランド用配線２６ａ、ロジック電源用配線２６ｂ、クロック信号用配線２６ｃおよびデータ用配線２６ｄは、基板一面側の各外部接続用端子１６１，１６２，１６３，１６４にそれぞれ接続される一方、２つのアドレス用配線２６ｅ，２６ｆおよびテスト用配線２６ｇはそれぞれ基板他面側の各検査用パッド１８１，１８２，１８３に連結され、さらに、上記グランド用配線２６ａと２つのアドレス用配線２６ｅ，２６ｆには、互いに近接配置された共通接続用補助パッド２７ａ，２７ｅ，２７ｆが形成され、これら共通接続用パッド２７ａ，２７ｅ，２７ｆと協働して円形の補助パッド群を形成するように配置された共通接続チェック用補助パッド２７ｈは、基板他面側の共通接続チェック用パッド１８４に連結されることになる。この基板一面側においては、素子搭載領域２３および補助パッド群２７ａ，２７ｅ，２７ｆ，２７ｈを残して、グリーンレジスト等の保護層２９で覆われる。
【００２５】
次に、上記の配線、端子およびパッドが各単位基板に形成された集合基板１を使用して汎用Ｅ2 ＰＲＯＭチップ１５ａを用いた簡易な情報記憶デバイスを製造する手順について説明する。
【００２６】
まず、各単位基板の素子チップ搭載領域２３には、Ｅ2 ＰＲＯＭチップ１５ａがボンディングされ、このチップ上の端子パッド２４ａ，２４ｂ，２４ｃ，２４ｄ，２４ｅ，２５ｆ，２４ｇとそれぞれ対応するボンディングパッド２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｇ間がワイヤボンディングによって結線される。そして、チップ２５ａおよびワイヤボンディング部は、熱硬化性樹脂を塗布し、かつ硬化させることによって形成される保護層２８によって覆われる。この状態において、上記集合配置された３つの共通接続用補助パッド２７ａ，２７ｅ，２７ｆおよび共通接続チェック用補助パッド２７ｈは互いに分離独立しているので、チップ上に形成された７つの端子パッド２４ａ，２４ｂ，２４ｃ，２４ｄ，２４ｅ，２４ｆ，２４ｇへの電気的連絡は、４つの外部接続用端子１６１，１６２，１６３，１６４および３つの検査用パッド１８１，１８２，１８３に測定プローブを接触させることにより、基板一面側から行うことができる。したがって、チップ上のすべての端子パッドに関連する機能チェックあるいは動作チェックを問題なく行うことができ、この時点で、不良のチップを特定することができる。
【００２７】
次に、集合配置された共通接続用補助パッド２７ａ，２７ｅ，２７ｆおよび共通接続チェック用補助パッド２７ｈ上にハンダ等の導電材を塗布することにより、２つのアドレス用配線２６ｅ，２６ｆ、ひいては、チップ上の２つのアドレス(A0,A1) 用端子パッド２４ｅ，２４ｆを、グランド用配線２６ａに共通接続することができる。
【００２８】
上述のように、３つの共通接続用補助パッド２７ａ，２７ｅ，２７ｆおよび共通接続チェック用補助パッド２７ｈは、協働して円形の補助パッド群を形成するように互いに近接配置されいてるので、上記のようにハンダ等の導電材を塗布することによる各共通接続用補助パッド２７ａ，２７ｅ，２７ｆの共通接続が適正に行われている場合には、共通接続チェック用補助パッド２７ｈもまた、上記各共通接続用補助パッド２７ａ，２７ｅ，２７ｆに対して導通させられる。したがって、たとえば、基板一面側に形成され、かつ上記共通接続チェック用補助パッド２７ｈと導通する上記の共通接続チェック用パッド１８４とグランド用外部接続端子１６１との間の導通チェックを行うことにより、上記各共通接続用補助パッド２７ａ，２７ｅ，２７ｆ間が適正に共通接続されているかどうかを簡易にチェックすることができる。
【００２９】
こうして、製造用基板における各単位基板１０についての上述の構成を施した後は、橋絡部２を打ち抜き切除することにより、図５および図６に示した単位デバイスが得られる。
【図面の簡単な説明】
【図１】本願発明の電子部品の一実施形態である情報記憶デバイスを製造するための集合基板の一面側部分平面図である。
【図２】本願発明の電子部品の一実施形態である情報記憶デバイスを製造するための集合基板の他面側部分平面図である。
【図３】図２の要部拡大図である。
【図４】本願発明の電子部品の一実施形態である情報記憶デバイスの製造に使用するＥ2 ＰＲＯＭチップ上の端子パッドの配置図である。
【図５】本願発明の電子部品の一実施形態である情報記憶デバイスの一面側平面図である。
【図６】本願発明の電子部品の一実施形態である情報記憶デバイスの他面側平面図である。
【図７】図５のVII −VII 線に沿う断面図である。
【図８】従来例の説明図である。
【符号の説明】
１ 製造用集合基板
２ 橋絡部
１０ 単位基板
１５ 素子チップ
１５ａ Ｅ2 ＰＲＯＭ
１６１〜１６４ 外部接続用端子
１７１〜１７４ スルーホール
１８１〜１８３ 検査用パッド
１８４ 共通接続チェック用パッド
２４ａ〜２４ｇ （素子チップ上の）端子パッド
２５ａ〜２５ｇ （基板上の）ボンディングパッド
２６ａ〜２６ｈ （基板上の）配線
２７ａ，２７ｅ，２７ｆ 共通接続用補助パッド
２７ｈ 共通接続チェック用補助パッド
【発明の属する分野】
本願発明は、外部接続用端子が形成された基板上に素子が搭載された形態をもつ電子部品、その製造用基板および製造方法に関する。
【０００２】
【従来の技術】
たとえば、簡易な情報記憶用デバイスとして、Ｉ2 Ｃバス方式の汎用Ｅ2 ＰＲＯＭチップを基板に直接搭載して構成する場合がある。一般的にＥ2 ＰＲＯＭチップには、グランド(GND) 用端子パッドと、ロジック電源(VDD) 用端子パッドと、クロック信号(CLK) 用端子パッドと、データイン・アウト(DIN,OUT) 用端子パッドと、複数のアドレス(A0,A1) 用端子パッドと、テスト(TEST)用端子パッドとが設けられる。しかしながら、デバイスとしての簡略化を図るために、上記のすべての端子パッドに各々導通する配線を基板に設けた外部接続用端子に導くのではなく、基板に設ける外部接続用端子数を減らす場合がある。
【０００３】
たとえば、図８に示すように、アドレス(A0,A1) 用端子パッドおよびグランド(GND) 用端子パッドにそれぞれ導通する配線を同一の外部接続用端子に接続して使用する場合がある。なお、図８に示す例においては、テスト(TEST)用端子パッドに導通する配線もまた、上記グランド用の外部接続用端子に共通接続している。この場合、たとえば、データの格納アドレスは、データ列の先頭または途中に挿入されるコマンドおよびこれに続くデータによって規定することができる。
【０００４】
従来、上記のように基板上に搭載したＥ2 ＰＲＯＭチップの端子パッドを外部接続用端子に共通接続する場合、図８にも表れているように、基板に設けた配線パターンに共通接続部を設けているにすぎなかった。
【０００５】
【発明が解決しようとする課題】
そうすると、上記情報記憶デバイスの製造過程において、各基板に搭載されたチップ、すなわち、図８に示す例においてはＥ2 ＰＲＯＭチップが正常に機能するかどうかのチェックを適正に行うことが困難となっていた。図８に示す例においては、２つのアドレス端子(A0,A1) を介した機能チェックを簡便に行うことが困難であった。
【０００６】
本願発明は、上記のような事情のもとで考え出されたものであって、チップを基板上に直接搭載し、チップ上の端子パッドのうちのいくつかを基板上で共通接続して電子部品を構成する場合であっても、その電子部品の製造過程において、チップの機能チェックを適正に行えるようにすることをその課題としている。
【０００７】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【０００８】
すなわち、本願発明の第１の側面によって提供される電子部品は、複数の端子パッドを有する素子チップと、この素子チップが直接搭載され、かつこの素子チップの各端子パッドに導通させられる複数の配線がパターン形成された基板とを有する電子部品であって、上記基板の適部に、外部接続するべき配線のうち、共通接続するべき複数の配線に各々導通する複数の共通接続用補助パッド、および、共通接続チェック用補助パッドが互いに近接して配置されているとともに、上記共通接続するべき複数の配線のうちの選択されたものに各々導通する検査用パッドと、上記共通接続チェック用補助パッドに導通する共通接続チェック用パッドとが配置されており、さらに、上記外部接続するべき配線のうち、上記共通接続するべき配線以外の配線に各々導通する外部接続用端子と、上記共通接続するべき配線のうちの少なくとも１つに導通する外部接続用端子とが上記基板に設けられていることを特徴としている。
【０００９】
好ましい実施形態においては、上記素子チップは、グランド(GND) 用端子パッドと、ロジック電源(VDD) 用端子パッドと、クロック信号(CLK) 用端子パッドと、データイン・アウト(DIN,OUT) 用端子パッドと、複数のアドレス(A0,A1) 用端子パッドと、テスト(TEST)用端子パッドとを備えるＥ2 ＰＲＯＭチップであり、上記外部接続するべき配線のうち共通接続するべき複数の配線は、グランド(GND) 用の配線、および、複数のアドレス(A0,A1) 用の配線であり、上記外部接続するべき配線のうち共通接続するべき配線以外の配線は、ロジック電源(VDD) 用配線と、クロック信号(CLK) 用配線と、データイン・アウト(DIN,OUT) 用配線である。
【００１０】
好ましい実施形態についていえば、ロジック電源(VDD) 用配線と、クロック信号(CLK) 用配線と、データイン・アウト(DIN,OUT) 用配線は、それぞれ独立して、対応する外部接続用端子に至る。一方、複数のアドレス(A0,A1) 用配線およびグランド(GND) 用配線には、それぞれ互いに近接して配置される共通接続用補助パッドが形成される。上記複数のアドレス(A0,A1) 用配線にはさらに、それぞれ検査用パッドが形成される。グランド(GND) 用配線は、対応する外部接続用端子に至る。テスト(TEST)用配線については、たとえば検査用パッドが形成される。さらに、共通接続用補助パッドは互いに近接して配置されるが、本願発明では、共通接続チェック用補助パッドもまた、上記各補助パッドとともに互いに近接配置されるとともに、この共通接続チェック用補助パッドは、独立して、基板の適部に配された共通接続チェック用パッドに至らせられる。
そうすると、上記実施形態の場合、基板に設けられる外部接続用端子は、グランド(GND) 用端子と、ロジック電源(VDD) 用端子と、クロック信号(CLK) 用端子と、データイン・アウト(DIN,OUT) 用端子の４つの端子のみとなる。一方、複数のアドレス(A0,A1) 用配線には、それぞれ検査用パッドが設けられており、テスト(TEST)用配線にも検査用パッドが設けられているので、上記４つの外部接続用端子と、各検査用パッドを用いて、上記Ｅ2 ＰＲＯＭチップに設けられているすべてのパッドを通じた動作検査を適正に行うことができる。
【００１１】
上記複数のアドレス(A0,A1) 用配線は、最終的にグランド(GND) 用配線に共通接続されるが、その操作は、各アドレス用配線およびグランド用配線にそれぞれ互いに近接して設けておいた共通接続用補助パッド上にハンダ等の導電材を塗布するだけでよい。
【００１２】
そうして、各共通接続用補助パッドとともに、共通接続チェック用補助パッドもまた、互いに近接して配置されているので、上記のようにハンダ等の導電材を塗布することによる各共通接続用補助パッドの共通接続が適正に行われている場合には、共通接続チェック用補助パッドもまた、上記各共通接続用補助パッドに対して導通させられる。したがって、たとえば、上記共通接続チェック用補助パッドと導通するように基板の適部に形成される共通接続チェック用パッドと、グランド(GND) 用外部接続端子との間の導通チェックを行うことにより、上記各共通接続用補助パッド間が適正に共通接続されているかどうかを簡易にチェックすることができる。
【００１３】
本願発明の第２の側面によれば、電子部品製造用基板が提供され、これは、上記第１の側面の構成の端子電子部品が橋絡部を介して複数接続されたものである。
【００１４】
このようにすれば、複数の電子部品の製造を一括して効率的に行うことができる。とくに、各単位基板上に搭載されたＥ2 ＰＲＯＭチップなどの素子の上述したような動作検査および基板上の配線の共通接続操作を、順次的または一括して、効率的に行うことができる。
【００１５】
本願発明の第３の側面によれば、上記第２の側面によって提供される電子部品製造用基板を用いた電子部品の製造方法が提供され、この方法は、上記外部接続用端子および／または検査用パッドを利用して上記素子チップの検査を行った後、導電材によって上記各共通接続用補助パッドおよび上記共通接続チェック用補助パッド間を導通させる工程、および、上記共通接続チェック用パッドを用いて上記各共通接続用補助パッドおよび上記共通接続チェック用補助パッド間が正しく導通させられているかをチェックする工程を含むものである。
【００１６】
第１の側面の電子部品についてすでに述べたことから明らかなように、この方法によれば、素子チップを基板に直接搭載し、かつ素子チップ上のパッドの選択したものを基板上で共通接続して電子部品を構成する場合であっても、上記素子チップの機能チェック、動作チェック等を適正に行うことができ、しかも、これらの機能チェック、動作チェック後の共通接続部の信頼性を高度に担保することができる。
【００１７】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細の説明によって明らかとなろう。
【００１８】
【発明の実施の形態】
図１は、本願発明の電子部品製造用基板１の一実施形態の一面側を示しており、図２は他面側を示している。この製造用基板１は、所定形状をした単位基板１０が橋絡部２を介して複数連結されたような形態をもっており、ガラスエポキシ等の基板材料の一面側および他面側にそれぞれ所定の配線、端子ないし各種のパッドを形成した後、各単位基板１０を区画するためのスリット３を橋絡部２を残して打ち抜くことによって得られる。上記配線、端子ないしパッドは、基板材料の表面にたとえば銅などの金属導体層を蒸着等によって形成した後、不要部分をエッチングによって除去するという手法によって形成することができる。
【００１９】
以下、単位基板１０に注目する。各単位基板１０は、矩形状本体部１１から細状延長部１２が延出させたような平面形状をもっている。上記矩形状本体部１１は、後述する素子チップ１５を搭載するに必要十分な大きさでよく、たとえば数ｍｍないし十数ｍｍ角の大きさとされる。
【００２０】
上記単位基板１０の一面側延長部１２ａには、４つの外部接続用端子１６１，１６２，１６３，１６４が形成されている。各端子１６１，１６２，１６３，１６４は、スルーホール１７１，１７２，１７３，１７４により、基板他面側にパターン形成された所定の配線に導通させられる。さらに、上記単位基板１０の矩形状本体部１１の上辺部近傍には、３つの検査用パッド１８１，１８２，１８３および共通接続チェック用パッド１８４が形成されており、各パッド１８１，１８２，１８３，１８４につながる配線１８１ａ，１８２ａ，１８３ａ，１８４ａは、スルーホール１９１，１９２，１９３，１９４により、基板他面側にパターン形成された所定の配線２６ｅ，２６ｆ，２６ｇ，２６ｈに導通させられる。本実施形態においては、上記単位基板１０の矩形状本体部１１の一面側中央部に、上記外部接続用端子１６１〜１６４および各検査用パッド１８１〜１８３ならびに共通接続チェック用パッド１８４の形成と同時に形成された金属導体層による捨てパターン２０が形成されている。そうして、この単位基板１０の一面側は、上記各外部接続用端子１６１〜１６４、各検査用パッド１８１〜１８３、ならびに共通接続チェック用パッド１８４を残して、グリーンレジスト等の絶縁層２１で覆われる。
【００２１】
一方、図２に表れているように、上記単位基板１０の他面側には、所定の配線２６ａ〜２６ｈないしパッド２５ａ〜２５ｇ，２７ａ，２７ｅ，２７ｆ，２７ｈがパターン形成、すなわち、基板材料に形成された金属導体層の不要部分をエッチングによって除去するという手法によって形成される。図２に示すように、単位基板１０の矩形状本体部の他面側中央部には、素子チップ搭載領域２３が設定され、この領域２３には、Ｉ2 Ｃバス方式の汎用Ｅ2 ＰＲＯＭチップ１５ａが直接的にボンディングされる。素子チップ搭載領域２３を囲むようにして、素子チップ上の端子パッドとの間をワイヤボンディングするためのボンディングパッド２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｇが形成される。Ｅ2 ＰＲＯＭチップ１５ａの上面には、図４に詳示するように、グランド(GND) 用端子パッド２４ａと、ロジック電源(VDD) 用端子パッド２４ｂと、クロック信号(CLK) 用端子パッド２４ｃと、データイン・アウト(DIN,OUT) 用端子パッド２４ｄと、２つのアドレス(A0,A1) 用端子パッド２４ｅ，２４ｆと、テスト(TEST)用端子パッド２４ｇとが配置されており、これらの各端子パッドと対応するようにして、上記ボンディングパッド２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｇが基板上に配置される。
【００２２】
素子チップ上のグランド(GND) 用端子パッド２４ａと対応する基板上のボンディングパッド２５ａにつながるグランド用配線２６ａは、基板他面上をグランド用外部接続端子１６１の裏側まで取り回され、スルーホール１７１によって上記グランド用外部接続端子１６１に導通させられている。ロジック電源(VDD) 用端子パッド２４ｂと対応するボンディングパッド２５ｂにつながるロジック電源用配線２６ｂは、基板他面上をロジック電源用外部接続端子１６２の裏側まで取り回され、スルーホール１７２によって上記ロジック電源用外部接続端子１６２に導通させられている。クロック信号(CLK) 用端子パッド２４ｃと対応するボンディングパッド２５ｃにつながるクロック信号用配線２６ｃもまた、基板他面上をクロック信号用外部接続端子１６３の裏側まで取り回され、スルーホール１７３によって上記クロック信号用外部接続端子１６３に導通させられている。さらに、データイン・アウト(DIN,OUT) 用端子パッド２４ｄと対応するボンディングパッド２５ｄにつながるデータ用配線２６ｄもまた、基板他面上をデータ用外部接続端子１６４の裏側まで取り回され、スルーホール１７４によってデータ用外部接続端子１６４に導通させられている。
【００２３】
一方、素子チップ上の第１のアドレス(A0)用端子パッド２４ｅと対応する基板上のボンディングパッド２５ｅにつながる第１アドレス用配線２６ｅの他端部には、９０°の中心角を有する共通接続用補助パッド２７ｅが設けられており、この第１アドレス用配線２６ｅの中間部は、スルーホール１９１を介して、基板一面側に形成した上記検査用パッド１８１に配線１８１ａを介して連絡させられている。また、基板上の第２のアドレス(A1)用端子パッド２４ｆと対応する基板上のボンディングパッド２５ｆにつながる第２アドレス用配線２６ｆの他端部は、上記第１アドレス用配線２６ｅの他端部に形成した共通接続用補助パッド２７ｅの近傍まで引き回され、９０°の中心角を有する共通接続用補助パッド２７ｆが設けられており、この第２アドレス用配線２６ｆの中間部は、スルーホール１９２を介して、基板一面側に形成した上記の検査用パッド１８２に配線１８２ａを介して連絡させられている。さらに、上記グランド用配線２６ａの中間部に形成された枝分かれ部の先端部には、上記第１および第２アドレス用配線用の各共通接続用補助パッド２７ｅ，２７ｆと隣接するようにして、９０°の中間角を有する共通接続用補助パッド２７ａが形成されている。さらに、上記３つの共通接続用補助パッド２７ａ，２７ｅ，２７ｆと協働して全体として円形の補助パッド群を形成するようにして、９０°の中間角を有する共通接続チェック用補助パッド２７ｈが形成されており、この共通接続チェック用補助パッド２７ｈは、基板他面側の配線２６ｈおよびスルーホール１９４を介して、基板一面側に形成した共通接続チェック用パッド１８４に配線１８４ａを介して連絡させられている。そうして、素子チップ上のテスト(TEST)用端子パッド２４ｇと対応する基板上のボンディングパッド２５ｇにつながるテスト用配線２６ｇは、スルーホール１９３を介して基板一面側に形成した検査用パッド１８３に配線１８３ａを介して連絡されている。
【００２４】
その結果、基板他面側において、グランド用配線２６ａ、ロジック電源用配線２６ｂ、クロック信号用配線２６ｃおよびデータ用配線２６ｄは、基板一面側の各外部接続用端子１６１，１６２，１６３，１６４にそれぞれ接続される一方、２つのアドレス用配線２６ｅ，２６ｆおよびテスト用配線２６ｇはそれぞれ基板他面側の各検査用パッド１８１，１８２，１８３に連結され、さらに、上記グランド用配線２６ａと２つのアドレス用配線２６ｅ，２６ｆには、互いに近接配置された共通接続用補助パッド２７ａ，２７ｅ，２７ｆが形成され、これら共通接続用パッド２７ａ，２７ｅ，２７ｆと協働して円形の補助パッド群を形成するように配置された共通接続チェック用補助パッド２７ｈは、基板他面側の共通接続チェック用パッド１８４に連結されることになる。この基板一面側においては、素子搭載領域２３および補助パッド群２７ａ，２７ｅ，２７ｆ，２７ｈを残して、グリーンレジスト等の保護層２９で覆われる。
【００２５】
次に、上記の配線、端子およびパッドが各単位基板に形成された集合基板１を使用して汎用Ｅ2 ＰＲＯＭチップ１５ａを用いた簡易な情報記憶デバイスを製造する手順について説明する。
【００２６】
まず、各単位基板の素子チップ搭載領域２３には、Ｅ2 ＰＲＯＭチップ１５ａがボンディングされ、このチップ上の端子パッド２４ａ，２４ｂ，２４ｃ，２４ｄ，２４ｅ，２５ｆ，２４ｇとそれぞれ対応するボンディングパッド２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｇ間がワイヤボンディングによって結線される。そして、チップ２５ａおよびワイヤボンディング部は、熱硬化性樹脂を塗布し、かつ硬化させることによって形成される保護層２８によって覆われる。この状態において、上記集合配置された３つの共通接続用補助パッド２７ａ，２７ｅ，２７ｆおよび共通接続チェック用補助パッド２７ｈは互いに分離独立しているので、チップ上に形成された７つの端子パッド２４ａ，２４ｂ，２４ｃ，２４ｄ，２４ｅ，２４ｆ，２４ｇへの電気的連絡は、４つの外部接続用端子１６１，１６２，１６３，１６４および３つの検査用パッド１８１，１８２，１８３に測定プローブを接触させることにより、基板一面側から行うことができる。したがって、チップ上のすべての端子パッドに関連する機能チェックあるいは動作チェックを問題なく行うことができ、この時点で、不良のチップを特定することができる。
【００２７】
次に、集合配置された共通接続用補助パッド２７ａ，２７ｅ，２７ｆおよび共通接続チェック用補助パッド２７ｈ上にハンダ等の導電材を塗布することにより、２つのアドレス用配線２６ｅ，２６ｆ、ひいては、チップ上の２つのアドレス(A0,A1) 用端子パッド２４ｅ，２４ｆを、グランド用配線２６ａに共通接続することができる。
【００２８】
上述のように、３つの共通接続用補助パッド２７ａ，２７ｅ，２７ｆおよび共通接続チェック用補助パッド２７ｈは、協働して円形の補助パッド群を形成するように互いに近接配置されいてるので、上記のようにハンダ等の導電材を塗布することによる各共通接続用補助パッド２７ａ，２７ｅ，２７ｆの共通接続が適正に行われている場合には、共通接続チェック用補助パッド２７ｈもまた、上記各共通接続用補助パッド２７ａ，２７ｅ，２７ｆに対して導通させられる。したがって、たとえば、基板一面側に形成され、かつ上記共通接続チェック用補助パッド２７ｈと導通する上記の共通接続チェック用パッド１８４とグランド用外部接続端子１６１との間の導通チェックを行うことにより、上記各共通接続用補助パッド２７ａ，２７ｅ，２７ｆ間が適正に共通接続されているかどうかを簡易にチェックすることができる。
【００２９】
こうして、製造用基板における各単位基板１０についての上述の構成を施した後は、橋絡部２を打ち抜き切除することにより、図５および図６に示した単位デバイスが得られる。
【図面の簡単な説明】
【図１】本願発明の電子部品の一実施形態である情報記憶デバイスを製造するための集合基板の一面側部分平面図である。
【図２】本願発明の電子部品の一実施形態である情報記憶デバイスを製造するための集合基板の他面側部分平面図である。
【図３】図２の要部拡大図である。
【図４】本願発明の電子部品の一実施形態である情報記憶デバイスの製造に使用するＥ2 ＰＲＯＭチップ上の端子パッドの配置図である。
【図５】本願発明の電子部品の一実施形態である情報記憶デバイスの一面側平面図である。
【図６】本願発明の電子部品の一実施形態である情報記憶デバイスの他面側平面図である。
【図７】図５のVII −VII 線に沿う断面図である。
【図８】従来例の説明図である。
【符号の説明】
１ 製造用集合基板
２ 橋絡部
１０ 単位基板
１５ 素子チップ
１５ａ Ｅ2 ＰＲＯＭ
１６１〜１６４ 外部接続用端子
１７１〜１７４ スルーホール
１８１〜１８３ 検査用パッド
１８４ 共通接続チェック用パッド
２４ａ〜２４ｇ （素子チップ上の）端子パッド
２５ａ〜２５ｇ （基板上の）ボンディングパッド
２６ａ〜２６ｈ （基板上の）配線
２７ａ，２７ｅ，２７ｆ 共通接続用補助パッド
２７ｈ 共通接続チェック用補助パッド
Claims (5)
- 複数の端子パッドを有する素子チップと、この素子チップが直接搭載され、かつこの素子チップの各端子パッドに導通させられる複数の配線がパターン形成された基板とを有する電子部品であって、
上記基板の適部に、外部接続するべき配線のうち、共通接続するべき複数の配線に各々導通する複数の共通接続用補助パッド、および、共通接続チェック用補助パッドが互いに近接して配置されているとともに、
上記共通接続するべき複数の配線のうちの選択されたものに各々導通する検査用パッドと、上記共通接続チェック用補助パッドに導通する共通接続チェック用パッドとが配置されており、さらに、
上記外部接続するべき配線のうち、上記共通接続するべき配線以外の配線に各々導通する外部接続用端子と、上記共通接続するべき配線のうちの少なくとも１つに導通する外部接続用端子とが上記基板に設けられていることを特徴とする、電子部品。 - 上記素子チップは、グランド(GND) 用端子パッドと、ロジック電源(VDD) 用端子パッドと、クロック信号(CLK) 用端子パッドと、データイン・アウト(DIN,OUT) 用端子パッドと、複数のアドレス(A0,A1) 用端子パッドと、テスト(TEST)用端子パッドとを備えるＥ2 ＰＲＯＭチップであり、
上記外部接続するべき配線のうち共通接続するべき複数の配線は、グランド(GND) 用の配線、および、複数のアドレス(A0,A1) 用の配線であり、
上記外部接続するべき配線のうち共通接続するべき配線以外の配線は、ロジック電源(VDD) 用配線と、クロック信号(CLK) 用配線と、データイン・アウト(DIN,OUT) 用配線である、請求項１に記載の電子部品。 - 請求項１または請求項２に記載した構成の単位電子部品が橋絡部を介して複数接続されている、電子部品製造用基板。
- 請求項３に記載した電子部品製造用基板を用いて電子部品を製造する方法であって、
上記外部接続用端子および／または検査用パッドを利用して上記素子チップの検査を行った後、導電材によって上記各共通接続用補助パッドおよび上記共通接続チェック用補助パッド間を導通させる工程、および、
上記共通接続チェック用パッドを用いて上記各共通接続用補助パッドおよび上記共通接続チェック用補助パッド間が正しく導通させられているかをチェックする工程を含むことを特徴とする、電子部品の製造方法。 - 上記各共通接続用補助パッドおよび上記共通接続チェック用補助パッドは、導電材によって導通させられている、請求項１または請求項２に記載の電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27577695A JP3740197B2 (ja) | 1995-10-24 | 1995-10-24 | 電子部品、電子部品製造用基板および電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27577695A JP3740197B2 (ja) | 1995-10-24 | 1995-10-24 | 電子部品、電子部品製造用基板および電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09116245A JPH09116245A (ja) | 1997-05-02 |
| JP3740197B2 true JP3740197B2 (ja) | 2006-02-01 |
Family
ID=17560248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27577695A Expired - Fee Related JP3740197B2 (ja) | 1995-10-24 | 1995-10-24 | 電子部品、電子部品製造用基板および電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3740197B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000057120A (ja) * | 1998-08-05 | 2000-02-25 | Nec Corp | Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ |
| CN113395828A (zh) * | 2021-05-27 | 2021-09-14 | 合肥鑫晟光电科技有限公司 | 一种印制电路板、显示面板以及电子设备 |
-
1995
- 1995-10-24 JP JP27577695A patent/JP3740197B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09116245A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100503977B1 (ko) | 플렉시블 배선기판 소편 및 배선시트 | |
| KR20090012242A (ko) | 전자 부품을 구비한 프로브 구조 | |
| JPH11191577A (ja) | テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器 | |
| KR20050035161A (ko) | 반도체 부품 | |
| US6026221A (en) | Prototyping multichip module | |
| JPH0773106B2 (ja) | 半導体装置の製造方法 | |
| US20020153619A1 (en) | Semiconductor chip having pads with plural junctions for different assembly methods | |
| JP3740197B2 (ja) | 電子部品、電子部品製造用基板および電子部品の製造方法 | |
| US4310811A (en) | Reworkable multi-layer printed circuit board | |
| JPS60105269A (ja) | ハイブリツド回路の製造方法 | |
| US7091613B1 (en) | Elongated bonding pad for wire bonding and sort probing | |
| KR100560825B1 (ko) | 배선 기판 및 그 제조 방법, 반도체 장치 및 전자기기 | |
| JPH04129250A (ja) | 薄型混成集積回路基板 | |
| US6683468B1 (en) | Method and apparatus for coupling to a device packaged using a ball grid array | |
| JP3885975B2 (ja) | 電子部品製造用基板 | |
| JP2002050715A (ja) | 半導体パッケージの製造方法 | |
| JPH0964086A (ja) | 結線用パッド | |
| JPH0482244A (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JPH09129991A (ja) | 電子部品の製造方法および基板分割装置 | |
| JP2004022907A (ja) | 半導体装置及びその製造方法 | |
| JPH11352149A (ja) | プロービングカード | |
| JP3471978B2 (ja) | 電子部品、電子部品製造用基板および電子部品の製造方法 | |
| JPH0639479Y2 (ja) | プリント配線板 | |
| JP4056252B2 (ja) | 半導体装置の製造方法 | |
| JP2533810B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |