JP2006344740A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2006344740A
JP2006344740A JP2005168414A JP2005168414A JP2006344740A JP 2006344740 A JP2006344740 A JP 2006344740A JP 2005168414 A JP2005168414 A JP 2005168414A JP 2005168414 A JP2005168414 A JP 2005168414A JP 2006344740 A JP2006344740 A JP 2006344740A
Authority
JP
Japan
Prior art keywords
wiring
ground
power supply
semiconductor chip
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005168414A
Other languages
English (en)
Inventor
Yoshitaka Kawase
義貴 川▲瀬▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005168414A priority Critical patent/JP2006344740A/ja
Publication of JP2006344740A publication Critical patent/JP2006344740A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】半導体チップからマザーボードまでの電流経路のインダクタンスを極力小さくする。
【解決手段】半導体チップ１０１と、半導体チップを実装するインターポーザ基板４０６とを具備し、インターポーザ基板は、半導体チップの周囲に配置され、櫛歯構造の複数の突起状の第１の配線部４０３ａであって半導体チップのグラウンドパッドと接続される第１の配線部を有するグラウンド用周回配線４０３と、半導体チップの周囲に配置され、櫛歯構造で且つグラウンド用周回配線の突起状の第１の配線部と交互に形成された複数の突起状の第２の配線部４０４ａであって半導体チップの電源パッドと接続される第２の配線部を有する電源用周回配線４０４と、第１の配線部に配置され、第１の配線部をグラウンドと接続するためのグラウンド用ビア４０５ｂと、第２の配線部に配置され、第２の配線部を電源と接続するための電源用ビア４０５ａとを備える。
【選択図】 図１

Description

本発明は、半導体パッケージに関するものである。
半導体パッケージは、半導体チップとマザーボード基板を電気的に接続するという役割を持っている。具体的には、半導体チップにマザーボードから安定した電源を供給する役割と、半導体チップ内部回路で生成した信号をマザーボード基板上配線に伝達する、また逆にマザーボード基板上配線の信号を半導体チップに伝達する役割の２つがある。しかし、近年の電子回路の高速化、高集積化により電源／グラウンドバウンスノイズが発生し、半導体チップへの電源供給品質が低下する傾向にある。その結果、電源／グラウンドバウンスノイズが出力回路に伝搬して、そのノイズがマザーボード上に拡がっていくことで放射ノイズの増大を招いている。
電源／グラウンドバウンスの変動は、配線のパターンによって増減するインダクタンス成分に高周波電流が流れることが原因で発生する。そのインダクタンス成分は配線の長さに比例して大きくなるため、半導体チップからマザーボードまでの電気経路を如何に短くするかが重要であり、半導体およびそれを搭載したプリント回路板の性能を決めるパラメータの一つとなっている。
図９に示すように、従来は、半導体チップ１１０１全体に安定した電源を供給するために、半導体チップ内部でも電源用周回配線およびグラウンド用周回配線を設けている。さらに半導体チップ近傍のインターポーザ基板上にも電源用周回配線１１０２およびグラウンド用周回配線１１０３を配置している。通常、デバイスの動作上、グラウンド側のマージンが厳しいため、少しでも配線が短くなるようにグラウンド用周回配線を内側、すなわち半導体チップ近傍側に配置する。その外側に電源用周回配線を配置する。半導体チップ上のパッドと電源用周回配線およびグラウンド用周回配線を電気的に接続するためにワイヤボンディング配線１１０４ａ，１１０４ｂが使用される。このような場合、グラウンド用ワイヤボンディング配線１１０４ｂは短くなるが、電源用ワイヤボンディング配線１１０４ａは電源用周回配線１１０２が外側にある限り、グラウンド用より長くなる。
そこで、両者共に短くするために、特開平１１−１２５７６７号公報（特許文献１）には、ワイヤボンディングパッドを入れ子構造に配置して、そのパッドを周回配線と電気的に接続することが開示されている。また、同様な従来例として、特開２０００−２６０８０９号公報（特許文献２）には、図１０に示すように、半導体チップ１１０１の周囲のグラウンド用周回配線１１０５及び電源用周回配線１１０６を櫛歯状にした構造のパッケージが提案されている。
特開平１１−１２５７６７号公報 特開２０００−２６０８０９号公報
しかしながら、上記従来例では半導体チップから電源／グラウンド用周回配線までのインダクタンス成分は小さくできるが、マザーボードまでの電流経路を最短にできない欠点があった。
その理由を、図１１および図１２を用いて説明する。図１１は半導体チップ２０１からマザーボードまでのグラウンド配線経路を示す図であり、図１２は半導体チップ２０１からマザーボードまでの電源配線経路を示す図である。
半導体チップ２０１上の電源／グラウンドパッドからマザーボード上の電源／グラウンドパッドまでの電流経路２１１，３１１としては、半導体チップ２０１上のパッド、ワイヤボンディング配線２０２，３０２、インターポーザ基板上ボンディングパッド及び電源／グラウンド用周回配線２０３，２０４、ビア２０５，３０５、インターポーザ基板２０６が多層の場合はグラウンドプレーン２０７及び電源プレーン２０８、ビア２１５，３１５、ボール２１０，３１０、マザーボード上パッドが挙げられる。この場合、ワイヤボンディングパッド２０３，２０４を入れ子構造とする、もしくは電源／グラウンド用周回配線２０３，２０４を櫛歯状とするだけでは、図１１、図１２に２０２ａ，３０２ａで示すような無駄な配線長が生じてしまい、ワイヤボンディング配線２０２，３０２がパッドもしくは周回配線と接続した点からビア２０５，３０５で電源／グラウンドプレーン２０７，２０８もしくは裏層２０９に繋がる経路が最短ではなくなるという問題がある。
したがって、本発明は上述した課題に鑑みてなされたものであり、その目的は、半導体チップからマザーボードまでの電流経路のインダクタンスを極力小さくすることである。
上述した課題を解決し、目的を達成するために、本発明に係わる半導体パッケージは、半導体チップと、該半導体チップを実装するインターポーザ基板とを具備し、前記インターポーザ基板は、該半導体チップの周囲に配置され、前記半導体チップのグラウンドパッドと接続される、櫛歯構造をなす複数の突起状の第１の配線部を有するグラウンド用周回配線と、前記半導体チップの周囲に配置され、前記半導体チップの電源パッドと接続され、且つ前記グラウンド用周回配線の突起状の第１の配線部と交互に形成された櫛歯構造をなす複数の突起状の第２の配線部を有する電源用周回配線と、前記第１の配線部に配置され、該第１の配線部をグラウンドと接続するためのグラウンド用ビアと、前記第２の配線部に配置され、該第２の配線部を電源と接続するための電源用ビアとを備えることを特徴とする。
また、この発明に係わる半導体パッケージにおいて、前記第１及び第２の配線部の幅が０．３ｍｍ以上であり、且つ交互に配置された前記第１及び第２の配線部の噛み合う長さが０．３ｍｍ以上であることを特徴とする。
また、この発明に係わる半導体パッケージにおいて、前記第１及び第２の配線部の先端が円弧形状であることを特徴とする。
また、この発明に係わる半導体パッケージにおいて、前記第１及び第２の配線部の先端の円弧形状の直径が０．３ｍｍ以上であることを特徴とする。
また、この発明に係わる半導体パッケージにおいて、前記第１及び第２の配線部の先端が波型形状であることを特徴とする。
また、この発明に係わる半導体パッケージにおいて、前記グラウンド用周回配線と前記電源用周回配線とが弧状に形成されていることを特徴とする。
本発明によれば、半導体チップからマザーボードまでの電流経路のインダクタンスを極力小さくすることが可能となる。
以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。
図１は、本発明の実施形態における、半導体チップと電源用周回配線及びグラウンド用周回配線の接続状態を示す平面図である。
半導体チップ１０１に安定な電源供給を行うために、インターポーザ基板４０６上の電源用周回配線４０４とグラウンド用周回配線４０３間を櫛歯状の構造とする。その櫛歯状（突起）部分４０４ａ，４０３ａにワイヤボンディング配線１０２ａ，１０２ｂを接続すると同時に、電源用ビア４０５ａ及びグラウンド用ビア４０５ｂを櫛歯状部分の近傍に設けた構造とする。このとき、電源用ワイヤボンディング配線１０２ａとグラウンド用ワイヤボンディング配線１０２ｂをほぼ等長とし、電源用ビア４０５ａとグラウンド用ビア４０５ｂをほぼ一直線上に並ぶように配置する。
以下、各実施形態について具体的に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体パッケージと電源用周回配線及びグラウンド用周回配線との接続状態を示す平面図である。図２及び図３は、第１の実施形態の半導体パッケージの側断面図である。
図１乃至図３において、半導体パッケージは、半導体チップ１０１と、ワイヤボンディング配線１０２ａ，１０２ｂと、電源用周回配線４０４とグラウンド用周回配線４０３とビア４０５ａ，４０５ｂ，４１５ａ，４１５ｂとを有するインターポーザ基板４０６とを備えている。
電源用周回配線４０４とグラウンド用周回配線４０３間には、櫛歯状構造が形成されている。すなわち、電源用周回配線４０４及びグラウンド用周回配線４０３には、交互に延びる突起配線４０４ａ，４０３ａが形成されている。そして、電源用周回配線４０４から延びる突起配線４０４ａには、半導体チップ１０１の電源用接続パッドがワイヤボンディング配線１０２ａにより接続されている。また、グラウンド用周回配線部４０３から延びる突起配線４０３ａには、半導体チップ１０１のグラウンド用接続パッドがワイヤボンディング配線１０２ｂにより接続されている。
この突起配線４０４ａ上には、図１、図３に示すように、多層構造のインターポーザ基板４０６の内部電源プレーン４０８と電気的に接続される電源ビア４０５ａが配置されている。また、突起配線４０３ａ上には、図１、図２に示すように、多層構造のインターポーザ基板４０６の内部グラウンドプレーン４０７と電気的に接続されるグラウンドビア４０５ｂが配置されている。なお、複数の電源ビア４０５ａとグラウンドビア４０５ｂは、図１において一直線上に並ぶように、突起配線４０４ａ及び突起配線４０３ａのそれぞれの中間部に配置されるのが好ましい。
また、櫛歯状の電源配線部（突起配線４０４ａ）とグラウンド配線部（突起配線４０３ａ）の幅は０．３ｍｍ以上、櫛歯状電源配線部とグラウンド配線部の噛み合う長さは０．３ｍｍ以上とする。これにより、電源供給を安定に確保できる。また、高周波電流による電圧変動はインダクタンス成分が支配的なので、櫛歯状の電源配線部とグラウンド配線部に配置されるビア径は０．３ｍｍ以上とする。これにより、インダクタンス成分を小さくできる。
内部電源プレーン４０８は、さらに電源ビア４１５ａにより、はんだボール５１０を介して、マザーボード基板２００１の電源用パッド２００２に接続されている。また、内部グラウンドプレーン４０７は、さらにグラウンドビア４１５ｂにより、はんだボール４１０を介して、マザーボード基板２００１のグラウンド用パッド２００３に接続されている。
なお、インターポーザ基板４０６が多層構造でない場合には、突起配線４０４ａが、電源ビア４０５ａとはんだボールを介して、直接マザーボード基板２００１の電源用パッドに接続される。また、同様に、突起配線４０３ａが、グラウンドビア４０５ｂを介して、直接マザーボード基板２００１のグラウンド用パッドに接続される。
上記のように、本実施形態では、電源用周回配線４０４とグラウンド用周回配線４０３間に櫛歯状構造を形成しているので、電源用ワイヤボンディング配線１０２ａとグラウンド用ワイヤボンディング配線１０２ｂをほぼ等長とすることができる。これにより、インダクタンスを小さくするとともに、等長にして隣接して配置するために、相互インダクタンスが働き、実効インダクタンスを低減させることができる。
また、電源ビア４０５ａが突起配線４０４ａ部に配置され、グラウンドビア４０５ｂが突起配線４０３ａ部に配置されていることにより、図１１、図１２に２０２ａ，３０２ａで示したような無駄な配線長が無くなり、半導体チップ１０１からマザーボード基板２００１のはんだボール５１０，４１０までの電流経路を最短にすることができる。さらに、電源ビア４０５ａとグラウンドビア４０５ｂを近傍に配置できるため、ワイヤボンディング配線同様、実効インダクタンスを低減させることができる。
（第２の実施形態）
図４は、第２の実施形態における、半導体チップと電源用周回配線及びグラウンド用周回配線の接続状態を示す平面図である。
第２の実施形態は、半導体チップ１０１の電源用パッドの間に複数のグラウンド用パッドが存在する例である。
図４に示すように、半導体チップ１０１の電源用パッド１０１ｃの間に複数のグラウンド用パッド１０１ｄ，１０１ｅが存在する場合には、電源用パッド１０１ｃに対応する突起配線４０４ａの間の突起配線４０３ａをグラウンド用パッド１０１ｄ，１０１ｅの数分だけ連続した形状とする。そして、隣に電源用パッドが存在しないグラウンドパッド１０１ｅに対応するワイヤボンディング配線１０２ｃは、両隣のワイヤボンディング配線１０２ｂと同一長さとせず、図４に示すようにグラウンド用ビア４０５ｂに対して電流経路が最短の長さとなるように設定する。
このようにすることで、半導体チップ１０１の電源用パッドの間に複数のグラウンド用パッドが存在する場合でも、半導体チップ１０１からマザーボード基板２００１のはんだボール４１０までの電流経路を最短にすることができる。
（第３の実施形態）
図５は、第３の実施形態における、半導体チップと電源用周回配線及びグラウンド用周回配線の接続状態を示す平面図である。
この第３の実施形態では、半導体チップ１０１の電源用パッドの間に複数のグラウンド用パッドが存在する場合でも、第２の実施形態のように電源用パッド１０１ｃに対応する突起配線４０４ａの間の突起配線４０３ａをグラウンド用パッド１０１ｄ，１０１ｅの数分だけ連続した形状とはせず、電源側の突起配線４０４ｂを１つ追加する。
これにより、電源／グラウンド間の容量が増えることで、電源系インピーダンスを低く、安定に保つ効果が得られる。
（第４の実施形態）
図６は、第４の実施形態における、半導体チップと電源用周回配線及びグラウンド用周回配線の接続状態を示す平面図である。
この第４の実施形態では、第１の実施形態における突起配線４０４ａ，４０３ａの先端部分をビア４０５ａ，４０５ｂの形状に準じた円形である構造とする。こうすることで、より櫛歯状配線部分（突起配線４０４ａ，４０３ａ）を短くすることができるため、インダクタンスも低減できる効果がある。
なお、櫛歯状の電源配線部とグラウンド配線部の先端（突起配線４０４ａ，４０３ａの先端）の円形の直径は０．３ｍｍ以上とする。これにより、電源供給を安定に確保できる。
（第５の実施形態）
図７は、第５の実施形態における、半導体チップと電源用周回配線及びグラウンド用周回配線の接続状態を示す平面図である。
この第５の実施形態では、第１の実施形態における櫛歯状配線（電源用周回配線４０４、突起配線４０４ａ、グラウンド用周回配線４０３、突起配線４０３ａ）を波型の構造とする。
波型の形状とすることで、櫛歯状（突起）構造とするよりも平面（ベタ）に近い形となるので、安定した電源の供給が可能となる。
（第６の実施形態）
図８は、第６の実施形態における、半導体チップと電源用周回配線及びグラウンド用周回配線の接続状態を示す平面図である。
この第６の実施形態では、第１の実施形態の構造において、チップサイズとパッケージサイズの関係から発生するワイヤボンディングの長さの違いを相殺するために、電源用周回配線４０４とグラウンド用周回配線４０３間で櫛歯状構造を作りつつ、電源用周回配線４０４とグラウンド用周回配線４０３を円弧状とする。こうすることで、チップ４角におけるワイヤボンディングの長さの違いをなくし、インダクタンスも最小限に抑える効果が得られる。
以上説明したように、上記の実施形態によれば、電源用周回配線とグラウンド用周回配線間で櫛歯状構造とすることで、電源用ワイヤボンディングとグラウンド用ワイヤボンディングを短くかつ等長にすることができる。短くすることで、ワイヤボンディング部のインダクタンス成分を低くできる。また、等長にすることで相互インダクタンス作用により、実効インダクタンスを低減させることができるため、高周波電流が流れた際の電圧変動を抑制することができる。さらに、櫛歯状配線部に電源／グラウンドプレーンまたは電源／グラウンドパターンと電気接続するビアを設けることで、ボンディングされた地点からビアを経由して、マザーボードまでの電流経路を最短にすることができる。また、電源とグラウンド電流経路を常に近傍で平行させた構成にできるため、マザーボードに配置させるバイパスコンデンサまでの距離を短くでき、高周波電流による電圧変動を抑制することが可能となる。
また、櫛歯状の電源配線部とグラウンド配線部の幅を０．３ｍｍ以上、櫛歯状電源配線部とグラウンド配線部の噛み合う長さを０．３ｍｍ以上とすることで、電源供給を安定に確保できる。高周波電流による電圧変動はインダクタンス成分が支配的なので、櫛歯状の電源配線部とグラウンド配線部に配置されるビア径を０．３ｍｍ以上とすることでインダクタンス成分を小さくできる。
また、櫛歯状の電源配線部とグラウンド配線部の先端が円形であることで、ビアを配置したときに無駄な配線部を最小限に抑えた櫛歯を構成することができる。従って、インダクタンス成分も最小に抑えることができる。
また、櫛歯状の電源配線部とグラウンド配線部の先端の円形の直径を０．３ｍｍ以上とすることで、電源供給を安定に確保できる。
また、櫛歯状の電源配線部とグラウンド配線部を波形とすることで、櫛歯状構造のような突起を設けるよりも平面（ベタ）に近い形とし、電源とグラウンド間の容量を増やした構造とすることでより安定した電源を供給できる。
また、櫛歯状の電源配線とグラウンド配線を弧状構造とすることで、チップサイズとパッケージサイズの関係から発生するワイヤボンディングの長さの違いによるインダクタンス成分を等しくかつ小さくすることができる。チップ４角に配置される電源用およびグラウンド用ワイヤボンディング長はチップの辺の中央に配置されるワイヤボンディング長より長くなってしまう。その長くなった分を櫛歯状の電源配線とグラウンド配線を弧状構造とすることで相殺させる。そして、半導体チップ全体に安定した電源を供給することができる。
本発明の第１の実施形態に係る半導体パッケージと電源用周回配線及びグラウンド用周回配線との接続状態を示す平面図である。 第１の実施形態におけるグラウンド側の電流経路を説明する図である。 第１の実施形態における電源側の電流経路を説明する図である。 第２の実施形態における、半導体チップと電源用周回配線及びグラウンド用周回配線の接続状態を示す平面図である。 第３の実施形態における、半導体チップと電源用周回配線及びグラウンド用周回配線の接続状態を示す平面図である。 第４の実施形態における、半導体チップと電源用周回配線及びグラウンド用周回配線の接続状態を示す平面図である。 第５の実施形態における、半導体チップと電源用周回配線及びグラウンド用周回配線の接続状態を示す平面図である。 第６の実施形態における、半導体チップと電源用周回配線及びグラウンド用周回配線の接続状態を示す平面図である。 従来例を示す図である。 従来例を示す図である。 従来例におけるグラウンド側の電流経路を説明する図である。 従来例における電源側の電流経路を説明する図である。
符号の説明
１０１ 半導体チップ
１０２ａ，１０２ｂ，１０２ｃ ワイヤボンディング配線
４０３ グラウンド用周回配線
４０４ 電源用周回配線
４０５ａ 電源ビア
４０５ｂ グラウンドビア
４０６ インターポーザ基板
４０７ グラウンドプレーン
４０８ 電源プレーン
４０９ インターポーザ基板の裏層
４１０，５１０ はんだボール
４１１ グラウンド側電流経路
５１１ 電源側電流経路

Claims (6)

  1. 半導体チップと、
    該半導体チップを実装するインターポーザ基板とを具備し、
    前記インターポーザ基板は、
    該半導体チップの周囲に配置され、前記半導体チップのグラウンドパッドと接続される、櫛歯構造をなす複数の突起状の第１の配線部を有するグラウンド用周回配線と、
    前記半導体チップの周囲に配置され、前記半導体チップの電源パッドと接続され、且つ前記グラウンド用周回配線の突起状の第１の配線部と交互に形成された櫛歯構造をなす複数の突起状の第２の配線部を有する電源用周回配線と、
    前記第１の配線部に配置され、該第１の配線部をグラウンドと接続するためのグラウンド用ビアと、
    前記第２の配線部に配置され、該第２の配線部を電源と接続するための電源用ビアとを備えることを特徴とする半導体パッケージ。
  2. 前記第１及び第２の配線部の幅が０．３ｍｍ以上であり、且つ交互に配置された前記第１及び第２の配線部の噛み合う長さが０．３ｍｍ以上であることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記第１及び第２の配線部の先端が円弧形状であることを特徴とする請求項１に記載の半導体パッケージ。
  4. 前記第１及び第２の配線部の先端の円弧形状の直径が０．３ｍｍ以上であることを特徴とする請求項３に記載の半導体パッケージ。
  5. 前記第１及び第２の配線部の先端が波型形状であることを特徴とする請求項１に記載の半導体パッケージ。
  6. 前記グラウンド用周回配線と前記電源用周回配線とが弧状に形成されていることを特徴とする請求項１に記載の半導体パッケージ。
JP2005168414A 2005-06-08 2005-06-08 半導体パッケージ Withdrawn JP2006344740A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005168414A JP2006344740A (ja) 2005-06-08 2005-06-08 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005168414A JP2006344740A (ja) 2005-06-08 2005-06-08 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2006344740A true JP2006344740A (ja) 2006-12-21

Family

ID=37641484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005168414A Withdrawn JP2006344740A (ja) 2005-06-08 2005-06-08 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2006344740A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010349A1 (ja) * 2009-07-23 2011-01-27 株式会社アドバンテスト 試験装置
US7952361B2 (en) 2009-07-14 2011-05-31 Advantest Corporation Test apparatus
US8558560B2 (en) 2009-07-23 2013-10-15 Advantest Corporation Test apparatus, additional circuit and test board for judgment based on peak current
US8558559B2 (en) 2009-07-23 2013-10-15 Advantest Corporation Test apparatus, additional circuit and test board for calculating load current of a device under test
JP2014229679A (ja) * 2013-05-21 2014-12-08 株式会社リコー 半導体装置
JP2016189499A (ja) * 2016-08-12 2016-11-04 ルネサスエレクトロニクス株式会社 半導体装置
US10050011B2 (en) 2012-09-13 2018-08-14 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP2019075442A (ja) * 2017-10-13 2019-05-16 ルネサスエレクトロニクス株式会社 半導体装置
CN110784996A (zh) * 2018-07-26 2020-02-11 京瓷株式会社 布线基板
JP2020025061A (ja) * 2018-07-26 2020-02-13 京セラ株式会社 配線基板

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952361B2 (en) 2009-07-14 2011-05-31 Advantest Corporation Test apparatus
US8164351B2 (en) 2009-07-23 2012-04-24 Advantest Corporation Test apparatus
US8558560B2 (en) 2009-07-23 2013-10-15 Advantest Corporation Test apparatus, additional circuit and test board for judgment based on peak current
US8558559B2 (en) 2009-07-23 2013-10-15 Advantest Corporation Test apparatus, additional circuit and test board for calculating load current of a device under test
WO2011010349A1 (ja) * 2009-07-23 2011-01-27 株式会社アドバンテスト 試験装置
US10050011B2 (en) 2012-09-13 2018-08-14 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP2014229679A (ja) * 2013-05-21 2014-12-08 株式会社リコー 半導体装置
JP2016189499A (ja) * 2016-08-12 2016-11-04 ルネサスエレクトロニクス株式会社 半導体装置
JP2019075442A (ja) * 2017-10-13 2019-05-16 ルネサスエレクトロニクス株式会社 半導体装置
TWI770287B (zh) * 2017-10-13 2022-07-11 日商瑞薩電子股份有限公司 半導體裝置
CN110784996A (zh) * 2018-07-26 2020-02-11 京瓷株式会社 布线基板
JP2020025061A (ja) * 2018-07-26 2020-02-13 京セラ株式会社 配線基板
JP7017995B2 (ja) 2018-07-26 2022-02-09 京セラ株式会社 配線基板
CN110784996B (zh) * 2018-07-26 2022-03-22 京瓷株式会社 布线基板

Similar Documents

Publication Publication Date Title
JP2006344740A (ja) 半導体パッケージ
JP3647307B2 (ja) プリント配線基板および電子機器
US20080003846A1 (en) Circuit board unit
JP2010010492A (ja) 半導体装置および半導体集積回路
US20100252936A1 (en) Semiconductor module and portable devices
JP5533881B2 (ja) 電子装置及びノイズ抑制方法
JP5190811B2 (ja) 電源モジュール
JP4983906B2 (ja) 電子部品内蔵モジュール
JP2006245618A (ja) 受動素子内蔵半導体装置
JP2006270026A (ja) 配線構造、プリント配線板、集積回路および電子機器
JP6544981B2 (ja) プリント配線基板
JP5146019B2 (ja) 高周波モジュールとこれを用いた電子機器
JP4996193B2 (ja) 配線基板、半導体パッケージ
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP4083142B2 (ja) 半導体装置
JP2002057418A (ja) プリント配線基板
JP6871752B2 (ja) プリント回路基板及びプリント回路装置
WO2012153835A1 (ja) プリント配線基板
JP2016076577A (ja) 圧電トランス及びこれを用いた電源用回路モジュール
JP4545537B2 (ja) 半導体装置及び半導体装置ユニット
JP6399969B2 (ja) プリント基板
JP4215530B2 (ja) 回路装置
JP4214470B2 (ja) Ｓａｗ発振器
JP5907003B2 (ja) 圧電発振器
JP5375797B2 (ja) 回路装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902