CN110784996A - 布线基板 - Google Patents

布线基板 Download PDF

Info

Publication number
CN110784996A
CN110784996A CN201910633982.0A CN201910633982A CN110784996A CN 110784996 A CN110784996 A CN 110784996A CN 201910633982 A CN201910633982 A CN 201910633982A CN 110784996 A CN110784996 A CN 110784996A
Authority
CN
China
Prior art keywords
conductor
power supply
region
planar conductor
linear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910633982.0A
Other languages
English (en)
Other versions
CN110784996B (zh
Inventor
樋渡俊弘
上村林太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018157551A external-priority patent/JP7017995B2/ja
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN110784996A publication Critical patent/CN110784996A/zh
Application granted granted Critical
Publication of CN110784996B publication Critical patent/CN110784996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本公开的布线基板具有：绝缘基体(2)，具有包括搭载区域(5a)的第1表面(5)、与外部基板连接的第2表面(6)；电源用导体(3P)，具有位于搭载区域周围的单侧区域(5b)的第1面状导体(3PF)、以梳齿状态向搭载区域突出的第1线状导体(3PL)；接地用导体(3G)，具有位于搭载区域周围的相反侧区域(5c)的第2面状导体(3GF)、与第1线状导体(3PL)交替邻接地以梳齿状态向搭载区域突出的第2线状导体(3GL)；电源用端子(11)，经由在第2表面中在俯视透视时位于与第1面状导体重叠的第1区域的第1贯通导体而与第1面状导体电连接；以及接地用端子(12)，经由位于与第2面状导体重叠的第2区域的第2贯通导体而与第2面状导体电连接。

Description

布线基板
技术领域
本公开涉及布线基板。
背景技术
近年来，以超级计算机等为代表的高速地进行运算处理的高性能的电子设备的开发正在推进。这样的电子设备例如日本特开2003-188305号公报所记载的那样，具有安装有半导体集成电路元件的多个布线基板。由于在电子设备中搭载有多个布线基板，因此要求布线基板的小型化。各个布线基板具有：绝缘基体，层叠有多个绝缘层；布线导体，包括位于各绝缘层的表面的电源用导体以及接地用导体；半导体集成电路元件连接用的端子，位于绝缘基体的最上表面；以及外部基板连接用的端子，位于绝缘基体的最下表面。
然而，上述半导体集成电路元件为了高速地进行运算处理而需要较多的电力。安装这样的半导体集成电路元件的布线基板要求优异的电力供给特性。为了提高电力供给特性，例如，考虑在布线基板内设置较多作为电力供给路径的电源用导体以及接地用导体。但是，为此需要设置电力供给路径的多个区域，因此布线基板的小型化有可能变得困难。
发明内容
本公开的布线基板具有：绝缘基体，具有包括搭载半导体集成电路元件的搭载区域的第1表面；以及与外部基板连接的第2表面，层叠有多个绝缘层；电源用导体，在第1表面中，具有位于搭载区域的周围的单侧区域的第1面状导体、以及多个第1线状导体，多个所述第1线状导体从第1面状导体以梳齿状态向搭载区域突出，且分别连接有半导体集成电路元件的多个电源用电极；接地用导体，在第1表面中具有位于搭载区域的周围的单侧区域的相反侧区域的第2面状导体以及多个第2线状导体，多个所述第2线状导体与第1线状导体交替邻接地从第2面状导体以梳齿状态向搭载区域突出，且分别连接有半导体集成电路元件的多个接地用电极；多个电源用端子，在第2表面中位于在俯视透视时与第1面状导体重叠的第1区域，在第1面状导体与第1区域之间经由分别贯通多个绝缘层的第1贯通导体而与第1面状导体电连接；以及多个接地用端子，在第2表面中位于在俯视透视时与第2面状导体重叠的第2区域，在第2面状导体与第2区域之间经由分别贯通多个绝缘层的第2贯通导体而与第2面状导体电连接。
根据本公开的布线基板，能够具备小型且优异的电力供给特性。
附图说明
图1是用于说明本公开所涉及的布线基板的概略剖视图。
图2是用于说明本公开所涉及的布线基板的概略俯视(上表面)图。
图3是用于说明本公开所涉及的布线基板的概略俯视(下表面)图。
图4是用于说明本公开所涉及的布线基板的另一实施方式的概略俯视(下表面)图。
具体实施方式
基于图1～图3，对本公开的一实施方式所涉及的布线基板1进行说明。图1表示布线基板1的概略剖视图。图2表示绝缘基体2的概略俯视图。图3表示绝缘基体2的概略仰视图。
一实施方式所涉及的布线基板1具备绝缘基体2、布线导体3以及阻焊剂4。布线基板1例如在俯视时具有四边形状。布线基板1的厚度例如设定为0.3～1.5mm。
绝缘基体2具有包括搭载半导体集成电路元件S的搭载区域5a的第1表面5以及与外部基板连接的第2表面6。进而，第1表面5具有位于搭载区域5a的周围的单侧区域5b以及相反侧区域5c。搭载区域5a例如具有正方形。搭载区域5a的形状也可以与半导体集成电路元件S的形状一致而为长方形。单侧区域5b以及相反侧区域5c隔着从搭载区域5a的一对对边位于绝缘基体2的外周缘的直线状的边界而配置。单侧区域5b例如具有确保后述的电源用导体3P的配置区域的功能。相反侧区域5c例如具有确保后述的接地用导体3G的配置区域的功能。
在一实施方式所涉及的布线基板1中，绝缘基体2具有在一层的核心用绝缘层2a以及核心用绝缘层2a的上表面和下表面各位于一层的增层用绝缘层2b。核心用绝缘层2a例如具有确保布线基板1的刚性而保持布线基板1的平坦性等的功能。核心用绝缘层2a包括玻璃布以及环氧树脂或者双马来酰亚胺三嗪树脂等绝缘材料。这样的核心用绝缘层2a例如通过一边对在玻璃布中浸渍了环氧树脂的半固化状态的半固化片进行加热一边利用平板进行冲压加工而平坦地形成。
核心用绝缘层2a具有从其上表面贯通至下表面的多个贯通孔7。相互邻接的贯通孔7彼此隔开规定的邻接间隔而配置。贯通孔7的直径例如设定为100～300μm。贯通孔7的邻接间隔例如设定为150～350μm。贯通孔7例如通过喷砂加工、钻孔加工而形成。由布线导体3的一部分构成的贯通孔导体8位于贯通孔7内。贯通孔导体8将位于核心用绝缘层2a的上表面以及下表面的布线导体3彼此电连接。
增层用绝缘层2b分别位于核心用绝缘层2a的上表面以及下表面各一层。增层用绝缘层2b例如具有确保后述的布线导体3的配置区域的功能。增层用绝缘层2b包括绝缘粒子以及环氧树脂、聚酰亚胺树脂等绝缘材料。这样的增层用绝缘层2b例如通过将包括分散有二氧化硅的环氧树脂的树脂膜在真空下粘贴于核心用绝缘层2a的表面并进行热固化而形成。增层用绝缘层2b由于具有上述功能，因此比核心用绝缘层2a薄。
增层用绝缘层2b具有以位于核心用绝缘层2a的上表面或者下表面的布线导体3为底部的多个通孔9。由布线导体3的一部分构成的通孔导体10位于通孔9内。通孔导体10将隔着增层用绝缘层2b而位于上侧以及下侧的布线导体3彼此电连接。通孔9的直径例如设定为30～100μm。通孔9例如通过激光加工而形成。
布线导体3位于核心用绝缘层2a的上下表面、增层用绝缘层2b的上表面或者下表面、贯通孔7内以及通孔9内。布线导体3包括电源用导体3P、接地用导体3G以及信号用导体3S。电源用导体3P、接地用导体3G以及信号用导体3S分别隔开规定间隔而配置，以使相互不会短路。
电源用导体3P例如具有对安装于布线基板1的上表面的半导体集成电路元件S供给来自外部电源的电力的功能。为了抑制来自外部电源的损失并且向半导体集成电路元件S迅速地供给电力，电源用导体3P需要以占据包括半导体集成电路元件S的正下方的附近较大的面积的状态来配置。即，电源用导体3P通过以短的距离将外部电源与半导体集成电路元件S之间连结，从而能够提高电力的供给特性。
在一实施方式所涉及的布线基板1中，电源用导体3P具有第1面状导体3PF以及第1线状导体3PL。第1面状导体3PF在最接近半导体集成电路元件S的绝缘层2b的第1表面5中，位于搭载区域5a周围的单侧区域5b。即，第1面状导体3PF在距半导体集成电路元件S的距离短的单侧区域5b具有面状的宽的路径。在一实施方式所涉及的布线基板1中，第1面状导体3PF占据搭载区域5b的周围的大约一半的区域。
第1面状导体3PF经由位于其正下方的作为第1贯通导体的贯通孔导体8以及通孔导体10、以及经由与外部基板的电极连接的电源用端子11(详细后述)而与外部电源电连接。换言之，由于第1面状导体3PF经由位于其正下方的布线导体3而与外部电源连接，因此一实施方式所涉及的布线基板1在第1面状导体3PF的正下方也能够缩短电力的供给路径。
第1线状导体3PL在最接近半导体集成电路元件S的绝缘层2b的第1表面5中，从第1面状导体3PF以梳齿状态向搭载区域5a突出地配置。各个第1线状导体3PL与半导体集成电路元件S的多个电源用电极连接。即，第1线状导体3PL在搭载区域5a中，在其正上方与半导体集成电路元件S的电源用电极连接，因此能够缩短电力的供给路径。进而，由于从具有以短路径与外部电源连接的宽的路径的第1面状导体3PF向搭载区域5a突出，因此能够以低电阻高效地供给电力。
第1线状导体3PL经由位于其正下方的第1贯通导体即贯通孔导体8以及通孔导体10以及与外部基板的电极连接的电源用端子11(详细后述)而与外部电源电连接。换言之，第1线状导体3PL经由位于其正下方的布线导体3而与外部电源连接，因此一实施方式所涉及的布线基板1在第1线状导体3PL的正下方也能够缩短电力的供给路径。
第1线状导体3PL配置为在搭载区域5a中与后述的第2线状导体3GL交替地邻接。这样，通过配置为电源用导体3P与接地用导体3G交替地邻接，从而能够抑制布线基板1的环路电感，在能够提高电力供给特性方面是有利的。第1线状导体3PL的宽度例如设定为50～100μm，以使能够连接半导体集成电路元件S的电源用电极。
接地用导体3G通过在与电源用导体3P之间设置电位差，从而具有与电源用导体3P一起实现向半导体集成电路元件S的电力供给的功能。因此，接地用导体3G也与电源用导体3P相同地以短的距离、宽的路径将外部电源与半导体集成电路元件S之间连结，从而能够提高电力的供给特性。此外，接地用导体3G具有抑制在邻接的信号用导体3S彼此之间产生的寄生电容、吸收从信号用导体3S产生的辐射噪声的功能等。
在一实施方式所涉及的布线基板1中，接地用导体3G具有第2面状导体3GF以及第2线状导体3GL。第2面状导体3GF在最接近半导体集成电路元件S的绝缘层2b的第1表面5中，位于与搭载区域5a周围的单侧区域5b的相反侧的相反侧区域5c。即，第2面状导体3GF在距半导体集成电路元件S的距离短的相反侧区域5c中，以确保面状的宽的路径的状态存在。在本例中，第2面状导体3GF占据搭载区域5a的周围的大约一半的区域。
第2面状导体3GF经由位于其正下方的第2贯通导体即贯通孔导体8、以及通孔导体10以及与外部基板的电极连接的接地用端子12(详细后述)而与外部电源电连接。换言之，第2面状导体3GF经由位于其正下方的布线导体3而与外部电源连接，因此一实施方式所涉及的布线基板1在第2面状导体3GF的正下方也能够缩短第2面状导体3GF与外部电源的路径长度。
第2线状导体3GL在最接近半导体集成电路元件S的绝缘层2b的第1表面5中，从第2面状导体3GF以梳齿状态向搭载区域5a突出地配置。各个第2线状导体3GL与半导体集成电路元件S的多个接地用电极连接。即，第2线状导体3GL在搭载区域5a中，在其正上方与半导体集成电路元件S的接地用电极连接，因此能够缩短第2线状导体3GL与半导体集成电路元件S的路径长度。进而，由于从具有以短路径与外部电源连接的宽的路径的第2面状导体3GF向搭载区域5a突出，因此能够以低电阻高效地供给电力。
第2线状导体3GL经由位于其正下方的第2贯通导体即贯通孔导体8以及通孔导体10以及与外部基板的电极连接的接地用端子12(详细后述)而与外部电源电连接。第2线状导体3GL配置为在搭载区域5a中与第1线状导体3PL交替地邻接。电源用导体3P与接地用导体3G配置为交替地邻接。因此，如上所述，能够抑制布线基板1中的环路电感，在能够提高电力供给特性方面是有利的。
第2线状导体3GL的宽度例如设定为50～100μm，以使能够连接半导体集成电路元件S的接地用电极。第2线状导体3GL的宽度被设定为与第1线状导体3PL的宽度相同的大小。
信号用导体3S在一实施方式所涉及的布线基板1中，分别从搭载区域5a的外周部配置到单侧区域5b、以及从搭载区域5a的外周部配置到相反侧区域5c。信号用导体3S在搭载区域5a的外周部与半导体集成电路元件S的信号用电极连接。信号用导体3S在单侧区域5b或者相反侧区域5c，经由贯通导体即贯通孔导体8以及通孔导体10以及与外部基板的电极连接的信号用端子13(详细后述)而与外部基板电连接。由此，信号用导体3S具有在半导体集成电路元件S与外部基板之间进行电信号的传输的功能。信号用导体3S的宽度例如设定为5～50μm。
布线导体3在绝缘基体2的第2表面6中具有与外部基板的电极连接的电源用端子11、接地用端子12以及信号用端子13。电源用端子11在第2表面6中位于俯视透视时与第1面状导体3PF重叠的区域以及与第1线状导体3PL重叠的区域(将这些区域作为第1区域)。而且，电源用端子11经由贯通孔导体8以及通孔导体10而分别与第1面状导体3PF以及第1线状导体3PL电连接。
换言之，位于第2表面6的电源用端子11位于能够在其正上方经由第1面状导体3PF或者第1线状导体3PL和布线导体3而以短路径连接的部位。由此，能够缩短电源用端子11与电源用导体3P的路径。电源用端子11例如具有圆形，直径例如设定为500～700μm。各电源用端子11在分别独立设置的圆形的电源用端子导体内各设置一个。
接地用端子12在第2表面6中位于俯视透视时与第2面状导体3GF重叠的区域、以及与第2线状导体3GL重叠的区域(将这些区域作为第2区域)。而且，接地用端子12经由贯通孔导体8以及通孔导体10而分别与第2面状导体3GF以及第2线状导体3GL电连接。
换言之，位于第2表面6的接地用端子12位于能够在其正上方经由第2面状导体3GF或者第2线状导体3GL和布线导体3而以短路径连接的位置。由此，能够缩短接地用端子12与接地用导体3G的路径。接地用端子12例如在电源用端子11以及信号用端子13的周围隔开规定的间隔而以平面状态配置的一个接地用端子导体内设置有多个，例如直径为500～700μm的圆形。
信号用端子13位于第2表面6，经由贯通孔导体8以及通孔导体10而与位于第1表面5的信号用导体3S电连接。信号用端子13例如具有圆形，直径例如设定为500～700μm。各信号用端子13在分别独立设置的圆形的信号用端子导体内各设置一个。
这样的布线导体3例如使用半添加法、减成法等布线形成技术，由铜等良导电性金属形成。
在一实施方式所涉及的布线基板1中，如图1所示，阻焊剂4位于最上层的增层用绝缘层2b的上表面以及最下层的增层用绝缘层2b的下表面。阻焊剂4在本公开的布线基板中不是必须的结构要素。阻焊剂4例如具有保护布线导体3不受在布线基板1安装半导体集成电路元件S时的热影响的功能。上表面的阻焊剂4具有将第1线状导体3PL以及第2线状导体3GL的一部分露出的开口4a。下表面的阻焊剂4具有将电源用端子11、接地用端子12以及信号用端子13露出的开口4b。
这样的阻焊剂4例如通过将丙烯酸改性环氧树脂等具有感光性的热固化性树脂的膜粘贴于增层用绝缘层2b的上表面或者下表面，并曝光以及显影为规定的图案后，进行紫外线固化以及热固化而形成。
这样，本公开所涉及的布线基板1具有：绝缘基体2，具有包括搭载区域5a的第1表面5、以及与外部基板连接的第2表面6；第1面状导体3PF，位于搭载区域5a周围的单侧区域5b；以及电源用导体3P，具有从第1面状导体3PF以梳齿状态向搭载区域5a突出的多个第1线状导体3PL。本公开所涉及的布线基板1还具有接地用导体3G，该接地用导体3G具有：第2面状导体3GF，位于搭载区域5a周围的单侧区域5b的相反侧的相反侧区域5c；以及多个第2线状导体3GL，从第2面状导体3GF以梳齿状态向搭载区域5a突出，以使与第1线状导体3PL交替地邻接。
本公开所涉及的布线基板1在第2表面6中在俯视透视时位于与第1面状导体3PF重叠的第1区域，在第1面状导体3PF与第1区域之间具有经由第1贯通导体而与第1面状导体3PF电连接的多个电源用端子11。本公开所涉及的布线基板1还在第2表面6中在俯视透视时位于与第2面状导体3GF重叠的第2区域，在第2面状导体3GF与第2区域之间具有经由第2贯通导体而与第2面状导体3GF电连接的多个接地用端子12。
如上所述，第1面状导体3PF在距半导体集成电路元件S的距离短的单侧区域5b中，以确保面状的宽的路径的状态存在。进而，由于第1面状导体3PF经由位于其正下方的第1贯通导体以及电源用端子11而与外部电源连接，因此能够缩短第1面状导体3PF与电源用端子11的路径。
第2面状导体3GF在距半导体集成电路元件S的距离短的相反侧区域5c中，以确保面状的宽的路径的状态存在。进而，由于第2面状导体3GF经由位于其正下方的第2贯通导体以及接地用端子12而与外部电源连接，因此能够缩短第2面状导体3GF与接地用端子12的路径。
由此，根据本公开的布线基板1，能够抑制来自外部电源的损失而迅速向半导体集成电路元件S供给电力。
而且，在搭载区域5a中，第1线状导体3PL以及第2线状导体3GL交替邻接地配置。因此，能够抑制布线基板1的环路电感，有利于提高电力供给特性。
本公开并不限定于上述的实施方式的一例，只要在不脱离本公开的主旨的范围内，能够进行各种变更。
例如，在本例中，表示了第1面状导体3PF与第2面状导体3GF的边界为直线状的情况，但边界的全部或者一部分也可以包括曲线部分。在这样的情况下，例如在能够提高信号用导体3S的配置的自由度方面是有利的。
在本公开所涉及的布线基板1中，如图3所示，表示设置有电源用端子11的电源用端子导体具有独立的圆形的情况。但是，也可以具有多个包含具有圆形的多个电源用端子11的长条形状的电源用端子导体。
图4表示电源用端子11例如具有长圆形的情况。这样的长圆形的端子11a例如在利用铜等良导电性金属将图3中相互邻接的圆形的电源用端子11彼此连接的状态下位于第2表面6。因此，与圆形的电源用端子11分别存在的状态相比，长圆形的端子11a能够确保较宽的导体面积。由此，能够更多地配置连接电源用端子11(即长圆形的端子11a)和第1面状导体3PF以及第1线状导体3PL的第1贯通导体。
其结果是，能够抑制外部电源与半导体集成电路元件之间的电阻值，在能够提高电力的供给特性方面是有利的。
接地用端子12的一部分位于上述那样的长圆形的端子11a彼此之间。这样，通过接地用端子12位于长圆形的端子11a彼此之间，从而具有抑制布线基板1中的环路电感的效果，在能够提高电力供给特性方面是有利的。
在图4中，表示了各个长圆形的端子11a的长度方向相互平行的状态下的情况。但是，并不限定于此。确定各个端子的长度方向即可，以使构成为能够更多地配置将长圆形的端子11a与第1面状导体3PF连接的第1贯通导体的结构。
在图4中，表示了电源用端子11具有长圆形的情况。但是，从电特性、生产率的观点出发，也可以适当地设定为矩形、椭圆形。

Claims (5)

1.一种布线基板，其特征在于，具有：
绝缘基体，具有包括搭载半导体集成电路元件的搭载区域的第1表面以及与外部基板连接的第2表面，层叠有多个绝缘层；
电源用导体，在所述第1表面中，具有位于所述搭载区域的周围的单侧区域的第1面状导体、以及多个第1线状导体，多个所述第1线状导体从该第1面状导体以梳齿状态向所述搭载区域突出且分别连接有所述半导体集成电路元件的多个电源用电极；
接地用导体，在所述第1表面中，具有位于所述搭载区域的周围的所述单侧区域的相反侧区域的第2面状导体、以及多个第2线状导体，多个所述第2线状导体与所述第1线状导体交替邻接地从该第2面状导体以梳齿状态向所述搭载区域突出，且分别连接有所述半导体集成电路元件的多个接地用电极；
多个电源用端子，在所述第2表面中位于在俯视透视时与所述第1面状导体重叠的第1区域，在所述第1面状导体与所述第1区域之间经由分别贯通所述多个绝缘层的第1贯通导体而与所述第1面状导体电连接；以及
多个接地用端子，在所述第2表面中位于在俯视透视时与所述第2面状导体重叠的第2区域，在所述第2面状导体与所述第2区域之间经由分别贯通所述多个绝缘层的第2贯通导体而与所述第2面状导体电连接。
2.根据权利要求1所述的布线基板，其特征在于，
所述第1线状导体以及所述第2线状导体具有相同的宽度，隔开相互相同的间隔地配置。
3.根据权利要求1所述的布线基板，其特征在于，
所述第1面状导体与所述第2面状导体的边界为直线状，所述边界的延长线将所述搭载区域一分为二。
4.根据权利要求1所述的布线基板，其特征在于，
所述第1面状导体与所述第2面状导体的边界包括曲线部分。
5.根据权利要求1所述的布线基板，其特征在于，
在所述第2表面具有包含多个所述电源用端子的长条形状的多个电源用端子导体，
包含多个所述接地用端子的接地用端子导体的一部分位于相互邻接的所述电源用端子导体彼此之间。
CN201910633982.0A 2018-07-26 2019-07-12 布线基板 Active CN110784996B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018140374 2018-07-26
JP2018-140374 2018-07-26
JP2018157551A JP7017995B2 (ja) 2018-07-26 2018-08-24 配線基板
JP2018-157551 2018-08-24

Publications (2)

Publication Number Publication Date
CN110784996A true CN110784996A (zh) 2020-02-11
CN110784996B CN110784996B (zh) 2022-03-22

Family

ID=68841571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910633982.0A Active CN110784996B (zh) 2018-07-26 2019-07-12 布线基板

Country Status (3)

Country Link
US (1) US10512173B1 (zh)
KR (1) KR102262073B1 (zh)
CN (1) CN110784996B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344740A (ja) * 2005-06-08 2006-12-21 Canon Inc 半導体パッケージ
KR100744143B1 (ko) * 2006-07-27 2007-08-01 삼성전자주식회사 필름 배선 기판과 이를 이용한 반도체 칩 패키지 및 평판표시 장치
JP2013058710A (ja) * 2011-09-09 2013-03-28 Shinko Electric Ind Co Ltd 配線基板、及び半導体パッケージ
JP2014060244A (ja) * 2012-09-18 2014-04-03 Sony Corp 多層プリント配線基板
JP2014107298A (ja) * 2012-11-22 2014-06-09 Canon Inc プリント配線板及びプリント回路板
US20140291005A1 (en) * 2013-03-28 2014-10-02 Kyocera Slc Technologies Corporation Wiring board
US20150305155A1 (en) * 2014-04-22 2015-10-22 KYOCERA Circuit Solutions, Inc. Wiring board
CN105609479A (zh) * 2014-11-14 2016-05-25 联发科技股份有限公司 具有电源/接地球垫阵列的印刷电路板
US20160192475A1 (en) * 2014-12-27 2016-06-30 KYOCERA Circuit Solutions, Inc. Wiring board
CN106024723A (zh) * 2015-03-24 2016-10-12 京瓷株式会社 布线基板
JP2017076754A (ja) * 2015-10-16 2017-04-20 キヤノン株式会社 プリント回路板
CN107466425A (zh) * 2015-06-26 2017-12-12 瑞萨电子株式会社 电子装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188305A (ja) 2001-12-14 2003-07-04 Ngk Spark Plug Co Ltd 配線基板

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344740A (ja) * 2005-06-08 2006-12-21 Canon Inc 半導体パッケージ
KR100744143B1 (ko) * 2006-07-27 2007-08-01 삼성전자주식회사 필름 배선 기판과 이를 이용한 반도체 칩 패키지 및 평판표시 장치
JP2013058710A (ja) * 2011-09-09 2013-03-28 Shinko Electric Ind Co Ltd 配線基板、及び半導体パッケージ
JP2014060244A (ja) * 2012-09-18 2014-04-03 Sony Corp 多層プリント配線基板
JP2014107298A (ja) * 2012-11-22 2014-06-09 Canon Inc プリント配線板及びプリント回路板
US20140291005A1 (en) * 2013-03-28 2014-10-02 Kyocera Slc Technologies Corporation Wiring board
US20150305155A1 (en) * 2014-04-22 2015-10-22 KYOCERA Circuit Solutions, Inc. Wiring board
CN105609479A (zh) * 2014-11-14 2016-05-25 联发科技股份有限公司 具有电源/接地球垫阵列的印刷电路板
US20160192475A1 (en) * 2014-12-27 2016-06-30 KYOCERA Circuit Solutions, Inc. Wiring board
CN106024723A (zh) * 2015-03-24 2016-10-12 京瓷株式会社 布线基板
CN107466425A (zh) * 2015-06-26 2017-12-12 瑞萨电子株式会社 电子装置
JP2017076754A (ja) * 2015-10-16 2017-04-20 キヤノン株式会社 プリント回路板

Also Published As

Publication number Publication date
CN110784996B (zh) 2022-03-22
KR20200012727A (ko) 2020-02-05
US10512173B1 (en) 2019-12-17
KR102262073B1 (ko) 2021-06-08

Similar Documents

Publication Publication Date Title
KR20230092854A (ko) 인쇄회로기판
JP2004235629A (ja) 高速性能を有する印刷回路基板とその製造方法
JP2005183949A (ja) 低クロストークノイズのプリント回路ボード、及びその製造方法
JPWO2018151134A1 (ja) 電子機器
JP2005026263A (ja) 混成集積回路
US9930791B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP5354394B2 (ja) 部品内蔵基板及びその製造方法
TWI706518B (zh) 佈線基板
JP2006100699A (ja) プリント配線板、情報処理装置、及びプリント配線板の製造方法
CN110784996B (zh) 布线基板
JP6889090B2 (ja) 配線基板
JP7128098B2 (ja) 配線基板
JP7002321B2 (ja) 配線基板
JP6863230B2 (ja) 回路素子および電子機器
JP6798895B2 (ja) 配線基板
JP6969847B2 (ja) 配線基板
JP7010727B2 (ja) 配線基板
JP6264721B2 (ja) 多層配線基板の放熱構造
WO2023190611A1 (ja) 高周波モジュール
WO2020196131A1 (ja) 電子部品モジュール
JP2010010413A (ja) 多層プリント配線基板、及び多層プリント配線基板装置
JP6882069B2 (ja) 配線基板
KR20170083464A (ko) 인쇄회로기판
JP2019129249A (ja) 配線基板
JP2017063153A (ja) 配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant