JP2016189499A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016189499A
JP2016189499A JP2016158880A JP2016158880A JP2016189499A JP 2016189499 A JP2016189499 A JP 2016189499A JP 2016158880 A JP2016158880 A JP 2016158880A JP 2016158880 A JP2016158880 A JP 2016158880A JP 2016189499 A JP2016189499 A JP 2016189499A
Authority
JP
Japan
Prior art keywords
wiring
wire bonding
opening
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016158880A
Other languages
English (en)
Inventor
兼也 広永
Kazuya Hironaga
兼也 広永
雅敏 安永
Masatoshi Yasunaga
雅敏 安永
平井 達也
Tatsuya Hirai
達也 平井
壮司 黒田
Soji Kuroda
壮司 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016158880A priority Critical patent/JP2016189499A/ja
Publication of JP2016189499A publication Critical patent/JP2016189499A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85181Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体装置の信頼性を向上させる。【解決手段】実施の形態1における半導体装置では、ソルダレジストSRに設けられた開口部OP1から露出する帯状配線BLWのボンディング領域に対応してマークMK1を設けている。これにより、ワイヤボンディング領域の目合わせ工程において、ソルダレジストSRに形成された開口部OP1の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークMK1を基準にして、ワイヤボンディング領域の座標位置を調整することができる。また、実施の形態1における半導体装置では、特徴パターンとなるマークMK1が形成されているため、カメラ認識によるワイヤボンディング領域の調整を実施できる。【選択図】図19

Description

本発明は、半導体装置の製造技術に関し、例えば、半導体チップと基材とを金属ワイヤによって接続する工程を有する半導体装置の製造技術に適用して有効な技術に関する。
特開2007−214217号公報(特許文献1)には、配線基板の半導体チップ搭載載領域の周囲に電源電位あるいは基準電位(GND電位)を印加する帯状配線を配置し、この帯状配線に凹凸形状を形成する技術が記載されている。この技術では、帯状配線に形成した凹凸形状をワイヤボンディング時の位置認識に使用するとしている。
特開2001−168223号公報(特許文献2)には、電源リングに凸部を設け、かつ、GNDリングに凹部を設けて、凸部と凹部が互い違いに噛み合うように電源リングとGNDリングとを配置する技術が記載されている。この技術では、上述したように電源リングとGNDリングを構成することにより、カップリング容量を増大させて、スイッチングノイズの影響を低減することができるとしている。
特開2004−103720号公報(特許文献3)には、GNDリングと、その外側に配置された電源リングにおいて、例えば、特許文献3の図7に示すように、GNDリングや電源リングと接続するための配線が配線基板の内部に設けられている構造が記載されている。
特開2007−214217号公報 特開2001−168223号公報 特開2004−103720号公報
例えば、半導体装置においては、配線基板上に搭載した半導体チップに形成されているパッドと、配線基板に形成されている端子とを金属ワイヤで接続することが行われている。特に、電源電位や基準電位(グランド電位、GND電位)の安定化を図る観点から、一部の半導体装置では、上述した端子(ボンディングフィンガ)とは別に、配線基板上に帯状配線を設ける場合がある。すなわち、電源電位や基準電位が印加される帯状配線を配線基板上に設け、この帯状配線と半導体チップとを複数の金属ワイヤで接続することにより、半導体チップに供給される電源電位や基準電位の安定化を図る場合がある。
ここで、通常、上述した帯状配線は全体が露出しているのではなく、大部分がソルダレジストと呼ばれる絶縁膜で覆われており、このソルダレジストに設けられた開口部から露出する帯状配線の露出領域に金属ワイヤを接続する構成が採られている。
このとき、ソルダレジストに開口部を形成する精度が、帯状配線を形成する精度に比べて低くなることが多く、ソルダレジストに形成された開口部が設計位置からずれることがある。この場合、本来、金属ワイヤを接続する帯状配線の露出領域がソルダレジストに覆われる事態が発生し、正常にワイヤボンディングすることができない問題点が発生することを本発明者は新たに見出した。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、平面視において、配線基板の第1主面に、半導体チップの外縁に沿って、帯状配線が配置され、この帯状配線の一部を覆うように絶縁膜が形成されている。そして、この絶縁膜には、開口部が形成され、この開口部からは、帯状配線の第1領域と、第1領域に対応して設けられたマーク領域とが露出している。
ここで、半導体チップと配線基板を金属ワイヤで接続する工程は、マーク領域を検出することにより、第1領域の位置を特定した後、特定した第1領域の位置に基づいて、金属ワイヤを第1領域に電気的に接続するものである。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
BGAパッケージからなる半導体装置を上面から見た平面図である。 半導体装置を上面から見た図であり、樹脂を透視して示す図である。 半導体装置を裏面から見た図である。 図1のA−A線で切断した断面図である。 BGAパッケージからなる半導体装置を製造する工程の流れを示すフローチャートである。 関連技術における半導体装置の構成例を示す模式図である。 図6に示す開口部から露出する帯状配線の一部領域を拡大した図である。 関連技術におけるワイヤボンディング工程の流れを示すフローチャートである。 目視による目合わせの一例を示す図である。 図9に示す目視による目合わせをした後に、ある半導体装置についてワイヤボンディングを実施した様子を示す図である。 ソルダレジストに形成された開口部の位置が設計値から左側にずれた半導体装置を使用して目視による目合わせを実施した様子を示す図である。 目視による目合わせが実施された半導体装置とは別の半導体装置にワイヤボンディング工程を実施する様子を示す模式図である。 カメラ認識によってパターンを検出する例を示す模式図である。 カメラ認識によってパターンを検出する他の例を示す模式図である。 ソルダレジストに形成された開口部から露出する帯状配線に対して、カメラによるパターン認識を実施する様子を示す図である。 パターンマッチングを実施する様子を示す図である。 開口部の角部を認識領域に含めてカメラ認識を実施する様子を示す図である。 実施の形態1における半導体装置の構成例を示す模式図である。 ソルダレジストに形成された開口部の近傍領域を示す拡大図である。 目視による目合わせを実施する様子を示す模式図である。 ソルダレジストに形成された開口部の位置が設計値から左側にずれた半導体装置を使用して目視による目合わせを実施した様子を示す図である。 ソルダレジストに形成された開口部が設計値よりも右側にずれている半導体装置を示す図である。 開口部から露出する帯状配線の一部領域とマークとを拡大して示す図である。 実施の形態1において、カメラの認識領域に含まれる認識パターンの一例を示す図である。 ソルダレジストに形成された開口部から露出する帯状配線に対して、カメラによるパターン認識を実施する様子を示す図である。 実施の形態1における半導体装置の製造工程を示す断面図である。 図26に続く半導体装置の製造工程を示す断面図である。 図27に続く半導体装置の製造工程を示す断面図である。 図28に続く半導体装置の製造工程を示す断面図である。 図29に続く半導体装置の製造工程を示す断面図である。 図30に続く半導体装置の製造工程を示す断面図である。 図31に続く半導体装置の製造工程を示す断面図である。 実施の形態1におけるワイヤボンディング工程の流れを示すフローチャートである。 実施の形態1におけるワイヤボンディング工程を示す図である。 図34に続くワイヤボンディング工程を示す図である。 図35に続くワイヤボンディング工程を示す図である。 図36に続くワイヤボンディング工程を示す図である。 実施の形態1におけるマークの形状を示す図である。 マークの一例を示す図である。 マークの他の一例を示す図である。 マークの他の一例を示す図である。 マークの他の一例を示す図である。 変形例2において、ソルダレジストに形成された開口部の近傍領域を示す拡大図である。 変形例3において、ソルダレジストに形成された開口部の近傍領域を示す拡大図である。 実施の形態2における半導体装置に使用される配線基板の主面のレイアウト構成を示す図である。 配線基板の第2層のレイアウト構成を示す図である。 配線基板の第3層のレイアウト構成を示す図である。 配線基板の裏面(第4層)のレイアウト構成を示す図である。 実施の形態2における配線基板の表面に形成されている一部領域を拡大して示す図である。 実施の形態2の変形例1における配線基板の表面に形成されている一部領域を拡大して示す図である。 実施の形態2の変形例2における配線基板の表面に形成されている一部領域を拡大して示す図である。 実施の形態2におけるワイヤボンディング工程の流れを示すフローチャートである。 実施の形態2におけるワイヤボンディング工程を示す図である。 図53に続くワイヤボンディング工程を示す図である。 図54に続くワイヤボンディング工程を示す図である。 図55に続くワイヤボンディング工程を示す図である。 実施の形態2における他のワイヤボンディング工程の流れを示すフローチャートである。 実施の形態2における他のワイヤボンディング工程を示す図である。 図58に続くワイヤボンディング工程を示す図である。 図59に続くワイヤボンディング工程を示す図である。 図60に続くワイヤボンディング工程を示す図である。 図61に続くワイヤボンディング工程を示す図である。 図62に続くワイヤボンディング工程を示す図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
(実施の形態1)
<半導体装置(BGAパッケージ)の構成例>
半導体装置は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの半導体素子と多層配線を形成した半導体チップと、この半導体チップを覆うように形成されたパッケージから形成されている。パッケージには、(1)半導体チップに形成されている半導体素子と外部回路とを電気的に接続するという機能や、(2)湿度や温度などの外部環境から半導体チップを保護し、振動や衝撃による破損や半導体チップの特性劣化を防止する機能がある。さらに、パッケージには、(3)半導体チップのハンドリングを容易にするといった機能や、(4)半導体チップの動作時における発熱を放散し、半導体素子の機能を最大限に発揮させる機能なども合わせ持っている。
半導体装置のパッケージ構造には、例えば、BGA(Ball Grid Array)パッケージやQFP(Quad Flat Package)パッケージなどのように様々な種類がある。本発明の技術的思想は、例えば、以下に示すBGAパッケージからなる半導体装置に適用することができるため、代表的なBGAパッケージからなる半導体装置の構成例について説明する。
まず、BGAパッケージからなる半導体装置の構成例について図面を参照しながら説明する。図1は、BGAパッケージからなる半導体装置SA1を上面から見た平面図である。図1に示すように、半導体装置SA1は矩形形状をしており、半導体装置SA1の上面は樹脂(封止体)MRで覆われている。
続いて、図2は、半導体装置SA1を上面から見た図であり、樹脂MRを透視して示す図である。図2に示すように、半導体装置SA1の樹脂MRを透視した内部には、矩形形状の配線基板WBが存在しており、この配線基板WB上に半導体チップCHPが配置されている。この半導体チップCHPも矩形形状をしている。半導体チップCHPの大きさは、配線基板WBの大きさよりも小さくなっており、半導体チップCHPは平面的に配線基板WBに内包されるように配置されている。特に、半導体チップCHPの四辺がそれぞれ配線基板WBの四辺と互いに並行するように配置されている。
上述した半導体チップCHPには集積回路が形成されている。具体的に、半導体チップCHPを構成する半導体基板には、複数のMOSFETなどの半導体素子が形成されている。そして、半導体基板の上層には層間絶縁膜を介して多層配線が形成されており、これらの多層配線が半導体基板に形成されている複数のMOSFETと電気的に接続されて集積回路が構成されている。つまり、半導体チップCHPは、複数のMOSFETが形成されている半導体基板と、この半導体基板の上方に形成された多層配線を有している。このように半導体チップCHPには、複数のMOSFETと多層配線によって集積回路が形成されているが、この集積回路と外部回路とのインタフェースをとるために、半導体チップCHPにはパッドPDが形成されている。このパッドPDは、多層配線の最上層に形成されている最上層配線の一部を露出することにより形成されている。
図2に示すように、半導体チップCHPの主面(表面、上面)には、複数のパッドPDが形成されている。具体的に、矩形形状をした半導体チップCHPの四辺のそれぞれに沿うように複数のパッドPDが形成されている。そして、半導体チップCHPに形成されている複数のパッドPDと相対するように配線基板WBの四辺のそれぞれに沿って複数のランド端子LD1が形成されている。そして、半導体チップCHPに形成されているパッドPDは、配線基板WBに形成されているランド端子LD1と、導電性部材を介して電気的に接続されている。例えば、導電性部材として、金(Au)や銅(Cu)からなるワイヤWを挙げることができる。
次に、図3は、半導体装置SA1を裏面から見た図である。図3に示すように、半導体装置SA1の裏面には、複数の半田ボールSBがアレイ状(行列状)に配置されている。この半田ボールSBは半導体装置SA1の外部接続端子として機能するものである。
図4は、図1のA−A線で切断した断面図である。図4において、配線基板WBの上面にはランド端子LD1が形成されている一方、配線基板WBの下面には端子(バンプランド、電極)LD2が形成されている。配線基板WBの内部には多層配線およびビアが形成されており、配線基板WBの上面に形成されているランド端子LD1と、配線基板WBの下面に形成されている端子LD2とは、配線基板WBの内部に形成されている多層配線と、ビアの内部に形成されたビア配線とによって電気的に接続されている。配線基板WBの下面に形成されている端子LD2はアレイ状に配置されており、この端子LD2上に半田ボールSBが搭載される。これにより、配線基板WBの裏面(下面)には、端子LD2と接続された半田ボールSBがアレイ状に配置される。
配線基板WBの上面(表面、主面)には、半導体チップCHPが搭載されており、この半導体チップCHPは、配線基板WBと絶縁性の接着材ADで接着されている。そして、半導体チップCHPの主面に形成されているパッドPDと、配線基板WBの上面に形成されているランド端子LD1とはワイヤWで接続されている。さらに、配線基板WBの上面には半導体チップCHPおよびワイヤWを覆うように樹脂(封止体)MRが形成されている。
このように構成されている半導体装置SA1によれば、半導体チップCHPに形成されているパッドPDがワイヤWを介して配線基板WBに形成されたランド端子LD1に接続され、このランド端子LD1は、配線基板WBの内部に形成されている配線およびビア配線によって、配線基板WBの裏面に形成されている端子LD2と電気的に接続される。したがって、半導体チップCHPに形成されている集積回路は、パッドPD→ワイヤW→ランド端子LD1→端子LD2→半田ボールSBの経路で最終的に半田ボールSBと接続されていることがわかる。このことから、半導体装置SA1に形成されている半田ボールSBへ外部回路を電気的に接続することにより、半導体チップCHPに形成されている集積回路と外部回路とを接続することができることがわかる。
<半導体装置(BGAパッケージ)の製造方法>
BGAパッケージからなる半導体装置SA1は、上記のように構成されており、以下に、その製造方法について簡単に説明する。図5は、BGAパッケージからなる半導体装置SA1を製造する工程の流れを示すフローチャートである。
まず、半導体基板(半導体ウェハ)のそれぞれのチップ領域上に半導体素子(MOSFET)、多層配線およびパッドを形成する。そして、半導体基板の裏面研削を実施して半導体基板の厚さを薄くした後、半導体基板に形成されているチップ領域をダイシングすることにより、複数の半導体チップを形成する。
次に、表面に複数のランド端子が形成され、表面とは反対側の裏面に複数の端子が形成された配線基板を用意する。そして、配線基板の表面に存在するチップ搭載部(チップ搭載領域)に接着材を塗布する。その後、配線基板のチップ搭載部上に塗布した接着材を介して半導体チップを搭載する(ダイボンディング工程)(S101)。
続いて、半導体チップに形成されているパッドと、配線基板に形成されているランド端子とをワイヤで接続する(ワイヤボンディング工程)(S102)。具体的には、まず、キャピラリを半導体チップに形成されているパッドに押し付けてボンディングする(ファーストボンディング)。その後、キャピラリを移動させて、配線基板に形成されているランド端子にワイヤをボンディングする(セカンドボンディング)。このようにして、半導体チップに形成されているパッドと、配線基板に形成されているランド端子とをワイヤで接続することができる。
次に、半導体チップ、ワイヤ、配線基板の表面を覆うように、例えば、樹脂からなる封止体を形成する(モールド工程)(S103)。その後、配線基板の裏面に形成されている端子に、例えば、半田からなる半田ボール(外部接続端子)を取り付ける(半田ボール取り付け工程)(S104)。そして、封止体の表面に、例えば、レーザによって製造番号などからなるマークを刻印する(マーキング工程)(S105)。このようにして製造された半導体装置SA1は、最終的に検査を実施することにより(テスティング工程)(S106)、良品と不良品が選別され、良品と判断された半導体装置SA1が出荷される。
<関連技術における半導体装置の構成>
上述したように半導体装置SA1においては、配線基板WB上に搭載した半導体チップCHPに形成されているパッドPDと、配線基板WBに形成されているランド端子LD1とをワイヤWで接続することが行われている。
この点に関し、電源電位や基準電位(グランド電位、GND電位)の安定化を図る観点から、一部の半導体装置では、上述したランド端子LD1(ボンディングフィンガと呼ぶこともある)とは別に、配線基板上に帯状配線を設ける場合がある。すなわち、電源電位や基準電位が印加される帯状配線を配線基板上に設け、この帯状配線と半導体チップとを複数の金属ワイヤで接続することにより、半導体チップに供給される電源電位や基準電位の安定化を図る場合がある。
図6は、このような関連技術における半導体装置SA2の構成例を示す模式図である。図6に示すように、関連技術における半導体装置SA2は、矩形形状の配線基板WB上に半導体チップCHPが搭載されている。そして、半導体チップCHPに形成されているパッドPDと、配線基板WB上に形成されているランド端子LD1がワイヤWで電気的に接続されている。このとき、関連技術における半導体装置SA2では、図6に示すように、半導体チップCHPの周囲に帯状配線BLWが形成されている。
この帯状配線BLWは、配線基板WBに形成されたビアVA(貫通電極)と接続されており、配線基板WBの裏面に形成されている半田ボールと電気的に接続されている。そして、配線基板WBの裏面に形成されている半田ボールからビアVAを介して、基準電位(GND電位)や電源電位が帯状配線BLWに供給されるように構成されている。
このように構成されている帯状配線BLWは、配線基板WBの表面に形成されているソルダレジストSR(絶縁膜)で覆われており、帯状配線BLWの一部領域がソルダレジストSRに形成された開口部OP1から露出している。
そして、図6に示すように、開口部OP1から露出している帯状配線BLWの一部領域に複数のワイヤWが電気的に接続している。すなわち、関連技術における半導体装置SA2においては、開口部OP1から露出する帯状配線BLWの一部領域と、半導体チップCHPに形成されている複数のパッドPDが、複数のワイヤWで電気的に接続されることになる。この結果、半導体チップCHPと帯状配線BLWの電気的な接続が強固なものとなり、帯状配線BLWを介して半導体チップCHPに供給される基準電位や電源電位の安定性を向上させることができる。
図7は、図6に示す開口部OP1から露出する帯状配線BLWの一部領域を拡大した図である。図7に示すように、ソルダレジストSRに設けられた開口部OP1から帯状配線BLWの一部領域が露出していることがわかる。そして、例えば、図7に示すように、開口部OP1から露出する帯状配線BLWの一部領域に、3本のワイヤWが接続されていることがわかる。このとき、図7において、一番左側のワイヤボンディング領域AR0(ワイヤボンディング位置)は、設計位置(X0,Y0)に設定されている。ここで、ワイヤボンディング領域(ワイヤボンディング位置)とは、帯状配線BLWの領域のうち、ワイヤWを接続する領域を意味している。
ソルダレジストSRに設けられた開口部OP1を設計通りに形成すると、開口部OP1の左端から距離L0だけ離れた位置にワイヤボンディング領域AR0が存在することになる。このような設計上の位置にワイヤボンディング領域AR0が存在する場合、図7に示すように、開口部OP1内の帯状配線BLWに正常にワイヤWを接続することができる。
ただし、実際には、ソルダレジストSRに形成される開口部OP1の位置精度の問題から、開口部OP1の位置がずれる場合がある。この場合、例えば、一番左側のワイヤボンディング領域AR0(ワイヤボンディング位置)を設計位置(X0,Y0)に設定しても、開口部OP1のずれによっては、開口部OP1内の帯状配線BLWのワイヤボンディング領域AR0がソルダレジストSRで覆われる事態が生じるおそれがある。このため、実際のワイヤボンディング工程では、ワイヤボンディングを実施する前に目視による目合わせが行なわれる。以下に、実際のワイヤボンディング工程の流れについて説明する。
図8は、関連技術におけるワイヤボンディング工程の流れを示すフローチャートである。図8において、まず、CAD(Computer aided design)で作成したワイヤボンディング領域の座標値(設計値)をワイヤボンディング装置に読み込ませる(S201)。続いて、目視による目合わせにより、ワイヤボンディング領域(ワイヤボンディング位置)の調整を行なう(S202)。これにより、実際の加工寸法に応じたワイヤボンディング領域(ワイヤボンディング位置)の設計値からのずれを調整することができる。
その後、調整したワイヤボンディング領域(ワイヤボンディング位置)に基づいて、ワイヤボンディング装置によるワイヤボンディングを実施する(S203)。具体的に、1つの半導体装置(1製品)についてのワイヤボンディングを連続的に実施する。そして、1つの半導体装置についてのワイヤボンディングが終了すると(S204)、次の半導体装置(1製品)について、ワイヤボンディングを連続的に実施する(S205)。同様にして、任意数の半導体装置についてワイヤボンディングを実施する。このようにして、ワイヤボンディング装置によるワイヤボンディング工程を実施することができる。
図9は、目視による目合わせの一例を示す図である。図9において、開口部OP1から露出する帯状配線BLWには特徴パターンが存在しないため、例えば、開口部OP1の左端から距離L0(設計値に対応する位置)だけ離れた位置にワイヤボンディング領域OSR1の座標位置を調整する。ただし、実際には、目視による誤差が生じるため、図9では、例えば、開口部OP1の左端から距離L1(L1≒L0)だけ離れた座標位置(X1,Y1)にワイヤボンディング領域OSR1の位置が調整される。このとき、一番左端のワイヤボンディング領域OSR1の位置座標が調整されると、この一番左端のワイヤボンディング領域OSR1からの設計値上の距離に基づいて、その他のワイヤボンディング領域の座標位置が設定される。
このようにして、目視による目合わせが終了すると、ワイヤボンディング装置によるワイヤボンディング工程が実施される。図10は、図9に示す目視による目合わせをした後に、ある半導体装置についてワイヤボンディングを実施した様子を示す図である。例えば、図10に示すように、目視による目合わせに使用された半導体装置と開口部OP1の形成位置がほぼ同一の半導体装置においては、正常に開口部OP1から露出する帯状配線BLWにワイヤWを電気的に接続できることがわかる。
<関連技術における改善の余地>
ところが、ソルダレジストSRに形成される開口部OP1の寸法精度が充分に高くないことから、目視による目合わせに使用された半導体装置と開口部OP1の形成位置が異なる半導体装置についても、上述した目視による目合わせに基づいて、ワイヤボンディング工程を実施する可能性がある。この場合、上述したように、例えば、ソルダレジストSRの左端から所定距離だけ離れた位置にワイヤボンディング領域を設定するという調整方法では、以下に示す改善の余地が存在することを本発明者は見出した。すなわち、関連技術では、開口部OP1から露出する帯状配線BLWには特徴パターンが存在しないことから、例えば、図9に示すように、ソルダレジストSRに形成された開口部OP1の左端を基準にして、ワイヤボンディング領域OSR1の座標位置を調整する調整方法が採用されている。
しかし、この調整方法では、ソルダレジストSRに形成される開口部OP1の位置ずれの影響を受けやすく、目視による目合わせを実施しているにも関わらず、調整したワイヤボンディング領域OSR1にワイヤWを接続できないという改善の余地が存在するのである。以下に、この点について説明する。
例えば、図11は、ソルダレジストSRに形成された開口部OP1の位置が設計値から左側にずれた半導体装置を使用して目視による目合わせを実施した様子を示す図である。図11において、破線の位置が設計値通りの開口部OP1の位置であり、この開口部OP1の左端から所定距離だけ離れた位置であるワイヤボンディング領域AR1に位置が調整されれば、ワイヤボンディング工程を正常に行なうことができる。
ところが、実際には、図11の実線に示すように、ソルダレジストSRに形成された開口部OP1の位置が設計値を基準にして左側にずれている場合、目視による目合わせは、このずれた開口部OP1の左端を基準にして実施されることになる。この結果、目視による目合わせにより、ずれた開口部OP1の左端から距離L1の位置であるワイヤボンディング領域OSR1に位置が調整されることになる。つまり、目視による目合わせに使用される半導体装置において、開口部OP1が左側にずれている場合、ワイヤボンディング領域(ワイヤボンディング位置)は、理想的なワイヤボンディング領域AR1に調整されるのではなく、実際には、左側にずれたワイヤボンディング領域OSR1に調整されることになる。以上のように、目視による目合わせに使用される半導体装置において、開口部OP1の位置が設計値から左側にずれている場合、ワイヤボンディング領域の調整位置は、理想的なワイヤボンディング領域AR1から左側にずれたワイヤボンディング領域OSR1に設定されることになる。
このような目視による目合わせが実施された状況で、その他の半導体装置についてワイヤボンディング工程を実施する場合、以下に示す事態が生じるおそれがある。図12は、目視による目合わせが実施された半導体装置とは別の半導体装置にワイヤボンディング工程を実施する様子を示す模式図である。
例えば、図12では、ソルダレジストSRに形成された開口部OP1が設計値よりも右側にずれている半導体装置が示されている。例えば、開口部OP1が設計値に近い正常位置に形成されている半導体装置によって目視による目合わせが行なわれている場合、ボンディング領域の座標位置は理想的なボンディング領域AR1に調整されることになる。この場合、図12に示すような開口部OP1が設計値よりも右側にずれている半導体装置においても、ワイヤボンディング領域AR1が開口部OP1の左端からの距離を確保できるため、正常にワイヤボンディングすることができると考えられる。
ところが、上述したように、開口部OP1が左側にずれた位置に形成されている半導体装置によって目視による目合わせが行なわれている場合、ボンディング領域の座標位置は理想的なボンディング領域AR1からずれてボンディング領域OSR1に調整されることになる。この場合、図12に示すような開口部OP1が設計値よりも右側にずれている半導体装置のワイヤボンディング工程においては、ワイヤボンディング領域OSR1が開口部OP1の左端と重なるため、正常にワイヤボンディングすることができなくなるのである。
以上のことから、例えば、図9に示すように、ソルダレジストSRに形成された開口部OP1の左端を基準にして、ワイヤボンディング領域の座標位置を調整する調整方法では、ソルダレジストSRに形成される開口部OP1の位置ずれの影響を受けやすくなることがわかる。すなわち、関連技術における目視による目合わせでは、目視による目合わせを実施しているにも関わらず、調整したワイヤボンディング領域にワイヤWを接続できないという改善の余地が存在するのである。
ここで、ワイヤボンディング工程を正常に実施するために、目視による目合わせの他に、半導体装置ごとにカメラ認識を行なって、半導体装置ごとにワイヤボンディング領域の座標位置をさらに調整することが考えられる。しかし、関連技術においては、カメラ認識によるワイヤボンディング領域の調整が困難である事情が存在する。以下に、この点について説明する。
図13は、カメラ認識によってパターンを検出する例を示す模式図である。図13に示すように、例えば、ソルダレジストSRに設けられた開口部OP1から配線WLの端部が露出していることがわかる。このように配線WLの端部が露出している場合、カメラによる認識領域RRに配線WLの端部を含めることにより、配線WLにおけるワイヤボンディング領域AR1を特定することができる。つまり、配線WLの端部が、カメラ認識における特徴パターンとなって、配線WLにおけるワイヤボンディング領域AR1を特定することができるのである。
同様に、図14は、カメラ認識によってパターンを検出する他の例を示す模式図である。図14に示すように、例えば、ソルダレジストSRに設けられた開口部OP1から配線WLの端部が露出していることがわかる。この場合も、カメラによる認識領域RRに配線WLの端部を含めることにより、配線WLにおけるワイヤボンディング領域AR1を特定することができる。つまり、配線WLの端部が、カメラ認識における特徴パターンとなって、配線WLにおけるワイヤボンディング領域AR1を特定することができるのである。
ところが、帯状配線BLWの場合は状況が一変する。図15は、ソルダレジストSRに形成された開口部OP1から露出する帯状配線BLWに対して、カメラによるパターン認識を実施する様子を示す図である。図15に示すように、開口部OP1から露出する帯状配線BLWには端部が存在しないため、カメラの認識領域RR内に特徴パターンが存在しない。つまり、開口部OP1から露出する帯状配線BLWの認識パターンには、図13や図14で示した端部のような特徴パターンが存在しない。このため、特徴パターンの存在しない帯状配線BLWにおいては、図16に示すように、認識パターンと同一形状のパターンが無数に存在することになる。このため、関連技術においては、カメラ認識によって、帯状配線BLWにおけるワイヤボンディング領域AR1を特定しようとしても、認識不能や誤認識を誘発することになり、正常にワイヤボンディング領域AR1を特定することが困難になるのである。
この点に関し、例えば、図17に示すように、開口部OP1の角部(コーナエッジ)を認識領域RRに含めることが考えられる。この場合、認識領域RRに開口部OP1の角部という特徴パターンが含まれることになり、カメラによるパターン認識を正常に行なうことができると考えられる。しかし、ソルダレジストSRの開口部OP1の寸法精度や位置精度にばらつきが存在するとともに、ソルダレジストSRは材質的にカメラ認識に適していない事情が存在する。すなわち、カメラの焦点(ピント)は、金属配線である帯状配線BLWに合わせてパターン認識が実施されるが、帯状配線BLWとソルダレジストSRとの高さの相違(ソルダレジストSRの表面の方が帯状配線BLWの表面よりも高い)や材質の相違などに起因して、帯状配線BLWにピントを合わせると、ソルダレジストSRではピントずれが発生するのである。つまり、帯状配線BLWとソルダレジストSRとに同時にピントを合わせることは困難なのである。このため、例えば、ソルダレジストSRに設けられた開口部OP1の角部(コーナエッジ)を認識領域RRに含めても、正常にカメラによるパターン認識を実施することが困難になるのである。
以上のことから、関連技術における目視による目合わせでは、ソルダレジストSRに形成される開口部OP1の位置ずれの影響を受けやすくなり、調整したワイヤボンディング領域にワイヤWを接続できないおそれが高まるとともに、関連技術においては、カメラ認識によるワイヤボンディング領域の調整も困難であることがわかる。つまり、関連技術では、ワイヤボンディング工程での信頼性を向上させる点に関して改善する余地があることがわかる。そこで、本実施の形態1では、ワイヤボンディング工程での信頼性を向上するための工夫を施している。以下に、この工夫を施した本実施の形態1における技術的思想について説明する。
<実施の形態1における半導体装置の構成>
図18は、本実施の形態1における半導体装置SA3の構成例を示す模式図である。図18に示すように、本実施の形態1における半導体装置SA3は、矩形形状の配線基板WB上に半導体チップCHPが搭載されている。そして、半導体チップCHPに形成されているパッドPDと、配線基板WB上に形成されているランド端子LD1がワイヤWで電気的に接続されている。
このとき、本実施の形態1における半導体装置SA3では、図18に示すように、半導体チップCHPの周囲の一部に帯状配線BLWが形成されている。具体的には、例えば、図18に示すように、半導体チップCHPの第1辺SD1に沿うX方向(第1方向)に延びるように帯状配線BLWの第1部分が配置され、この帯状配線BLWの第1部分に接続する帯状配線BLWの第2部分は、半導体チップCHPの第2辺SD2に沿うY方向(第2方向)に延びるように配置されている。
このように構成されている帯状配線BLWは、配線基板WBに形成されたビアVA(貫通電極)と接続されており、配線基板WBの裏面に形成されている半田ボールと電気的に接続されている。そして、配線基板WBの裏面に形成されている半田ボールからビアVAを介して、基準電位(GND電位)や電源電位が帯状配線BLWに供給されるように構成されている。
この帯状配線BLWは、配線基板WBの表面に形成されているソルダレジストSR(絶縁膜)で覆われており、帯状配線BLWの一部領域がソルダレジストSRに形成された開口部OP1から露出している。このように帯状配線BLWの大部分の領域がソルダレジストSRで覆われている理由は、金属配線から構成される帯状配線BLWと樹脂を含む封止体との密着性を向上させるためである。つまり、金属配線と樹脂との密着性は比較的悪いため、金属配線からなる帯状配線BLWと樹脂とを直接接触させると、樹脂が帯状配線BLWから剥離するおそれが高まるからである。一方、ソルダレジストSRと樹脂との密着性は、金属配線と樹脂との密着性よりも良好であることから、帯状配線BLWの大部分の領域をソルダレジストSRで覆っているのである。
そして、図18に示すように、開口部OP1から露出している帯状配線BLWの一部領域に複数のワイヤWが電気的に接続している。すなわち、本実施の形態1における半導体装置SA3においては、開口部OP1から露出する帯状配線BLWの一部領域と、半導体チップCHPに形成されている複数のパッドPDが、複数のワイヤWで電気的に接続されることになる。この結果、半導体チップCHPと帯状配線BLWの電気的な接続が強固なものとなり、帯状配線BLWを介して半導体チップCHPに供給される基準電位や電源電位の安定性を向上させることができる。
ここで、本実施の形態1における特徴は、例えば、図18に示すように、ソルダレジストSRに設けられた開口部OP1内にマークMK1(マーク領域)が形成されている点にある。以下に、このマークMK1について説明する。
図19は、ソルダレジストSRに形成された開口部OP1の近傍領域を示す拡大図である。図19に示すように、ソルダレジストSRには、開口部OP1が設けられており、この開口部OP1から帯状配線BLWの一部領域が露出している。そして、例えば、図19に示すように、開口部OP1から露出する帯状配線BLWの一部領域に、3本のワイヤWが接続されていることがわかる。このとき、図19において、一番左側のワイヤボンディング領域AR1に対応してマークMK1が形成されていることがわかる。このマークMK1は、例えば、矩形形状をしており、帯状配線BLWと一体的に形成されている。
ここで、「ワイヤボンディング領域AR1に対応してマークMK1が形成されている」とは、マークMK1を目印としてワイヤボンディング領域AR1の位置座標を設定できるように、マークMK1が形成されていることを意味するものである。言い換えれば、マークMK1の位置を基準にして、ワイヤボンディング領域AR1の位置座標が設定できるようにマークMK1が形成されていることを意味している。
例えば、図19では、マークMK1の中心線CLと、ワイヤボンディング領域AR1に接続するワイヤWの延在方向が一致しており、マークMK1の中心線上にワイヤボンディング領域AR1が存在していることがわかる。つまり、図19では、マークMK1の中心位置に対応してワイヤボンディング領域AR1の座標位置を設定することができることになる。このように、本実施の形態1では、ワイヤボンディング領域AR1に対応してマークMK1が形成されていることがわかる。
具体的には、図19に示すように、開口部OP1内の帯状配線BLWが延在するX方向と直交するY方向において、ワイヤWと帯状配線BLWのワイヤボンディング領域AR1との接続点の延長線上にマークMK1の中心が位置するようにマークMK1が配置されている。特に、図19において、帯状配線BLWは、半導体チップCHPの第1辺SD1(図18参照)と対向する第1内辺ISD1と、第1内辺ISD1と対向し、第1内辺ISD1よりも外側に位置する第1外辺OSD1と、を有し、マークMK1は、上述した第1外辺OSD1よりも外側に設けられている。そして、本実施の形態1において、マークMK1は、帯状配線BLWの一部であって、第1外辺OSD1と接している。
言い換えれば、平面視において、マークMK1は、帯状配線BLWの第1外辺OSD1から凸状に突出している。特に、本実施の形態1において、マークMK1は、第1外辺OSD1と交差する第1マーク辺MSD1と、第1マーク辺MSD1と交差し、かつ、帯状配線BLWの第1外辺OSD1と対向する第2マーク辺MSD2と、を有し、第2マーク辺MSD2の長さは、第1マーク辺MSD1の長さよりも長くなっている。
なお、図19では、マークMK1の中心線CL上にワイヤボンディング領域AR1が存在する対応関係について説明したが、この例に限らず、マークMK1の右端部や左端部に対応してワイヤボンディング領域AR1が存在するように、マークMK1を形成することもできる。
<マークを設ける利点>
以上のように、本実施の形態1では、ソルダレジストSRに設けられた開口部OP1内に、帯状配線BLWのボンディング領域AR1に対応づけてマークMK1を形成している点に特徴点がある。以下に、このように形成されているマークMK1による利点について説明する。
図20は、目視による目合わせを実施する様子を示す模式図である。図20に示すように、ソルダレジストSRに設けられた開口部OP1から帯状配線BLWが露出しているともに、この帯状配線BLWと一体的にマークMK1が形成されていることがわかる。そして、目視による目合わせでは、このマークMK1を目印とすることにより、ワイヤボンディング領域OSR1を設定することができる。すなわち、本実施の形態1においては、マークMK1がワイヤボンディング領域に対応づけられて形成されているため、目合わせの作業者は、このマークMK1を基準として、帯状配線BLWのワイヤボンディング領域OSR1を正確に設定することができる。例えば、マークMK1の中心線上にワイヤボンディング領域OSR1を設定することができる。
目合わせで一番左側のワイヤボンディング領域OSR1が設定されれば、真ん中のワイヤボンディング領域や一番右側のワイヤボンディング領域は、一番左側のワイヤボンディング領域からの設計値上の間隔に基づいて設定することができる。
このように、本実施の形態1における半導体装置では、ワイヤボンディング領域に対応づけてマークMK1が形成されている。このため、本実施の形態1における目合わせ工程においは、関連技術のように開口部OP1の左端を基準にしてワイヤボンディング領域OSR1を設定する必要はなく、目印となるマークMK1を基準としてワイヤボンディング領域OSR1を調整することができる。この結果、開口部OP1の寸法ばらつきや位置ばらつきに影響されることなく、正確にワイヤボンディング領域OSR1の位置を調整することができる利点が得られる。以下に、この利点の詳細について例を挙げて説明する。
図21は、ソルダレジストSRに形成された開口部OP1の位置が設計値から左側にずれた半導体装置を使用して目視による目合わせを実施した様子を示す図である。図21において、破線の位置が設計値通りの開口部OP1の位置である。
例えば、関連技術では、図21の実線に示すように、ソルダレジストSRに形成された開口部OP1の位置が設計値を基準にして左側にずれている場合、関連技術における目合わせは、このずれた開口部OP1の左端を基準にして実施されることになる。この結果、目視による目合わせにより、ずれた開口部OP1の左端から距離L1の位置であるワイヤボンディング領域BR1に位置が調整されることになる。つまり、目視による目合わせに使用される半導体装置において、開口部OP1が左側にずれている場合、ワイヤボンディング領域(ワイヤボンディング位置)は、左側にずれたワイヤボンディング領域BR1に調整されることになる。以上のように、関連技術では、目視による目合わせに使用される半導体装置の開口部OP1の位置が設計値から左側にずれている場合、ワイヤボンディング領域の調整位置は、左側にずれたワイヤボンディング領域BR1に設定されることになる。
これに対し、本実施の形態1では、開口部OP1内に形成されているマークMK1を目印にしてワイヤボンディング領域OSR1が調整される。すなわち、本実施の形態1では、ソルダレジストSRに形成された開口部OP1の位置が設計値を基準にして左側にずれている場合であっても、この開口部OP1の位置ずれに影響されることなく、マークMK1を基準としてワイヤボンディング領域OSR1に調整することができる。
このような目視による目合わせが実施された状況で、その他の半導体装置についてワイヤボンディング工程を実施する場合について説明する。図22は、目視による目合わせが実施された半導体装置とは別の半導体装置にワイヤボンディング工程を実施する様子を示す模式図である。
例えば、図22では、ソルダレジストSRに形成された開口部OP1が設計値よりも右側にずれている半導体装置が示されている。
上述したように、開口部OP1が左側にずれた位置に形成されている半導体装置によって目視による目合わせが行なわれている場合、関連技術においては、ボンディング領域の座標位置は理想的なボンディング領域OSR1からずれてボンディング領域BR1に調整されることになる。この場合、図22に示すような開口部OP1が設計値よりも右側にずれている半導体装置のワイヤボンディング工程においては、ワイヤボンディング領域BR1が開口部OP1の左端と重なるため、正常にワイヤボンディングすることができなくなるのである。
これに対し、本実施の形態1では、例えば、マークMK1を基準として目合わせが行なわれているため、ボンディング領域の座標位置は理想的なボンディング領域OSR1に調整されることになる。この場合、図22に示すような開口部OP1が設計値よりも右側にずれている半導体装置においても、ワイヤボンディング領域OSR1が開口部OP1の左端からの距離を確保できるため、正常にワイヤボンディングすることができるのである。つまり、本実施の形態1のように、マークMK1を基準として目合わせが実施されている場合、開口部OP1の寸法ばらつきや位置ばらつきに影響されることなく、正確にワイヤボンディング領域OSR1の位置を調整することができるのである。
以上のことから、例えば、関連技術のように、ソルダレジストSRに形成された開口部OP1の左端を基準にして、ワイヤボンディング領域の座標位置を調整する調整方法では、ソルダレジストSRに形成される開口部OP1の位置ずれの影響を受けやすくなる。すなわち、関連技術における目視による目合わせでは、目視による目合わせを実施しているにも関わらず、調整したワイヤボンディング領域にワイヤWを接続できないという事態が生じる可能性が高まるのである。
これに対し、本実施の形態1では、ソルダレジストSRに形成された開口部OP1の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークMK1を基準にして、ワイヤボンディング領域の座標位置を調整している。このため、本実施の形態1における目合わせによれば、ソルダレジストSRに形成される開口部OP1の位置ずれの影響を受けることなく、正確にワイヤボンディング領域OSR1の位置を調整することができるのである。この結果、本実施の形態1によれば、ワイヤボンディング工程の信頼性を向上することができるのである。
続いて、ワイヤボンディング領域に対応づけられて形成されているマークMK1の位置について説明する。図23は、開口部OP1から露出する帯状配線BLWの一部領域とマークMK1とを拡大して示す図である。図23に示すマークMK1の形成位置は、ソルダレジストSRに形成された開口部OP1の位置ずれ精度に基づいて設定される。例えば、マークMK1の位置を開口部OP1の端部に近づけすぎると、マークMK1に基づいて、ワイヤボンディング領域を設定しても、開口部OP1の位置ずれの大きさによっては、ワイヤボンディング領域が開口部OP1の端部と重なってしまうことが考えられる。すなわち、マークMK1を目印としてワイヤボンディング領域を調整しても、マークMK1の形成位置が開口部OP1の位置ずれ精度の範囲内に存在する場合は、マークMK1に基づいて調整されたワイヤボンディング領域が開口部OP1の端部と重なってしまい正常にワイヤボンディングすることができなくなるおそれがある。
したがって、本実施の形態1では、開口部OP1の端部とマークMK1の形成位置との間の距離を開口部OP1の位置ずれ精度の範囲よりも大きくすることが望ましい。この場合、マークMK1に基づいてワイヤボンディング領域を設定すれば、ワイヤボンディング領域が開口部OP1の端部と重なることを防止することができる。この結果、マークMK1に基づいて調整されたワイヤボンディング領域に正常にワイヤボンディングすることができる。
例えば、図23に示すように、開口部OP1の端部とマークMK1の左端との間のX方向の距離X1は、50μm以上とすることができる。この場合、開口部OP1の位置ずれ精度が、例えば、±30μm程度であるので、開口部OP1の端部とマークMK1の左端との間のX方向の距離X1を50μm以上とすることにより、マークMK1に基づいて調整されるワイヤボンディング領域が開口部OP1の端部と重なることを効果的に防止することができる。
そして、マークMK1の形状は、例えば、矩形形状とすることができ、マークMK1のX方向の幅X2を、例えば、50μm以上で形成し、かつ、Y方向の幅Y2を、例えば、25μm以上で形成することができる。ここで、マークMK1と開口部OP1との間のY方向の距離Y1は、例えば、25μm以上とすることができる。この場合、開口部OP1のY方向の位置ずれが30μmとなる場合であっても、マークMK1の一部を開口部OP1内に露出させることができる。
次に、マークMK1を設けるさらなる利点について説明する。ワイヤボンディング工程を正常に実施する観点から、目視による目合わせの他に、半導体装置ごとにカメラ認識を行なって、半導体装置ごとにワイヤボンディング領域の座標位置をさらに調整することが考えられる。ところが、上述したように関連技術においては、開口部OP1から露出する帯状配線BLWに特徴パターンが存在しないことから、カメラ認識によるワイヤボンディング領域の調整が困難である事情が存在した。
これに対し、本実施の形態1では、帯状配線BLWのワイヤボンディング領域に対応して設けられたマークMK1が開口部OP1内に存在し、このマークMK1がカメラ認識における特徴パターンとなる。このため、本実施の形態1によれば、マークMK1を形成することにより、カメラ認識によるワイヤボンディング領域のさらなる調整が可能という利点が得られるのである。以下に、この利点について説明する。
図24は、本実施の形態1において、カメラの認識領域RRに含まれる認識パターンの一例を示す図である。図24に示す認識パターンには、マークMK1に対する特徴パターンが含まれている。図25は、ソルダレジストSRに形成された開口部OP1から露出する帯状配線BLWに対して、カメラによるパターン認識を実施する様子を示す図である。本実施の形態1においては、図25に示すように、開口部OP1から露出する帯状配線BLWにマークMK1が存在するため、このマークMK1を検出することにより、図24に示す認識パターンに対応した領域を一義的に特定できることがわかる。この結果、本実施の形態1によれば、カメラ認識によって、マークMK1を検出し、このマークMK1に対応づけられた帯状配線BLWのボンディング領域AR1を特定することができることがわかる。このように本実施の形態1では、マークMK1がカメラ認識における特徴パターンとなることから、カメラ認識によってマークMK1を検出し、このマークMK1に対応したワイヤボンディング領域を特定することができる。つまり、本実施の形態1では、特徴パターンとなるマークMK1が形成されているため、関連技術では困難であったカメラ認識によるワイヤボンディング領域の調整を実施することができる利点が得られる。
以上のことをまとめると、本実施の形態1における半導体装置では、ソルダレジストSRに設けられた開口部OP1から露出する帯状配線BLWのボンディング領域に対応してマークMK1を設けている。これにより、以下に示す利点が得られる。
(1)本実施の形態1における第1利点は、ワイヤボンディング領域の目合わせ工程において、ソルダレジストSRに形成された開口部OP1の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークMK1を基準にして、ワイヤボンディング領域の座標位置を調整することができる点である。この結果、本実施の形態1における目合わせによれば、ソルダレジストSRに形成される開口部OP1の位置ずれの影響を受けることなく、正確にワイヤボンディング領域の位置を調整することができる。この結果、本実施の形態1によれば、ワイヤボンディング工程の信頼性を向上することができる。
(2)さらに、本実施の形態1における第2利点は、本実施の形態1における半導体装置では、特徴パターンとなるマークMK1が形成されているため、関連技術では困難であったカメラ認識によるワイヤボンディング領域の調整を実施することができる点である。したがって、本実施の形態1によれば、上述した第1利点および第2利点の相乗効果により、関連技術に比べて、ワイヤボンディング工程の信頼性を大幅に向上することができる。
<実施の形態1における半導体装置の製造方法>
本実施の形態1における半導体装置は上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。
まず、図26に示すように、表面に複数のリードLD1および帯状配線BLWが形成され、表面とは反対側の裏面に複数のリードLD2が形成された配線基板WBを用意する。そして、図27に示すように、配線基板WBの表面に存在するチップ搭載部(チップ搭載領域)に接着材ADを塗布する。その後、図28に示すように、配線基板WBのチップ搭載部上に塗布した接着材ADを介して半導体チップCHPを搭載する(ダイボンディング工程)。このダイボンディング工程で、配線基板WB上に半導体チップCHPを搭載する際、加熱処理が加えられる。なお、加熱処理は半導体チップCHPを配線基板WB上に搭載するのと同時に行ってもよいし、搭載した後で行ってもよい。
続いて、半導体チップCHPに形成されているパッドPDと、配線基板WBに形成されている帯状配線BLWやリードLD1とをワイヤで接続する(ワイヤボンディング工程)。具体的には、図29に示すように、まず、キャピラリCAPを半導体チップCHPに形成されているパッドPDに押し付けてファーストボンディングする。その後、図30に示すように、キャピラリCAPを移動させて、配線基板WBに形成されている帯状配線BLWにワイヤWをセカンドボンディングする。このようにして、半導体チップCHPに形成されているパッドPDと、配線基板WBに形成されている帯状配線BLWとをワイヤWで電気的に接続することができる。同様にして、半導体チップCHPに形成されているパッドPDと、配線基板WBに形成されているリードLD1とをワイヤWで電気的に接続することができる。
次に、図31に示すように、半導体チップCHP、ワイヤW、配線基板WBの表面を覆うように、例えば、樹脂MRからなる封止体を形成する(モールド工程)。その後、図32に示すように、配線基板WBの裏面に形成されているリードLD2に、例えば、半田からなる半田ボール(外部接続端子)SBを取り付ける(半田ボール取り付け工程)。以上のようにして、本実施の形態における半導体装置を製造することができる。なお、完成した半導体装置は、実装基板(マザーボードなど)に実装されて使用される。
<実施の形態1におけるワイヤボンディング工程>
以下に、上述したワイヤボンディング工程の詳細について、図面を参照しながら説明する。具体的には、上述した第1利点および第2利点を考慮した本実施の形態1におけるワイヤボンディング工程について説明する。
図33は、本実施の形態1におけるワイヤボンディング工程の流れを示すフローチャートである。まず、例えば、CADデータに基づいて、ワイヤボンディング領域の座標値(設計値)をワイヤボンディング装置に読み込ませる(S301)。次に、複数の半導体装置の中から任意の半導体装置を抽出し、この半導体装置に基づいて目視による目合わせ工程を実施する(S302)。具体的には、ソルダレジストに設けられた開口部から露出するマークを目印として、ワイヤボンディング領域を設計値から調整する。すなわち、マークを基準とした目合わせによりワイヤボンディング領域を調整する。これにより、実際の半導体装置の開口部の寸法および位置に代表される仕上がり状態を反映して、ワイヤボンディング領域を調整することができる。つまり、目視による目合わせ工程により、実際の半導体装置の仕上がり状態に対応するように、CADデータに基づくワイヤボンディング領域の設計値から所要の調整を実施する。
このとき、本実施の形態1では、開口部の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークを基準にして、ワイヤボンディング領域の座標位置を調整している。この結果、本実施の形態1における目合わせ工程によれば、ソルダレジストに形成される開口部の位置ずれの影響を受けることなく、正確にワイヤボンディング領域の位置を調整することができる。
このようにして、本実施の形態1における目合わせ工程を実施することができる。この目合わせ工程で調整したワイヤボンディング領域の調整は、抽出された半導体装置以外の複数の半導体装置についてのワイヤボンディング工程にも反映される。
続いて、複数の半導体装置についてワイヤボンディングを実施するが、目合わせ工程で使用された特定の半導体装置以外の複数の半導体装置においても、CADデータに基づくワイヤボンディング領域の設計値から、目合わせ工程に基づく所要の調整が反映される。この結果、実際の半導体装置の仕上がり状態を反映したワイヤボンディング工程を実施することができると考えられる。
特に、本実施の形態1では、ワイヤボンディング領域に対応づけて形成されたマークを基準にして、ワイヤボンディング領域の座標位置が調整されるため、目合わせ工程で使用された特定の半導体装置以外の複数の半導体装置においても、ソルダレジストに形成される開口部の位置ずれの影響を受けることなく、正確にワイヤボンディング領域の位置が調整されることになる。
ただし、実際には、目合わせ工程で使用された特定の半導体装置の仕上がり状態と、それ以外の半導体装置の仕上がり状態とは微妙に異なることが考えられる。この点に関し、本実施の形態1における半導体装置では、特徴パターンとなるマークが形成されているため、関連技術では困難であったカメラ認識によるワイヤボンディング領域の微調整を実施できる。したがって、本実施の形態1では、カメラ認識を適用できるという利点を生かして、半導体装置ごとにカメラ認識によるワイヤボンディング領域の微調整を実施する。
具体的に、本実施の形態1では、ワイヤボンディング工程の対象となっている半導体装置において、カメラ認識でマークを検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整を行ない、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域を特定する(S303)。
その後、特定したワイヤボンディング領域の位置に基づいて、半導体チップに形成されているパッドと、帯状配線の特定されたワイヤボンディング領域とをワイヤで接続する(S304)。そして、対象となっている半導体装置に存在するすべてのワイヤ接続が終了していない場合には、ワイヤボンディング工程を継続して実施する(S305)。一方、対象となっている半導体装置に存在するすべてのワイヤ接続が終了すると、対象となっている半導体装置のワイヤボンディング工程を終了する(S305)。
その後、次の半導体装置についてワイヤボンディング工程を実施する(S306)。具体的には、カメラ認識でマークを検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整を行ない、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域を特定する(S303)。
その後、特定したワイヤボンディング領域の位置に基づいて、半導体チップに形成されているパッドと、帯状配線の特定されたワイヤボンディング領域とをワイヤで接続する(S304)。そして、対象となっている半導体装置に存在するすべてのワイヤ接続が終了していない場合には、ワイヤボンディング工程を継続して実施する(S305)。一方、対象となっている半導体装置に存在するすべてのワイヤ接続が終了すると、対象となっている半導体装置のワイヤボンディング工程を終了する(S305)。以上の工程を繰り返すことにより、複数の半導体装置についてワイヤボンディング工程を実施する。このようにして複数の半導体装置についてワイヤボンディング工程を実施することができる。
本実施の形態1におけるワイヤボンディング工程の流れは上述した通りであるが、さらに、図34〜図37を参照しながら、本実施の形態1におけるワイヤボンディング工程を説明する。
例えば、図34〜図37は、目合わせ工程に使用された半導体装置とは別の半導体装置についてワイヤボンディング工程を実施する様子を示している。まず、図34においては、CADデータに基づくワイヤボンディング領域CAD1〜CAD3が黒丸で示されており、目合わせ工程に基づく所要の調整が反映されたワイヤボンディング領域OSR1〜OSR3が破線の×印で示されている。つまり、図34で対象となっている半導体装置においても、CADデータに基づくワイヤボンディング領域の設計値から、目合わせ工程に基づく所要の調整が反映されている。
ただし、実際には、目合わせ工程で使用された特定の半導体装置の仕上がり状態と、図34で対象となっている半導体装置の仕上がり状態とは微妙に異なることを想定している。このため、図34で対象となっている半導体装置においても、カメラ認識によるワイヤボンディング領域の微調整が実施されている。
具体的に、図34で対象となっている半導体装置では、カメラ認識でマークMK1を検出することにより、目合わせ工程で調整したワイヤボンディング領域OSR1から微調整が行われ、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域AR1が特定される。つまり、カメラ認識で検出したマークMK1の位置に基づいて、ワイヤボンディング領域AR1が特定される。
なお、ワイヤボンディング領域AR2およびワイヤボンディング領域AR3については、例えば、特定したワイヤボンディング領域AR1からの設計距離を考慮することにより特定されるものである。具体的に、ワイヤボンディング領域AR2は、ワイヤボンディング領域AR1から第1所定距離だけ離れた領域に設定され、かつ、ワイヤボンディング領域AR3は、ワイヤボンディング領域AR1から第2所定距離だけ離れた領域に設定される。このとき、例えば、ワイヤボンディング領域AR1とワイヤボンディング領域AR2との間の距離(第1距離)と、ワイヤボンディング領域AR2とワイヤボンディング領域AR3との間の距離(第2距離)とが等しくなる場合があり、図34では、この状態を想定している。ここで、カメラ認識によって特定されたワイヤボンディング領域AR1〜AR3は、実線の×印で示されている。
続いて、図35に示すように、図示しない半導体チップに形成されている第1パッドと、開口部OP1から露出する帯状配線BLWのワイヤボンディング領域AR1と、をワイヤW1で電気的に接続する。
このとき、本実施の形態1では、ワイヤボンディング領域の目合わせ工程において、ソルダレジストSRに形成された開口部OP1の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークMK1を基準にして、ワイヤボンディング領域の座標位置を調整している。このため、本実施の形態1によれば、ソルダレジストSRに形成される開口部OP1の位置ずれの影響を受けることなく、ワイヤボンディング領域の位置を調整することができる。さらに、本実施の形態1では、特徴パターンとなるマークMK1が形成されているため、カメラ認識によるワイヤボンディング領域の調整を実施している。したがって、本実施の形態1によれば、これらの特徴点の相乗効果により、例えば、図35に示すように、ワイヤW1と開口部OP1の端部との干渉を効果的に抑制できる結果、ワイヤボンディング工程の信頼性を大幅に向上することができる。
次に、図36に示すように、図示しない半導体チップに形成されている第2パッドと、開口部OP1から露出する帯状配線BLWのワイヤボンディング領域AR2と、をワイヤW2で電気的に接続する。その後、図37に示すように、図示しない半導体チップに形成されている第3パッドと、開口部OP1から露出する帯状配線BLWのワイヤボンディング領域AR3と、をワイヤW3で電気的に接続する。以上のようにして、ワイヤボンディング工程を実施することができる。
<変形例1>
次に、本実施の形態1の変形例1について説明する。例えば、図38は、本実施の形態1におけるマークMK1の形状を示す図である。図38に示すように、ソルダレジストSRに形成された開口部OP1から帯状配線BLWの一部が露出しており、この帯状配線BLWから突出するように凸形状のマークMK1が形成されている。つまり、本実施の形態1では、帯状配線BLWと一体的に形成され、かつ、突出した矩形形状からなるマークMK1が示されている。そして、このマークMK1は、帯状配線BLWのワイヤボンディング領域AR1に対応して設けられている。例えば、この矩形形状をしたマークMK1の中心線の延長線上にワイヤボンディング領域AR1が存在するように、マークMK1を配置することができる。なお、矩形形状をしたマークMK1においては、例えば、マークMK1のサイズを大きくすることができるため、マークMK1の視認性を向上させることができる。また、マークMK1のX方向の幅を信号線用のボンディングフィンガ(リードLD1)と同じ幅で設計することもできる。さらには、マークMK1のY方向の幅の分だけ、ワイヤを接続するY方向のマージンが増加する利点がある。
このマークMK1は、ワイヤボンディング領域AR1を特定する機能を有しており、ワイヤボンディング領域AR1を特定する機能を有していれば、図38に示す矩形形状に限定されるものではない。つまり、マークMK1の形状は、種々の変更が可能であり、以下に、この変形例にについて説明する。
図39は、マークMK1の一例を示す図である。図39に示すように、例えば、マークMK1は、帯状配線BLWと一体的に形成され、かつ、突出した三角形状あるいは台形形状から形成することもできる。この場合、三角形状の頂点近傍あるいは台形形状の上辺が狭くなるため、マークMK1の中心を通る中心線を特定しやすく、目合わせ工程におけるワイヤボンディング領域の特定や、カメラ認識によるワイヤボンディング領域の特定がしやすくなる利点がある。
図40は、マークMK1の他の一例を示す図である。図40に示すように、例えば、マークMK1は、帯状配線BLWの一部を切り欠くことによっても形成することができる。つまり、例えば、マークMK1は、帯状配線BLWと一体的に形成され、かつ、V字切り欠き形状あるいはU字切り欠き形状から形成することもできる。この場合、切り欠き形状の頂点が狭くなるため、マークMK1の中心を通る中心線を特定しやすく、目合わせ工程におけるワイヤボンディング領域の特定や、カメラ認識によるワイヤボンディング領域の特定がしやすくなる利点がある。さらに、マークMK1は、図38に示す矩形形状や図39に示す三角形状あるいは台形形状に比べて帯状配線BLWの第1外辺OSD1の一部を切り欠くことにより内側に形成されるので、帯状配線BLWの配線幅が広がることがなくなる。そのため、配線数が多い場合は、配線の占有面積を小さく、且つ、それら複数の配線を詰めて配置することができる。このことは、半導体装置を小型化する上で有効である。
図41は、マークMK1の他の一例を示す図である。図41に示すように、例えば、マークMK1は、帯状配線BLWと接続する配線としても形成することができる。この場合、マークMK1を構成する配線の幅を狭くすることにより、マークMK1の中心を通る中心線を特定しやすく、目合わせ工程におけるワイヤボンディング領域の特定や、カメラ認識によるワイヤボンディング領域の特定がしやすくなる利点がある。さらには、マークMK1に、ワイヤボンディング領域AR1を特定する主機能の他に、帯状配線BLWと電気的に接続する配線としての機能を持たせることができる。言い換えれば、帯状配線BLWと接続する配線をマークMK1として兼用させることもできる。さらに、その配線の一部が、ソルダレジストSRに覆われていることにより(図41の破線部分)、マークMK1(配線)を起点に帯状配線BLWが配線基板の基材から剥がれることも防止することができる。
以上述べた図38〜図41に共通する利点としては、マークMK1を形成することにより、帯状配線BLWに凹凸形状を付加することができるので、アンカー効果による配線基板と封止体(樹脂)との密着性向上も図ることができる。
なお、マークMK1は、帯状配線BLWと一体的に形成される必要はなく、ワイヤボンディング領域AR1を特定する機能を有していれば、例えば、図42に示すように、帯状配線BLWと空間的に分離されたマークMK1として形成することもできる。
さらに、マークMK1は、帯状配線BLWと同一の材料から構成することが望ましい。なぜなら、例えば、関連技術について説明したように、帯状配線BLWとソルダレジストSRのように異なる材料では、反射率の相違などの要因により、帯状配線BLWとソルダレジストSRの両方にピントを合わせることが困難になるからである。したがって、帯状配線BLWとマークMK1とを異なる材料を使用すると、上述した場合と同様に、カメラ認識を実施することが困難になる事情が顕在化するおそれがあるからである。言い換えれば、帯状配線BLWとマークMK1とを同じ金属材料から構成すれば、反射率など相違に起因する焦点ずれを抑制できる。この結果、カメラ認識の精度を向上させることができる。さらに、帯状配線BLWとマークMK1とを同じ材料から構成する利点としては、配線基板上に形成された導体膜をパターニングすることにより、帯状配線BLWとマークMK1とを一緒に形成することができ、マークMK1を形成することによる配線基板の製造工程の複雑化を抑制することができるとともに、配線基板の製造コストの上昇を抑制することもできる。
<変形例2>
続いて、本実施の形態1の変形例2について説明する。図43は、本変形例2において、ソルダレジストSRに形成された開口部OP1の近傍領域を示す拡大図である。図43に示すように、ソルダレジストSRには、開口部OP1が設けられており、この開口部OP1から帯状配線BLWの一部領域が露出している。そして、例えば、図43に示すように、開口部OP1から露出する帯状配線BLWの一部領域に、マークMK1〜MK3が形成されている。すなわち、本変形例2において、開口部OP1から露出する帯状配線BLWには、マークMK1〜MK3が所定間隔を置いて並んで配置されている。具体的に、本変形例2においては、ワイヤボンディング領域AR1に対応づけられてマークMK1が形成され、ワイヤボンディング領域AR2に対応づけられてマークMK2が形成されている。さらに、ワイヤボンディング領域AR3に対応づけられてマークMK3が形成されている。
このことから、本変形例2によれば、半導体装置ごとに実施されるカメラ認識によるワイヤボンディング領域の調整にマークMK1〜MK3を使用することができる。例えば、カメラ認識によってマークMK1を検出し、検出したマークMK1の位置を基準としてワイヤボンディング領域AR1を特定することができる。その後、本変形例2では、カメラ
認識によってマークMK2を検出し、検出したマークMK2の位置を基準としてワイヤボンディング領域AR2を特定することができる。さらに、続けて、本変形例2では、カメラ認識によってマークMK3を検出し、検出したマークMK3の位置を基準としてワイヤボンディング領域AR3を特定することができる。このようにして、特定されたワイヤボンディング領域AR1〜AR3にワイヤが接続される。
以上のように、本変形例2によれば、例えば、図43に示す3つのワイヤボンディング領域AR1〜AR3のそれぞれに対応づけて、マークMK1〜MK3が形成されているため、3つのワイヤボンディング領域AR1〜AR3のすべてをマークMK1〜MK3のそれぞれを基準として特定することができる。つまり、実施の形態1では、例えば、図34に示すように、ワイヤボンディング領域AR1については、マークMK1の位置を基準として特定されたが、ワイヤボンディング領域AR2およびワイヤボンディング領域AR3については、マークの位置を基準として特定するものではなく、既に特定したワイヤボンディング領域AR1を基準として自動的に特定されていた。したがって、例えば、マークMK1の位置に基づいて設定されるワイヤボンディング領域AR1に誤差が発生すると、その誤差がワイヤボンディング領域AR2やワイヤボンディング領域AR3にも反映されてしまうことになる。
これに対し、本変形例2では、ワイヤボンディング領域AR1〜AR3のそれぞれは、独立別個に、それぞれに対応づけられたマークMK1〜MK3の位置に基づいて特定される。このため、例えば、ワイヤボンディング領域AR1の特定に誤差が生じても、この誤差がワイヤボンディング領域AR2やワイヤボンディング領域AR3の特定に波及することはない。このことから、本変形例2によれば、ワイヤボンディング領域AR1〜AR3の独立性を高めることができ、ワイヤボンディング領域AR1〜AR3を特定する精度を向上させることができる。特に、帯状配線BLWに接続されるワイヤの本数が多く、ワイヤ間ピッチが狭くなって、ワイヤ同士の電気的なショートの危険性が上がってくるような場合において、本変形例2の上述した特徴は有効である。この結果、本変形例2によれば、ワイヤボンディング工程の信頼性を向上させることができる。
なお、本変形例2では、半導体装置ごとに実施されるカメラ認識によるワイヤボンディング領域の調整にマークMK1〜MK3を使用する例について説明したが、さらには、目視による目合わせ工程におけるワイヤボンディング領域の調整にも、マークMK1〜MK3を使用することができ、これによって、目視による目合わせ工程の精度を向上させることができる。
このように、本変形例2では、複数のワイヤボンディング領域のそれぞれに対応づけてマークを形成することに特徴があり、これによって、ワイヤボンディング工程の信頼性を向上させることができる。さらに、本変形例2によれば、複数のワイヤボンディング領域のそれぞれに対応づけてマークを形成しているため、帯状配線BLWに形成される凹凸形状が増加することになる。この結果、アンカー効果による配線基板と封止体(樹脂)との密着性の増大効果も得ることができる。
<変形例3>
次に、本実施の形態1の変形例3について説明する。図44は、本変形例3において、ソルダレジストSRに形成された開口部OP1の近傍領域を示す拡大図である。図44に示すように、ソルダレジストSRには、開口部OP1が設けられており、この開口部OP1から帯状配線BLWの一部領域が露出している。そして、例えば、図44に示すように、開口部OP1から露出する帯状配線BLWの一部領域に、マークMK1およびマークMK3が形成されている。すなわち、本変形例3において、開口部OP1から露出する帯状配線BLWには、マークMK1およびマークMK3が所定間隔を置いて配置されている。具体的に、本変形例3においては、ワイヤボンディング領域AR1に対応づけられてマークMK1が形成され、ワイヤボンディング領域AR3に対応づけられてマークMK3が形成されている。なお、本変形例3においては、ワイヤボンディング領域AR2に対応づけられたマークは形成されていない。
このことから、本変形例3によれば、半導体装置ごとに実施されるカメラ認識によるワイヤボンディング領域の調整にマークMK1およびマークMK3を使用することができる。例えば、カメラ認識によってマークMK1を検出し、検出したマークMK1の位置を基準としてワイヤボンディング領域AR1を特定することができる。その後、ワイヤボンディング領域AR2については、マークの位置を基準として特定するものではなく、既に特定したワイヤボンディング領域AR1からの設計距離などを基準として自動的に特定することができる。続いて、カメラ認識によってマークMK3を検出し、検出したマークMK3の位置を基準としてワイヤボンディング領域AR3を特定することができる。このようにして、特定されたワイヤボンディング領域AR1〜AR3にワイヤが接続される。
例えば、上述した変形例2においては、図43に示すように、3つのワイヤボンディング領域AR1〜AR3のそれぞれに対応づけて、マークMK1〜MK3を形成していた。この場合、マークMK1〜MK3のすべてについてカメラ認識を実施する必要があり、ワイヤボンディング工程のスループットが低下することが懸念される。
そこで、本変形例3においては、ワイヤボンディング領域AR1〜AR3のそれぞれに対応付けてマークMK1〜MK3を形成するのではなく、ワイヤボンディング領域AR1とワイヤボンディング領域AR3に対応づけてマークMK1およびマークMK3を形成するとともに、ワイヤボンディング領域AR2に対応づけたマークを形成しないようにしている。つまり、本変形例3では、ワイヤボンディング領域の一部にだけ対応づけるようにマークを形成している点に特徴がある。
これにより、ワイヤボンディング領域AR1とワイヤボンディング領域AR3については、独立別個に、それぞれに対応づけられたマークMK1およびマークMK3の位置に基づいて特定される。このため、例えば、ワイヤボンディング領域AR1の特定に誤差が生じても、この誤差がワイヤボンディング領域AR3の特定に波及することはない。このことから、本変形例3によれば、少なくとも、ワイヤボンディング領域AR1とワイヤボンディング領域AR3の独立性を高めることができ、ワイヤボンディング領域AR1およびワイヤボンディング領域AR3を特定する精度を向上させることができる。この結果、本変形例3によっても、ワイヤボンディング工程の信頼性を向上させることができる。
一方、本変形例3においては、ワイヤボンディング領域AR2に対応づけたマークを形成しないようにしている。つまり、ワイヤボンディング領域AR2については、マークの位置を基準として特定するものではなく、既に特定したワイヤボンディング領域AR1からの設計距離などを基準として自動的に特定している。この結果、本変形例3によれば、3つのワイヤボンディング領域AR1〜AR3のそれぞれに対応づけて、マークを形成する場合に比べて、カメラ認識を実施する頻度を少なくすることができ、これによって、ワイヤボンディング工程におけるスループットの低下を抑制することができる。
なお、本変形例3では、半導体装置ごとに実施されるカメラ認識によるワイヤボンディング領域の調整にマークMK1およびマークMK3を使用する例について説明したが、さらには、目視による目合わせ工程におけるワイヤボンディング領域の調整にも、マークMK1およびマークMK3を使用することができ、これによって、目視による目合わせ工程の精度を向上させることができる。
さらに、本変形例3によれば、複数のワイヤボンディング領域のそれぞれに対応づけてマークを形成しているため、帯状配線BLWに形成される凹凸形状が増加することになる。この結果、アンカー効果による配線基板と封止体(樹脂)との密着性の増大効果も得ることができる。
(実施の形態2)
<配線基板のレイアウト構成>
図45は、本実施の形態2における半導体装置に使用される配線基板WBの主面(表面)のレイアウト構成を示す図である。図45に示すように、本実施の形態2における配線基板WBは矩形形状をしており、中央部に矩形形状をしたGNDプレーン(プレーン配線)GPが形成されている。このGNDプレーンGPは、ビアVA(G)を介して基準電位(GND電位、接地電位)が供給されるようになっており、このGNDプレーンGP上に半導体チップが搭載される。つまり、GNDプレーンGPと半導体チップとは、平面視において重なるように配置されていることになる。
GNDプレーンGPの周囲には、GNDプレーンGPの外縁に沿って、帯状配線BLW(G)が配置されている。このとき、GNDプレーンGP上には、矩形形状の半導体チップが搭載されることから、帯状配線BLW(G)は、半導体チップの外縁に沿って、半導体チップの周囲に配置されているということもできる。そして、GNDプレーンGPと帯状配線BLW(G)は複数の接続配線GWLによって電気的に接続されている。したがって、この帯状配線BLW(G)にも基準電位が印加されることになる。また、この帯状配線BLW(G)にもビアVA(G)が接続されている。
続いて、帯状配線BLW(G)の外側には、例えば、帯状配線BLW(G)と並行するように、帯状配線BLW(V1)が配置されている。この帯状配線BLW(V1)には、ビアVA(V1)が接続されており、このビアVA(V1)を介して、第1電源電位が供給されるように構成されている。さらに、帯状配線BLW(V1)の外側には、例えば、帯状配線BLW(V1)と並行するように、帯状配線BLW(V2)が配置されている。この帯状配線BLW(V2)には、ビアVA(V2)が接続されており、このビアVA(V2)を介して、第1電源電位よりも高い第2電源電位が供給されるように構成されている。
本実施の形態2における配線基板WBは、多層配線構造をしており、以下に、図45に示す配線基板WBの表面(第1層)の一層下層(第2層)に配置される配線構造について、図46を参照しながら説明する。具体的に、本実施の形態2における配線基板WBは、例えば、4層構造をしており、便宜上、図45に示す配線基板WBの表面を第1層と呼び、この第1層の下層の層を第2層、第2層の下層の層を第3層、第3層の下層である配線基板WBの裏面を第4層と呼ぶことにする。
図46は、配線基板WBの第2層のレイアウト構成を示す図である。図46に示すように、配線基板WBの第2層には、GNDパターンGPT1が形成されており、このGNDパターンGPT1には、ビアVA(G)が接続されている。したがって、図45に示す配線基板WBの表面(第1層)に形成されているGNDプレーンGPや帯状配線BLW(G)と、図46に示す配線基板WBの第2層に形成されているGNDパターンGPT1とは、ビアVA(G)を介して電気的に接続されていることがわかる。
次に、図47は、配線基板WBの第3層のレイアウト構成を示す図である。図47に示すように、配線基板WBの第3層には、電源パターンPTN1(V1)や電源パターンPTN1(V2)が形成されている。そして、電源パターンPTN1(V1)は、ビアVA(V1)と電気的に接続され、電源パターンPTN1(V2)は、ビアVA(V2)と電気的に接続されている。したがって、図45に示す配線基板WBの表面(第1層)に形成されている帯状配線BLW(V1)と、図47に示す配線基板WBの第3層に形成されている電源パターンPTN1(V1)とは、ビアVA(V1)を介して電気的に接続されていることがわかる。同様に、図45に示す配線基板WBの表面(第1層)に形成されている帯状配線BLW(V2)と、図47に示す配線基板WBの第3層に形成されている電源パターンPTN1(V2)とは、ビアVA(V2)を介して電気的に接続されていることがわかる。
続いて、図48は、配線基板WBの裏面(第4層)のレイアウト構成を示す図である。図48に示すように、配線基板WBの裏面には、アレイ状に複数の端子LD2が配置されており、この端子LD2上に半田ボールが搭載される。さらに、本実施の形態2では、この複数の端子LD2の一部と電気的に接続するように、GNDパターンGPT2が形成されている。そして、このGNDパターンGPT2は、ビアVA(G)とも電気的に接続されている。このことから、例えば、半導体チップに形成されている集積回路は、パッド→ワイヤ→(帯状配線BLW(G)+GNDプレーンGP)→ビアVA(G)→GNDパターンGPT1→ビアVA(G)→GNDパターンGPT2→端子LD2→半田ボールの経路で最終的に半田ボールと接続されていることがわかる。このことから、半導体装置に形成されている半田ボールの一部へ基準電位を供給することにより、半導体チップに形成されている集積回路に安定化された基準電位を供給できることがわかる。
同様に、本実施の形態2では、この複数の端子LD2の他の一部と電気的に接続するように、電源パターンPTN2(V1)が形成されている。そして、この電源パターンPTN2(V1)は、ビアVA(V1)とも電気的に接続されている。このことから、例えば、半導体チップに形成されている集積回路は、パッド→ワイヤ→帯状配線BLW(V1)→ビアVA(V1)→電源パターンPTN1(V1)→ビアVA(V1)→電源パターンPTN2(V1)→端子LD2→半田ボールの経路で最終的に半田ボールと接続されていることがわかる。このことから、半導体装置に形成されている半田ボールの一部へ第1電源電位を供給することにより、半導体チップに形成されている集積回路に安定化された第1電源電位を供給できることがわかる。
また、本実施の形態2では、複数の端子LD2の他の一部と電気的に接続するように、電源パターンPTN2(V2)が形成されている。そして、この電源パターンPTN2(V2)は、ビアVA(V2)とも電気的に接続されている。このことから、例えば、半導体チップに形成されている集積回路は、パッド→ワイヤ→帯状配線BLW(V2)→ビアVA(V2)→電源パターンPTN1(V2)→ビアVA(V2)→電源パターンPTN2(V2)→端子LD2→半田ボールの経路で最終的に半田ボールと接続されていることがわかる。このことから、半導体装置に形成されている半田ボールの一部へ第2電源電位を供給することにより、半導体チップに形成されている集積回路に安定化された第2電源電位を供給できることがわかる。
<実施の形態2における特徴>
続いて、本実施の形態2における特徴について説明する。図49は、本実施の形態2における配線基板WBの表面(第1層)に形成されている一部領域を拡大して示す図である。図49に示すように、まず、本実施の形態2における配線基板WBでは、GNDプレーンGPの外側に帯状配線BLW(G)が配置されており、このGNDプレーンGPと帯状配線BLW(G)が複数の接続配線GWLで接続されていることがわかる。具体的に、帯状配線BLW(G)は、基本的にソルダレジストSRで覆われており、帯状配線BLW(G)の一部分がソルダレジストSRに設けられた開口部OP1から露出している。この開口部OP1から露出している帯状配線BLW(G)の一部分がGNDプレーンGPと複数の接続配線GWLで電気的に接続されている。これにより、帯状配線BLW(G)に供給される基準電位の安定化を図ることができ、これによって、半導体装置の電気的特性の向上を図ることができる。
ここで、開口部OP1から露出している帯状配線BLW(G)の一部分は接続配線GWLとの接続領域となるとともに、ワイヤを接続するためのワイヤボンディング領域も含むことになる。このことから、本実施の形態2においても、実施の形態1と同様に、開口部OP1から露出する帯状配線BLW(G)に含まれるワイヤボンディング領域に対応づけて少なくとも1つのマークMK1(G)が形成されている。
これにより、本実施の形態2においても、ワイヤボンディング領域の目合わせ工程において、ソルダレジストSRに形成された開口部OP1の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークMK1(G)を基準にして、ワイヤボンディング領域の座標位置を調整することができる。この結果、本実施の形態2における目合わせ工程においても、ソルダレジストSRに形成される開口部OP1の位置ずれの影響を受けることなく、正確にワイヤボンディング領域の位置を調整することができる。この結果、本実施の形態2によれば、ワイヤボンディング工程の信頼性を向上することができる。さらに、本実施の形態2においても、特徴パターンとなるマークMK1(G)が形成されているため、カメラ認識によるワイヤボンディング領域の調整を実施することもできる。したがって、本実施の形態2でも、ワイヤボンディング工程の信頼性を大幅に向上することができる。
ここで、重要な点は、マークMK1(G)を設ける位置である。上述したように、ソルダレジストSRに形成される開口部OP1の位置ずれの影響を最も受けるのは、開口部OP1の端部に最も近いワイヤボンディング領域である。したがって、本実施の形態2においては、例えば、図49に示すように、開口部OP1の端部に最も近いワイヤボンディング領域に対応づけてマークMK1(G)を設けている。これにより、ワイヤボンディング領域に対応づけて形成されたマークMK1(G)を基準にして、開口部OP1の端部に最も近いワイヤボンディング領域の座標位置を調整することができる。このことから、本実施の形態2によれば、開口部OP1の端部に最も近いワイヤボンディング領域にワイヤを接続する際、ワイヤと開口部OP1の端部との干渉を防止することができる。この結果、本実施の形態2におけるワイヤボンディング工程の信頼性を向上させることができる。
このとき、マークMK1(G)を帯状配線BLW(G)の内側に設ける構成と、マークMK1(G)を帯状配線BLW(G)の外側に設ける構成とが考えられる。言い換えれば、帯状配線BLW(G)を構成する内辺(GNDプレーンGPに近い辺)にマークMK1(G)を設ける構成と、帯状配線BLW(G)を構成する外辺(GNDプレーンGPから遠い辺)にマークMK1(G)を設ける構成と、が考えられる。
この点に関し、本実施の形態2では、マークMK1(G)を帯状配線BLW(G)の外側に設ける構成を採用している。この理由は、次のようなものである。例えば、図49に示すように、帯状配線BLW(G)の内側には、GNDプレーンGPと電気的に接続するための複数の接続配線GWLが設けられている。このため、例えば、マークMK1(G)を帯状配線BLW(G)の内側に設ける構成を採用する場合、接続配線GWLの一部を削除して空いたスペースにマークMK1(G)を形成することになる。このことは、接続配線GWLの数が少なくなり、帯状配線BLW(G)とGNDプレーンGPとの接続抵抗が大きくなることを意味する。
ここで、本実施の形態2では、半導体チップに供給する基準電位の安定化を図ることにより、半導体装置の電気的特性の向上を図っている。このことから、本実施の形態2では、半導体チップとワイヤで接続される帯状配線BLW(G)での基準電位の安定化を図る観点から、GNDプレーンGPとの接続する接続配線GWLの数および個々の配線幅をできるだけ大きくして接続抵抗を低減することが望ましい。この点に関し、マークMK1(G)を帯状配線BLW(G)の内側に設ける構成を採用する場合、マークMK1(G)を形成するスペースを確保する関係上、接続配線GWLの占有スペースが小さくなり、帯状配線BLW(G)とGNDプレーンGPとの接続抵抗が大きくなってしまう。このことから、本実施の形態2では、マークMK1(G)を帯状配線BLW(G)の外側に設ける構成を採用している。この場合、マークMK1(G)を形成するスペースを確保するために、接続配線GWLの占有スペースを削減する必要がないため、帯状配線BLW(G)とGNDプレーンGPとの接続抵抗を低減することができる。この結果、本実施の形態2によれば、帯状配線BLW(G)とGNDプレーンGPとの接続抵抗を小さくしながら、マークMK1(G)を設けることによるワイヤボンディング工程の信頼性の向上を図ることができる。すなわち、本実施の形態2によれば、半導体装置の電気的特性の向上と、半導体装置の信頼性向上の両立を図ることができるのである。さらには、帯状配線BLW(G)に設けるマークMK1(G)は、接続配線GWLとは反対側の外側に設けるということを前提としておけば、基板設計も容易になる利点も得られる。
続いて、図49に示すように、帯状配線BLW(G)の外側には、第1電源電位が供給される帯状配線BLW(V1)が配置されている。具体的に、帯状配線BLW(V1)は、基本的にソルダレジストSRで覆われており、帯状配線BLW(V1)の一部分がソルダレジストSRに設けられた開口部OP2から露出している。開口部OP2から露出している帯状配線BLW(V1)の一部分は、ワイヤを接続するためのワイヤボンディング領域となる。このことから、本実施の形態2においても、実施の形態1と同様に、開口部OP2から露出する帯状配線BLW(V1)に含まれるワイヤボンディング領域に対応づけて少なくとも1つのマークMK1(V1)やマークMK2(V1)が形成されている。
さらに、図49に示すように、帯状配線BLW(V1)の外側には、第1電源電位よりも高い第2電源電位が供給される帯状配線BLW(V2)が配置されている。具体的に、帯状配線BLW(V2)は、基本的にソルダレジストSRで覆われており、帯状配線BLW(V2)の一部分がソルダレジストSRに設けられた開口部OP3から露出している。開口部OP3から露出している帯状配線BLW(V2)の一部分は、ワイヤを接続するためのワイヤボンディング領域となる。このことから、本実施の形態2においても、実施の形態1と同様に、開口部OP3から露出する帯状配線BLW(V2)に含まれるワイヤボンディング領域に対応づけて少なくとも1つのマークMK1(V2)やマークMK2(V2)が形成されている。
ここで、例えば、帯状配線BLW(V1)に着目すると、開口部OP2から露出する帯状配線BLW(V1)のワイヤボンディング領域に対応づけられているマークMK1(V1)は、基本的に、帯状配線BLW(V1)の外側に配置されている。これは、なるべく、帯状配線BLW(G)と帯状配線BLW(V1)との間のラインアンドスペースを確保しやすくするためである。同様の理由から、例えば、帯状配線BLW(V2)に着目すると、開口部OP3から露出する帯状配線BLW(V2)のワイヤボンディング領域に対応づけられているマークMK1(V2)は、基本的に、帯状配線BLW(V2)の外側に配置されている。
ただし、図49に示すように、帯状配線BLW(V1)と帯状配線BLW(V2)の間には、帯状配線BLW(V1)と電気的に接続されるビアVA(V1)や、帯状配線BLW(V2)と電気的に接続されるビアVA(V2)が配置されている場合がある。この場合、例えば、帯状配線BLW(V1)に着目すると、ビアVA(V1)が邪魔となって、帯状配線BLW(V1)の外側にマークMK2(V1)を配置することができない事態が生じる。したがって、この場合には、図49に示すように、ビアVA(V1)の配置位置と反対側である帯状配線BLW(V1)の内側にマークMK2(V1)を配置することもできる。これにより、ビアVA(V1)の配置に邪魔されることなく、開口部OP2から露出する帯状配線BLW(V1)のワイヤボンディング領域に対応づけてマークMK2(V1)を形成することができる。
同様に、帯状配線BLW(V1)に着目すると、例えば、図49に示すように、帯状配線BLW(V2)の配置レイアウトによっては、帯状配線BLW(V2)が邪魔となって、帯状配線BLW(V2)の外側にマークMK2(V2)を配置することができない事態が生じる。したがって、この場合には、図49に示すように、帯状配線BLW(V2)の配置位置と反対側である帯状配線BLW(V2)の内側にマークMK2(V2)を配置することもできる。これにより、帯状配線BLW(V2)の配置に邪魔されることなく、開口部OP3から露出する帯状配線BLW(V2)のワイヤボンディング領域に対応づけてマークMK2(V2)を形成することができる。
<変形例1>
図50は、本実施の形態2の変形例1における配線基板WBの表面(第1層)に形成されている一部領域を拡大して示す図である。図50に示す本変形例1の構成は、図49に示す実施の形態2の構成とほぼ同様の構成をしているため、相違点を中心に説明する。
図50において、本変形例1では、GNDプレーンGPと帯状配線BLW(G)が一体的に形成されている。つまり、図49に示す実施の形態2では、GNDプレーンGPと帯状配線BLW(G)が分離されており、かつ、複数の接続配線GWLで電気的に接続される構成が採用されていた。これに対し、図50に示す本変形例1においては、GNDプレーンGPと帯状配線BLW(G)が一体的に形成されている。これにより、図50に示す本変形例1によれば、GNDプレーンGPと帯状配線BLW(G)の接続抵抗をさらに低減することができるので、基準電位のさらなる安定化を図ることができる。すなわち、本変形例1によれば、半導体装置の電気的特性のさらなる向上を図ることができる。さらに、接続配線GWLが無くなるので、接続配線GWLが配置されていた領域分が小さくなり、半導体装置の小型化を図ることができる場合もある。
<変形例2>
図51は、本実施の形態2の変形例2における配線基板WBの表面(第1層)に形成されている一部領域を拡大して示す図である。図51に示す本変形例2の構成は、図49に示す実施の形態2の構成とほぼ同様の構成をしているため、相違点を中心に説明する。
図51において、本変形例2では、図49に示す実施の形態2とは逆に、マークMK1(G)を帯状配線BLW(G)の内側に設ける構成を採用している。この場合、接続配線GWLの一部を削除して空いたスペースにマークMK2(G)を形成することになる。このことは、接続配線GWLの数が少なくなり、帯状配線BLW(G)とGNDプレーンGPとの接続抵抗が大きくなることを意味する。したがって、本変形例2の構成を採用する場合、半導体チップとワイヤで接続される帯状配線BLW(G)での基準電位の安定化を図る観点からは、図49に示す実施の形態2の構成に及ばないことになる。
ただし、他の見方をすると、金属配線から構成される接続配線GWLの占有面積が少なくなるということは、封止体(樹脂)と配線基板WBとの密着力が向上すると捉えることができる。このことから、例えば、接続配線GWLによる基準電位の安定化を多少犠牲にして封止体(樹脂)と配線基板WBとの密着性の向上を優先させる必要がある場合には、実施の形態2の構成に対して、本変形例2の構成の優位性が顕在化する。
なお、本変形例2の構成を採用する場合であっても、例えば、接続配線GWLと区別できるように、接続配線GWLと幅の異なる配線(図41参照)からマークMK2(G)を形成し、この配線(マークMK2(G))で帯状配線BLW(G)とGNDプレーンGPとも接続するように構成すれば、基準電位の安定化も図ることができる。
<実施の形態2におけるワイヤボンディング工程1>
次に、本実施の形態2におけるワイヤボンディング工程の詳細について、図面を参照しながら説明する。
図52は、本実施の形態2におけるワイヤボンディング工程の流れを示すフローチャートである。まず、例えば、CADデータに基づいて、ワイヤボンディング領域の座標値(設計値)をワイヤボンディング装置に読み込ませる(S401)。次に、複数の半導体装置の中から任意の半導体装置を抽出し、この半導体装置に基づいて目視による目合わせ工程を実施する(S402)。具体的には、ソルダレジストに設けられた開口部から露出するマークを目印として、ワイヤボンディング領域を設計値から調整する。すなわち、マークを基準とした目合わせによりワイヤボンディング領域を調整する。このとき、本実施の形態2における目合わせ工程は、帯状配線BLW(G)、帯状配線BLW(V1)および帯状配線BLW(V2)に設けられているワイヤボンディング領域について実施される。
これにより、実際の半導体装置の開口部の寸法および位置に代表される仕上がり状態を反映して、ワイヤボンディング領域を調整することができる。つまり、目視による目合わせ工程により、実際の半導体装置の仕上がり状態に対応するように、CADデータに基づくワイヤボンディング領域の設計値から所要の調整を実施する。
このとき、本実施の形態2では、開口部の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークを基準にして、ワイヤボンディング領域の座標位置を調整している。この結果、本実施の形態2における目合わせ工程によれば、ソルダレジストに形成される開口部の位置ずれの影響を受けることなく、正確にワイヤボンディング領域の位置を調整することができる。
このようにして、本実施の形態2における目合わせ工程を実施することができる。この目合わせ工程で調整したワイヤボンディング領域の調整は、抽出された半導体装置以外の複数の半導体装置についてのワイヤボンディング工程にも反映される。
続いて、複数の半導体装置についてワイヤボンディングを実施するが、目合わせ工程で使用された特定の半導体装置以外の複数の半導体装置においても、CADデータに基づくワイヤボンディング領域の設計値から、目合わせ工程に基づく所要の調整が反映される。この結果、実際の半導体装置の仕上がり状態を反映したワイヤボンディング工程を実施することができると考えられる。
特に、本実施の形態2では、ワイヤボンディング領域に対応づけて形成されたマークを基準にして、ワイヤボンディング領域の座標位置が調整されるため、目合わせ工程で使用された特定の半導体装置以外の複数の半導体装置においても、ソルダレジストに形成される開口部の位置ずれの影響を受けることなく、正確にワイヤボンディング領域の位置が調整されることになる。
ただし、実際には、目合わせ工程で使用された特定の半導体装置の仕上がり状態と、それ以外の半導体装置の仕上がり状態とは微妙に異なることが考えられる。この点に関し、本実施の形態2における半導体装置では、特徴パターンとなるマークが形成されているため、関連技術では困難であったカメラ認識によるワイヤボンディング領域の微調整を実施できる。したがって、本実施の形態2では、カメラ認識を適用できるという利点を生かして、半導体装置ごとにカメラ認識によるワイヤボンディング領域の微調整を実施する。
具体的に、本実施の形態2では、ワイヤボンディング工程の対象となっている半導体装置において、カメラ認識でマークを検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整を行ない、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域を特定する(S403)。具体的には、マークを検出することにより、帯状配線BLW(G)、帯状配線BLW(V1)および帯状配線BLW(V2)のそれぞれにおいて、ワイヤボンディング領域が特定される。
その後、特定したワイヤボンディング領域の位置に基づいて、半導体チップに形成されているパッドと、帯状配線BLW(G)、帯状配線BLW(V1)および帯状配線BLW(V2)のそれぞれにおいて特定されたワイヤボンディング領域とをワイヤで接続する(S404)。そして、対象となっている半導体装置に存在するすべてのワイヤ接続が終了していない場合には、ワイヤボンディング工程を継続して実施する(S405)。一方、対象となっている半導体装置に存在するすべてのワイヤ接続が終了すると、対象となっている半導体装置のワイヤボンディング工程を終了する(S405)。
その後、次の半導体装置についてワイヤボンディング工程を実施する(S406)。具体的には、カメラ認識でマークを検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整を行ない、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域を特定する(S403)。具体的には、マークを検出することにより、帯状配線BLW(G)、帯状配線BLW(V1)および帯状配線BLW(V2)のそれぞれにおいて、ワイヤボンディング領域が特定される。
その後、特定したワイヤボンディング領域の位置に基づいて、半導体チップに形成されているパッドと、帯状配線BLW(G)、帯状配線BLW(V1)および帯状配線BLW(V2)のそれぞれにおいて特定されたワイヤボンディング領域とをワイヤで接続する(S404)。そして、対象となっている半導体装置に存在するすべてのワイヤ接続が終了していない場合には、ワイヤボンディング工程を継続して実施する(S405)。一方、対象となっている半導体装置に存在するすべてのワイヤ接続が終了すると、対象となっている半導体装置のワイヤボンディング工程を終了する(S405)。以上の工程を繰り返すことにより、複数の半導体装置についてワイヤボンディング工程を実施する。このようにして複数の半導体装置についてワイヤボンディング工程を実施することができる。
本実施の形態2におけるワイヤボンディング工程の流れは上述した通りであるが、さらに、図53〜図56を参照しながら、本実施の形態2におけるワイヤボンディング工程を説明する。
例えば、図53〜図56は、目合わせ工程に使用された半導体装置とは別の半導体装置についてワイヤボンディング工程を実施する様子を示している。まず、図53においては、CADデータに基づくワイヤボンディング領域CAD1〜CAD5が黒丸で示されており、目合わせ工程に基づく所要の調整が反映されたワイヤボンディング領域OSR1〜OSR5が破線の×印で示されている。つまり、図53で対象となっている半導体装置においても、CADデータに基づくワイヤボンディング領域の設計値から、目合わせ工程に基づく所要の調整が反映されている。
ただし、実際には、目合わせ工程で使用された特定の半導体装置の仕上がり状態と、図53で対象となっている半導体装置の仕上がり状態とは微妙に異なることを想定している。このため、図53で対象となっている半導体装置においても、カメラ認識によるワイヤボンディング領域の微調整が実施されている。
具体的に、図53で対象となっている半導体装置では、カメラ認識で帯状配線BLW(G)に形成されているマークMK1を検出することにより、目合わせ工程で調整したワイヤボンディング領域OSR1から微調整が行われ、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域AR1が特定される。つまり、カメラ認識で検出したマークMK1の位置に基づいて、ワイヤボンディング領域AR1が特定される。
なお、帯状配線BLW(G)に形成されているワイヤボンディング領域AR2およびワイヤボンディング領域AR3については、例えば、特定したワイヤボンディング領域AR1からの設計距離を考慮することにより特定されるものである。具体的に、ワイヤボンディング領域AR2は、ワイヤボンディング領域AR1から第1所定距離だけ離れた領域に設定され、かつ、ワイヤボンディング領域AR3は、ワイヤボンディング領域AR1から第2所定距離だけ離れた領域に設定される。ここで、カメラ認識によって特定されたワイヤボンディング領域AR1〜AR3は、実線の×印で示されている。
同様に、図53で対象となっている半導体装置では、カメラ認識で帯状配線BLW(V1)に形成されているマークMK4を検出することにより、目合わせ工程で調整したワイヤボンディング領域OSR4から微調整が行われ、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域AR4が特定される。つまり、カメラ認識で検出したマークMK4の位置に基づいて、ワイヤボンディング領域AR4が特定される。ここで、カメラ認識によって特定されたワイヤボンディング領域AR4は、実線の×印で示されている。
さらに、図53で対象となっている半導体装置では、カメラ認識で帯状配線BLW(V2)に形成されているマークMK5を検出することにより、目合わせ工程で調整したワイヤボンディング領域OSR5から微調整が行われ、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域AR5が特定される。つまり、カメラ認識で検出したマークMK5の位置に基づいて、ワイヤボンディング領域AR5が特定される。ここで、カメラ認識によって特定されたワイヤボンディング領域AR5は、実線の×印で示されている。
続いて、図54に示すように、図示しない半導体チップに形成されている第1パッド〜第3パッドと、開口部OP1から露出する帯状配線BLW(G)のワイヤボンディング領域AR1〜AR3と、をワイヤW1〜W3で電気的に接続する。
その後、図55に示すように、図示しない半導体チップに形成されている第4パッドと、開口部OP2から露出する帯状配線BLW(V1)のワイヤボンディング領域AR4と、をワイヤW4で電気的に接続する。
さらに、図56に示すように、図示しない半導体チップに形成されている第5パッドと、開口部OP3から露出する帯状配線BLW(V2)のワイヤボンディング領域AR5と、をワイヤW5で電気的に接続する。
このとき、本実施の形態2では、ワイヤボンディング領域の目合わせ工程において、ソルダレジストSRに形成された開口部OP1〜OP3の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークMK1、MK4、MK5を基準にして、ワイヤボンディング領域の座標位置を調整している。このため、本実施の形態2によれば、ソルダレジストSRに形成される開口部OP1〜OP3の位置ずれの影響を受けることなく、ワイヤボンディング領域の位置を調整することができる。さらに、本実施の形態2では、特徴パターンとなるマークMK1、MK4、MK5が形成されているため、カメラ認識によるワイヤボンディング領域の調整を実施している。したがって、本実施の形態2によれば、これらの特徴点の相乗効果により、例えば、図56に示すように、ワイヤW1〜W5と開口部OP1〜OP3の端部との干渉を効果的に抑制できる結果、ワイヤボンディング工程の信頼性を大幅に向上することができる。以上のようにして、ワイヤボンディング工程を実施することができる。
<実施の形態2におけるワイヤボンディング工程2>
次に、本実施の形態2における他のワイヤボンディング工程の詳細について、図面を参照しながら説明する。
図57は、本実施の形態2における他のワイヤボンディング工程の流れを示すフローチャートである。まず、例えば、CADデータに基づいて、ワイヤボンディング領域の座標値(設計値)をワイヤボンディング装置に読み込ませる(S501)。次に、複数の半導体装置の中から任意の半導体装置を抽出し、この半導体装置に基づいて目視による目合わせ工程を実施する(S502)。具体的には、ソルダレジストに設けられた開口部から露出するマークを目印として、ワイヤボンディング領域を設計値から調整する。すなわち、マークを基準とした目合わせによりワイヤボンディング領域を調整する。このとき、本実施の形態2における目合わせ工程は、帯状配線BLW(G)、帯状配線BLW(V1)および帯状配線BLW(V2)に設けられているワイヤボンディング領域について実施される。
これにより、実際の半導体装置の開口部の寸法および位置に代表される仕上がり状態を反映して、ワイヤボンディング領域を調整することができる。つまり、目視による目合わせ工程により、実際の半導体装置の仕上がり状態に対応するように、CADデータに基づくワイヤボンディング領域の設計値から所要の調整を実施する。
このとき、本実施の形態2では、開口部の端部を基準にするのではなく、ワイヤボンディング領域に対応づけて形成されたマークを基準にして、ワイヤボンディング領域の座標位置を調整している。この結果、本実施の形態2における目合わせ工程によれば、ソルダレジストに形成される開口部の位置ずれの影響を受けることなく、正確にワイヤボンディング領域の位置を調整することができる。
このようにして、本実施の形態2における目合わせ工程を実施することができる。この目合わせ工程で調整したワイヤボンディング領域の調整は、抽出された半導体装置以外の複数の半導体装置についてのワイヤボンディング工程にも反映される。
続いて、複数の半導体装置についてワイヤボンディングを実施するが、目合わせ工程で使用された特定の半導体装置以外の複数の半導体装置においても、CADデータに基づくワイヤボンディング領域の設計値から、目合わせ工程に基づく所要の調整が反映される。この結果、実際の半導体装置の仕上がり状態を反映したワイヤボンディング工程を実施することができると考えられる。
特に、本実施の形態2では、ワイヤボンディング領域に対応づけて形成されたマークを基準にして、ワイヤボンディング領域の座標位置が調整されるため、目合わせ工程で使用された特定の半導体装置以外の複数の半導体装置においても、ソルダレジストに形成される開口部の位置ずれの影響を受けることなく、正確にワイヤボンディング領域の位置が調整されることになる。
ただし、実際には、目合わせ工程で使用された特定の半導体装置の仕上がり状態と、それ以外の半導体装置の仕上がり状態とは微妙に異なることが考えられる。この点に関し、本実施の形態2における半導体装置では、特徴パターンとなるマークが形成されているため、関連技術では困難であったカメラ認識によるワイヤボンディング領域の微調整を実施できる。したがって、本実施の形態2では、カメラ認識を適用できるという利点を生かして、半導体装置ごとにカメラ認識によるワイヤボンディング領域の微調整を実施する。
具体的に、本実施の形態2では、ワイヤボンディング工程の対象となっている帯状配線BLW(G)において、カメラ認識でマークを検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整を行ない、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域を特定する(S503)。具体的には、マークを検出することにより、帯状配線BLW(G)において、ワイヤボンディング領域が特定される。
その後、帯状配線BLW(G)において特定したワイヤボンディング領域の位置に基づいて、半導体チップに形成されているパッドと、帯状配線BLW(G)において特定されたワイヤボンディング領域とをワイヤで接続する(S504)。
続いて、ワイヤボンディング工程の対象となっている帯状配線BLW(V1)において、カメラ認識でマークを検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整を行ない、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域を特定する(S505)。具体的には、マークを検出することにより、帯状配線BLW(V1)において、ワイヤボンディング領域が特定される。
その後、帯状配線BLW(V1)において特定したワイヤボンディング領域の位置に基づいて、半導体チップに形成されているパッドと、帯状配線BLW(V1)において特定されたワイヤボンディング領域とをワイヤで接続する(S506)。
次に、ワイヤボンディング工程の対象となっている帯状配線BLW(V2)において、カメラ認識でマークを検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整を行ない、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域を特定する(S507)。具体的には、マークを検出することにより、帯状配線BLW(V2)において、ワイヤボンディング領域が特定される。
その後、帯状配線BLW(V2)において特定したワイヤボンディング領域の位置に基づいて、半導体チップに形成されているパッドと、帯状配線BLW(V2)において特定されたワイヤボンディング領域とをワイヤで接続する(S508)。
その後、次の半導体装置についてワイヤボンディング工程を実施する(S509)。以上の工程を繰り返すことにより、複数の半導体装置についてワイヤボンディング工程を実施する。このようにして複数の半導体装置についてワイヤボンディング工程を実施することができる。
本実施の形態2における他のワイヤボンディング工程の流れは上述した通りであるが、さらに、図58〜図63を参照しながら、本実施の形態2における他のワイヤボンディング工程を説明する。
例えば、図58〜図63は、目合わせ工程に使用された半導体装置とは別の半導体装置についてワイヤボンディング工程を実施する様子を示している。ここでは、図57に示すS503以後の工程について説明する。
まず、図58で対象となっている半導体装置では、カメラ認識で帯状配線BLW(G)に形成されているマークMK1を検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整が行われ、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域AR1が特定される。つまり、カメラ認識で検出したマークMK1の位置に基づいて、ワイヤボンディング領域AR1が特定される。
なお、帯状配線BLW(G)に形成されているワイヤボンディング領域AR2およびワイヤボンディング領域AR3については、例えば、特定したワイヤボンディング領域AR1からの設計距離を考慮することにより特定されるものである。具体的に、ワイヤボンディング領域AR2は、ワイヤボンディング領域AR1から第1所定距離だけ離れた領域に設定され、かつ、ワイヤボンディング領域AR3は、ワイヤボンディング領域AR1から第2所定距離だけ離れた領域に設定される。ここで、カメラ認識によって特定されたワイヤボンディング領域AR1〜AR3は、実線の×印で示されている。
次に、図59に示すように、図示しない半導体チップに形成されている第1パッド〜第3パッドと、開口部OP1から露出する帯状配線BLW(G)のワイヤボンディング領域AR1〜AR3と、をワイヤW1〜W3で電気的に接続する。
続いて、図60で対象となっている半導体装置では、カメラ認識で帯状配線BLW(V1)に形成されているマークMK4を検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整が行われ、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域AR4が特定される。つまり、カメラ認識で検出したマークMK4の位置に基づいて、ワイヤボンディング領域AR4が特定される。ここで、カメラ認識によって特定されたワイヤボンディング領域AR4は、実線の×印で示されている。
その後、図61に示すように、図示しない半導体チップに形成されている第4パッドと、開口部OP2から露出する帯状配線BLW(V1)のワイヤボンディング領域AR4と、をワイヤW4で電気的に接続する。
次に、図62で対象となっている半導体装置では、カメラ認識で帯状配線BLW(V2)に形成されているマークMK5を検出することにより、目合わせ工程で調整したワイヤボンディング領域から微調整が行われ、対象となる半導体装置の仕上がり状態を反映したワイヤボンディング領域AR5が特定される。つまり、カメラ認識で検出したマークMK5の位置に基づいて、ワイヤボンディング領域AR5が特定される。ここで、カメラ認識によって特定されたワイヤボンディング領域AR5は、実線の×印で示されている。
その後、図63に示すように、図示しない半導体チップに形成されている第5パッドと、開口部OP3から露出する帯状配線BLW(V2)のワイヤボンディング領域AR5と、をワイヤW5で電気的に接続する。以上のようにして、ワイヤボンディング工程を実施することができる。
<ワイヤボンディング工程1の利点>
上述したように、本実施の形態2における技術的思想は、ワイヤボンディング工程1やワイヤボンディング工程2で実現することができる。特に、本実施の形態1におけるワイヤボンディング工程1では、ワイヤボンディング工程2よりも有利な点が存在する。以下に、ワイヤボンディング工程1の利点について説明する。
例えば、ワイヤボンディング工程2に着目すると、このワイヤボンディング工程2では、図57に示すように、まず、カメラ認識によって、帯状配線BLW(G)のワイヤボンディング領域を特定し、その後、帯状配線BLW(G)についてワイヤボンディングを実施する。その後、カメラ認識によって、帯状配線BLW(V1)のワイヤボンディング領域を特定して、帯状配線BLW(V1)についてワイヤボンディングを実施し、さらにその後、帯状配線BLW(V2)のワイヤボンディング領域を特定して、帯状配線BLW(V2)についてワイヤボンディングを実施する構成になっている。
この場合、例えば、帯状配線BLW(G)についてワイヤボンディングを実施した後、カメラ認識によって、帯状配線BLW(V1)のワイヤボンディング領域を特定することが行われるが、この際、開口部OP2の形成不良など判明することがある。このとき、既に、帯状配線BLW(G)については、ワイヤボンディングが実施されているため、既に使用されているワイヤが無駄になってしまう。特に、ワイヤは、高価な金から形成されることが多いため、製造コストが上昇してしまう可能性がある。
これに対し、ワイヤボンディング工程1では、例えば、図52に示すように、ワイヤボンディングを実施する前に、帯状配線BLW(G)と帯状配線BLW(V1)と帯状配線BLW(V2)のすべてについてカメラ認識を実施してワイヤボンディング領域を特定している。この場合、この段階で、半導体装置の不良が発覚しても、まだワイヤボンディングを実施していない状況であるため、ワイヤの無駄が発生しない利点が得られるのである。このことから、ワイヤボンディング工程1は、ワイヤボンディング工程2に比べて、製造コスト的に優れた工程であるということができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、上述した実施の形態では、目視による目合わせ工程と、カメラ認識によるワイヤボンディング領域の特定工程に実施の形態における技術的思想を適用する例について説明した。ただし、実施の形態における技術的思想は、これに限らず、例えば、目視による目合わせ工程に代えて、カメラ認識による目合わせ工程を実施するように構成することもできる。
AD 接着材
AR0 ワイヤボンディング領域
AR1 ワイヤボンディング領域
AR2 ワイヤボンディング領域
AR3 ワイヤボンディング領域
AR4 ワイヤボンディング領域
AR5 ワイヤボンディング領域
BLW 帯状配線
BLW(G) 帯状配線
BLW(V1) 帯状配線
BLW(V2) 帯状配線
BR1 ワイヤボンディング領域
CAD1 ワイヤボンディング領域
CAD2 ワイヤボンディング領域
CAD3 ワイヤボンディング領域
CAD4 ワイヤボンディング領域
CAD5 ワイヤボンディング領域
CAP キャピラリ
CHP 半導体チップ
GP GNDプレーン
GPT1 GNDパターン
GPT2 GNDパターン
GWL 接続配線
ISD1 第1内辺
LD1 ランド端子
LD2 端子
MK1 マーク
MK1(G) マーク
MK1(V1) マーク
MK1(V2) マーク
MK2 マーク
MK2(G) マーク
MK2(V1) マーク
MK2(V2) マーク
MK3 マーク
MK4 マーク
MK5 マーク
MR 樹脂
MSD1 第1マーク辺
MSD2 第2マーク辺
OP1 開口部
OP2 開口部
OP3 開口部
OSD1 第1外辺
OSR1 ワイヤボンディング領域
OSR2 ワイヤボンディング領域
OSR3 ワイヤボンディング領域
OSR4 ワイヤボンディング領域
OSR5 ワイヤボンディング領域
PD パッド
PTN1(V1) 電源パターン
PTN1(V2) 電源パターン
PTN2(V1) 電源パターン
PTN2(V2) 電源パターン
RR 認識領域
SA1 半導体装置
SB 半田ボール
SD1 第1辺
SD2 第2辺
SR ソルダレジスト
VA ビア
VA(G) ビア
VA(V1) ビア
VA(V2) ビア
W ワイヤ
W1 ワイヤ
W2 ワイヤ
W3 ワイヤ
W4 ワイヤ
W5 ワイヤ
WB 配線基板
WL 配線

Claims (18)

  1. 第1面、前記第1面上に形成された第1配線および前記第1面上に形成された絶縁膜を有する配線基板と、
    前記配線基板の前記第1面上に搭載された半導体チップと、
    前記第1配線と、前記半導体チップの第1パッドを電気的に接続する第1ワイヤと、
    を備え、
    前記第1配線の一部は、前記絶縁膜の第1開口部から露出しており、
    平面視において、前記絶縁膜の前記第1開口部は、複数の辺を有し、
    平面視において、前記複数の辺のうちの第1辺と前記第1辺と対向する前記複数の辺のうちの第2辺は、第1方向に沿って、延びており、
    平面視において、前記複数の辺のうちの第3辺と、前記第3辺と対向する前記複数の辺のうちの第4辺は、前記第1方向に交差する第2方向に沿って、延びており、
    平面視において、前記第1配線の前記一部は、前記第2方向に沿って、前記第1開口部の前記第1辺から前記第1開口部の前記第2辺まで延びており、
    平面視において、前記第1配線の前記一部は、第1領域と、第2領域と、を有しており、
    前記第1領域は、第1部分と、前記第1部分に接し、かつ、平面視において前記第1開口部の前記第2辺に交差する第2部分を有し、
    平面視において、前記第2領域は、前記第1領域の前記第1部分で、前記第1配線の前記第1領域から前記第1開口部の前記第3辺に向かって突出しており、
    平面視において、前記第1配線の前記一部は、前記第1開口部の前記第4辺に平行で、かつ、前記第1開口部の前記第1辺から前記第1開口部の前記2辺まで延びている第5辺を有し、
    平面視において、前記第1領域の前記第2部分は、前記第1開口部の前記第3辺に平行で、かつ、前記第1配線の前記一部の前記第2領域から前記第1開口部の前記2辺まで延びている第6辺を有し、
    平面視において、前記第1開口部の前記第3辺と前記第2部分の前記第6辺は、互いに向かい合っており、
    平面視において、前記第1開口部の前記第4辺と前記第1配線の前記一部の前記第5辺は、互いに向かい合っており、
    前記第1ワイヤは、前記第1領域の前記第1部分に接続されている、半導体装置。
  2. 請求項1に記載の半導体装置において、
    平面視において、前記第2領域の大きさは、前記第1領域の大きさよりも小さい、半導体装置。
  3. 請求項1に記載の半導体装置において、
    平面視において、前記第1領域は、前記第2領域より前記半導体チップの近くに位置しており、
    平面視において、前記第4辺は、前記第3辺より前記半導体チップの近くに位置している、半導体装置。
  4. 請求項1に記載の半導体装置において、
    前記半導体チップは、さらに、第2パッドを有しており、
    前記半導体チップの前記第2パッドは、第2ワイヤを介して、前記第1配線と電気的に接続しており、
    前記第2ワイヤは、前記第1領域の前記第2部分に接続している、半導体装置。
  5. 請求項4に記載の半導体装置において、
    前記半導体チップ、前記第1ワイヤおよび前記第2ワイヤは、封止体で封止されている、半導体装置。
  6. 請求項5に記載の半導体装置において、
    前記配線基板は、さらに、前記第1面上に形成された第2配線を有し、
    前記半導体チップは、前記第1パッド、前記第2パッドおよび第3パッドが形成された主面を有し、
    平面視において、前記主面は、第7辺と、前記第7辺に交差する第8辺と、を有し、
    平面視において、前記第1配線は、前記半導体チップの前記主面の前記第7辺の隣に配置され、
    平面視において、前記第2配線は、前記半導体チップの前記主面の前記第8辺の隣に配置され、
    前記第3パッドは、第3ワイヤを介して、前記第2配線と電気的に接続されており、
    前記第2配線の一部は、前記絶縁膜の第2開口部から露出しており、
    平面視において、前記第2開口部は、複数の辺を有しており、
    平面視において、前記複数の辺のうちの第9辺と前記第9辺と対向する前記複数の辺のうちの第10辺は、前記第2方向に沿って、延びており、
    平面視において、前記複数の辺のうちの第11辺と前記第11辺と対向する前記複数の辺のうちの第12辺は、前記第1方向に沿って、延びており、
    平面視において、前記第2配線の前記一部は、前記第1方向に沿って、前記第2開口部の前記第9辺から前記第2開口部の前記第10辺まで延びており、
    平面視において、前記第2配線の前記一部は、第3領域と、第4領域と、を有しており、
    前記第3領域は、第3部分と、前記第3部分に接し、かつ、平面視において前記第2開口部の前記第10辺に交差する第4部分を有し、
    平面視において、前記第4領域は、前記第3領域の前記第3部分で、前記第2配線の前記第3領域から前記第2開口部の前記第11辺に向かって突出しており、
    平面視において、前記第2配線の前記一部は、前記第2開口部の前記第12辺に平行で、かつ、前記第2開口部の前記第9辺から前記第2開口部の前記10辺まで延びている第13辺を有し、
    平面視において、前記第3領域の前記第4部分は、前記第2開口部の前記第11辺に平行で、かつ、前記第2配線の前記一部の前記第4領域から前記第2開口部の前記10辺まで延びている第14辺を有し、
    平面視において、前記第2開口部の前記第11辺と前記第4部分の前記第14辺は、互いに向かい合っており、
    平面視において、前記第2開口部の前記第12辺と前記第2配線の前記一部の前記第13辺は、互いに向かい合っており、
    前記第3ワイヤは、前記第3領域の前記第3部分に接続されている、半導体装置。
  7. 請求項6に記載の半導体装置において、
    前記第2配線は、前記第1配線と電気的に接続されている、半導体装置。
  8. 請求項1に記載の半導体装置において、
    前記第1領域の前記第2部分は、第2ワイヤが接続される領域である、半導体装置。
  9. 請求項6に記載の半導体装置において、
    前記第3領域の前記第4部分は、第4ワイヤが接続される領域である、半導体装置。
  10. 第1面、前記第1面上に形成された第1配線および前記第1面上に形成された絶縁膜を有する配線基板と、
    前記配線基板の前記第1面上に搭載された半導体チップと、
    前記第1配線と、前記半導体チップの第1パッドを電気的に接続する第1ワイヤと、
    を備え、
    前記第1配線の一部は、前記絶縁膜の第1開口部から露出しており、
    平面視において、前記絶縁膜の前記第1開口部は、複数の辺を有し、
    平面視において、前記複数の辺のうちの第1辺と前記第1辺と対向する前記複数の辺のうちの第2辺は、第1方向に沿って、延びており、
    平面視において、前記複数の辺のうちの第3辺と、前記第3辺と対向する前記複数の辺のうちの第4辺は、前記第1方向に交差する第2方向に沿って、延びており、
    平面視において、前記第1配線の前記一部は、前記第2方向に沿って、前記第1開口部の前記第1辺から前記第1開口部の前記第2辺まで延びており、
    平面視において、前記第1配線の前記一部は、第1領域と、第2領域と、を有しており、
    前記第1領域は、第1部分と、前記第1部分に接し、かつ、平面視において前記第1開口部の第2辺に交差する第2部分を有し、
    平面視において、前記第1領域は、前記第1開口部の前記第3辺と前記第1開口部の前記第4辺の間にある第5辺と、前記第5辺の反対側で前記第1配線の前記第5辺と前記第1開口部の前記第3辺の間にある第6辺を有し、
    平面視において、前記第5辺と前記第6辺は、前記第2方向に沿って延びており、
    平面視において、前記第2領域は、前記第1配線の前記一部の前記第1部分で、前記第1領域の前記第6辺から前記第1開口部の前記第3辺に向かって突出しているが、前記第1配線の前記一部の前記第2部分で、前記第1領域の前記第6辺から前記第1開口部の前記第3辺に向かって突出しておらず、さらに、前記第1領域の前記第5辺から前記第1開口部の前記第4辺に向かって突出しておらず、
    前記第1ワイヤは、前記第1領域の前記第1部分に接続している、半導体装置。
  11. 請求項10に記載の半導体装置において、
    平面視において、前記第2領域の大きさは、前記第1領域の大きさよりも小さい、半導体装置。
  12. 請求項10に記載の半導体装置において、
    平面視において、前記第1領域は、前記第2領域より前記半導体チップの近くに位置しており、
    平面視において、前記第4辺は、前記第3辺より前記半導体チップの近くに位置している、半導体装置。
  13. 請求項10に記載の半導体装置において、
    前記半導体チップは、さらに、第2パッドを有しており、
    前記半導体チップの前記第2パッドは、第2ワイヤを介して、前記第1配線と電気的に接続しており、
    前記第2ワイヤは、前記第1領域の前記第2部分に接続している、半導体装置。
  14. 請求項13に記載の半導体装置において、
    前記半導体チップ、前記第1ワイヤおよび前記第2ワイヤは、封止体で封止されている、半導体装置。
  15. 請求項14に記載の半導体装置において、
    前記配線基板は、さらに、前記第1面上に形成された第2配線を有し、
    前記半導体チップは、前記第1パッド、前記第2パッドおよび第3パッドが形成された主面を有し、
    平面視において、前記主面は、第7辺と、前記第7辺に交差する第8辺と、を有し、
    平面視において、前記第1配線は、前記半導体チップの前記主面の前記第7辺の隣に配置され、
    平面視において、前記第2配線は、前記半導体チップの前記主面の前記第8辺の隣に配置され、
    前記第3パッドは、第3ワイヤを介して、前記第2配線と電気的に接続されており、
    前記第2配線の一部は、前記絶縁膜の第2開口部から露出しており、
    平面視において、前記第2開口部は、複数の辺を有しており、
    平面視において、前記複数の辺のうちの第9辺と前記第9辺と対向する前記複数の辺のうちの第10辺は、前記第2方向に沿って、延びており、
    平面視において、前記複数の辺のうちの第11辺と前記第11辺と対向する前記複数の辺のうちの第12辺は、前記第1方向に沿って、延びており、
    平面視において、前記第2配線の前記一部は、前記第1方向に沿って、前記第2開口部の前記第9辺から前記第2開口部の前記第10辺に延びており、
    平面視において、前記第2配線の前記一部は、第3領域と、第4領域と、を有しており、
    前記第3領域は、第3部分と前記第3部分に接し、かつ、平面視において、前記第2開口部の前記第10辺に交差する第4部分を有し、
    平面視において、前記第3領域は、前記第2開口部の前記第11辺と前記第2開口部の前記第12辺の間にある第13辺と、前記第13辺の反対側で前記第2配線の前記第13辺と前記第2開口部の前記第11辺の間にある第14辺を有し、
    平面視において、前記第13辺と前記第14辺は、前記第1方向に沿って延びており、
    平面視において、前記第4領域は、前記第2配線の前記一部の前記第3部分で、前記第3領域の前記第14辺から前記第2開口部の前記第11辺に向かって突出しているが、前記第2配線の前記一部の前記第4部分で、前記第3領域の前記第14辺から前記第2開口部の前記第11辺に向かって突出しておらず、さらに、前記第3領域の前記第13辺から前記第2開口部の前記第12辺に向かって突出しておらず、
    前記第1ワイヤは、前記第3領域の前記第3部分に接続している、半導体装置。
  16. 請求項15に記載の半導体装置において、
    前記第2配線は、前記第1配線と電気的に接続されている、半導体装置。
  17. 請求項10に記載の半導体装置において、
    前記第1領域の前記第2部分は、第2ワイヤが接続される領域である、半導体装置。
  18. 請求項15に記載の半導体装置において、
    前記第3領域の前記第4部分は、第4ワイヤが接続される領域である、半導体装置。
JP2016158880A 2016-08-12 2016-08-12 半導体装置 Pending JP2016189499A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016158880A JP2016189499A (ja) 2016-08-12 2016-08-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016158880A JP2016189499A (ja) 2016-08-12 2016-08-12 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012201566A Division JP5990438B2 (ja) 2012-09-13 2012-09-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016189499A true JP2016189499A (ja) 2016-11-04

Family

ID=57240539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016158880A Pending JP2016189499A (ja) 2016-08-12 2016-08-12 半導体装置

Country Status (1)

Country Link
JP (1) JP2016189499A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689676A (ja) * 1992-01-08 1994-03-29 Nec Corp 駆動用半導体素子内蔵型蛍光表示パネル
US20050001299A1 (en) * 2003-07-04 2005-01-06 Amkor Technology, Inc. Substrate for semiconductor package wire bonding method using thereof
JP2006216725A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置用配線基板および半導体装置用配線基板を用いた半導体装置
JP2006344740A (ja) * 2005-06-08 2006-12-21 Canon Inc 半導体パッケージ
JP2010118416A (ja) * 2008-11-12 2010-05-27 Panasonic Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689676A (ja) * 1992-01-08 1994-03-29 Nec Corp 駆動用半導体素子内蔵型蛍光表示パネル
US20050001299A1 (en) * 2003-07-04 2005-01-06 Amkor Technology, Inc. Substrate for semiconductor package wire bonding method using thereof
JP2006216725A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置用配線基板および半導体装置用配線基板を用いた半導体装置
JP2006344740A (ja) * 2005-06-08 2006-12-21 Canon Inc 半導体パッケージ
JP2010118416A (ja) * 2008-11-12 2010-05-27 Panasonic Corp 半導体装置

Similar Documents

Publication Publication Date Title
US8368197B2 (en) Semiconductor package and method of manufacturing the semiconductor package
KR20000071326A (ko) 반도체 장치와 그 제조 방법
JP4068635B2 (ja) 配線基板
US7973404B2 (en) Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
US7642662B2 (en) Semiconductor device and method of manufacturing the same
US7199469B2 (en) Semiconductor device having stacked semiconductor chips sealed with a resin seal member
KR20050111515A (ko) 반도체 장치 및 그 제조 방법
JP5990438B2 (ja) 半導体装置の製造方法
US7479706B2 (en) Chip package structure
JP2007249599A (ja) Icカード用icモジュールとicモジュールの製造方法
JP2016189499A (ja) 半導体装置
JP5166903B2 (ja) 半導体装置
JP4435074B2 (ja) 半導体装置およびその製造方法
KR20080077837A (ko) 탭용 테이프를 구비하는 패키지 온 패키지 형태의 반도체패키지
US11527469B2 (en) Semiconductor device
JPH04320365A (ja) 樹脂封止型半導体装置およびメモリカード
JP2008227317A (ja) 半導体装置、そのための配線基板、封止金型、および製造方法
KR200243279Y1 (ko) 반도체장치용써킷테이프
CN100524721C (zh) 芯片封装结构
KR19990041909A (ko) 반도체 칩
KR100213435B1 (ko) 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지
JP4229086B2 (ja) 半導体装置
CN117558703A (zh) 电子封装件
JP2005197496A (ja) 回路基板及び回路基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法。
JP2007208005A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171017