JPH03273654A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH03273654A
JPH03273654A JP2073959A JP7395990A JPH03273654A JP H03273654 A JPH03273654 A JP H03273654A JP 2073959 A JP2073959 A JP 2073959A JP 7395990 A JP7395990 A JP 7395990A JP H03273654 A JPH03273654 A JP H03273654A
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
wiring
pattern
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2073959A
Other languages
English (en)
Inventor
Michio Hirai
平井　迪夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2073959A priority Critical patent/JPH03273654A/ja
Publication of JPH03273654A publication Critical patent/JPH03273654A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/85122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/85127—Bonding areas outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、混成集積回路に関し、更に詳しくはワイヤボ
ンディングする際の正確な位置決め用パターンを有する
混成集積回路に関するものである。
［従来の技術］ 混成集積回路は、半導体チップを初めとし、多くの電子
部品を搭載しており、これらの部品は、導体配線と電気
的に接続されて１つの回路を形成しているが、通常、こ
の電気的接続はワイヤボンディング技術を用いて行われ
ている。
従来、このワイヤボンディングは、第３図に示されてい
るように回路基板１に設けられている導体配線３とこの
基板１＆：搭載されている電子部品２との電気的接続に
祭し、導体配線３上に位置決め用目印が設けられていな
い。
［発明が解決しようとする問題点］ しかしながら、′ｓ３図に示される回路基板では、導体
配線３上に位置決め用目印、即ちワイヤボンディングす
る位置を表す目印が設けられていないため、ワイヤボン
ディング位置が不正確になることがあり、それによって
電気的接続経路としてのワイヤの長さが変化するため、
配線抵抗値の変化をもたらす欠点を生じ、このため特に
高周波用の混成集積回路では、回路定数を不安定にする
原因となっていた。
そこで、本発明者は、前述の回路定数を不安定にする原
因について、種々検討した結果、第３図に示される回路
基板において、ワイヤボンディングを正確に行うために
は導体配線の所望の位置に目印を設置することが有効で
あることを見出し、本発明は、この知見に基づいてなさ
れた。
したがって、本発明の目的は、ワイヤボンディングが正
確な位置に行われ、安定した特性の得られる混成集積回
路を提供することにある。
［問題点を解決するための手段］ 上記の本発明の目的は、回路基板上に有する導体配線と
該基板に搭載した電子部品との電気的接続をワイヤボン
ディングするための混成集積回路において、該導体配線
にワイヤボンディング位置を表すパターンを設置したこ
とを特徴とする混成集積回路によって遠戚された。
以下、本発明を更に具体的に説明する。
本発明は、導体配線にワイヤボンディング位置を表すパ
ターンを設置した点に特徴を有するもので、これにより
ワイヤボンディングが正確な位置に行われ、したがって
安定した特性の得られる混成集積回路を得ることができ
る。
本発明に用いられるワイヤボンディング位置を表すパタ
ーンとしては、導体配線の一部に欠除部あるいはくびれ
の形状部を形成することにより設ける。
その他のパターンとしては目印となる印ならば色等いか
なるものでもよい。
これらの形状としては、三角形、方形、球状、半円形、
半楕円形等の任意の形状が用いられる。
本発明に用いられる欠除部あるいはくびれの形状部を形
成する技術的手段は、例えば厚膜混成集積回路のための
厚膜回路基板を製造する時、回路基板上の導体配線のス
クリーン印刷を行う際に、使用するスクリーンマスクの
パターンの所望の位置に切り欠き或はくびれのパターン
を設置することにより行われ、これにより導体配線上に
切り欠き或はくびれのパターンが形成される。
また別の例としては、薄膜混成集積回路の場合には、薄
膜混成集積回路のための薄膜回路基板を製造する時、薄
膜回路基板の製造に用いる感光性マスクのパターンの所
望の位置に切り欠き或はくびれのパターンを設置するこ
とにより行われ、これにより導体配線上に切り欠き或は
くびれのパターンが形成される。
上記パターンを形成するためのスクリーンマスク及び感
光性マスクは、この技術分野において通常用いられるも
のが使用される。
また前述の目印を認識する方法としては、例えば目視に
より認識する方法、光学的方法（パターン認識法）、目
視により認識し、ボンダーに位置を記憶させる方法等が
挙げられる。
［作用及び効果］ 本発明は、導体配線において、ワイヤボンディング位置
を示す目印をその導体配線の一部に切り欠きあるいはく
びれ等の形状からなるパターンとして形成しておくこと
により、ワイヤボンディングに際し、そのボンディング
位置を正確Ｃ決められる。その結果混成集積回路を構成
する回路基板において、ワイヤボンディングに際し、搭
載した電子部品と導体配線との電気的接続のためのボン
ディングワイヤの長さを一定にすることができるので、
混成集積回路内でのボンディングワイヤにより形成され
る配線長及びその抵抗値のばらつきを減らすことができ
、従って混成集積回路全体の回路定数のばらつきを減ら
すことが可能となり、所望の電気的特性を有する混成集
積回路を得ることができる。
［実施例］ 次に本発明を図面を用いて説明するが、本発明はこれに
限定されるものではない。
第１図は、セラミックス基板１に設けられた配線導体３
と電子部品２をボンディングワイヤ５を用いてワイヤボ
ンディングしたもので、配線導体３には、目印として切
り欠きが設けられている。
この切り欠きは、回路基板上に配線導体をスクリーン印
刷する時に、そのスクリーンマスクに切り欠きに対応し
たパターンを設け、これを用いてスクリーン印刷する。
第２図は、配線導体３にくびれ４を設けたもので、これ
の形成方法は、配線導体をスクリーン印刷する時に、そ
のスクリーンマスクにくびれに対応したパターンを設け
、これを用いてスクリーン印刷する。
このようにして得られた混成集積回路は、ボンディング
ワイヤの長さが一定となるため、その間の抵抗が一定値
に保たれ、信頼性の優れた混成集積回路が得られる。
【図面の簡単な説明】
第１図は、配線導体に切り欠きを有する本発明の混成集
積回路を示す平面図である。 第２図は、第１図の切り欠きにかえてくびれを有する本
発明の混成集積回路を示す平面図である。 第３図は、従来の混成集積回路を示す平面図である。 符合の説明 １・・基板　　　　　　２・・電子部品・配線導体 ・切り欠きまたはくびれ ・ボンディングワイヤ

Claims (1)

    【特許請求の範囲】
  1. 回路基板上に有する導体配線と該基板に搭載した電子部
    品との電気的接続をワイヤボンディングするための混成
    集積回路において、該導体配線にワイヤボンディング位
    置を表すパターンを設置したことを特徴とする混成集積
    回路。
JP2073959A 1990-03-23 1990-03-23 混成集積回路 Pending JPH03273654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2073959A JPH03273654A (ja) 1990-03-23 1990-03-23 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2073959A JPH03273654A (ja) 1990-03-23 1990-03-23 混成集積回路

Publications (1)

Publication Number Publication Date
JPH03273654A true JPH03273654A (ja) 1991-12-04

Family

ID=13533129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2073959A Pending JPH03273654A (ja) 1990-03-23 1990-03-23 混成集積回路

Country Status (1)

Country Link
JP (1) JPH03273654A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013070260A (ja) * 2011-09-22 2013-04-18 Nippon Dempa Kogyo Co Ltd 弾性表面波素子及びその製造方法
WO2014080476A1 (ja) * 2012-11-21 2014-05-30 三菱電機株式会社 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013070260A (ja) * 2011-09-22 2013-04-18 Nippon Dempa Kogyo Co Ltd 弾性表面波素子及びその製造方法
WO2014080476A1 (ja) * 2012-11-21 2014-05-30 三菱電機株式会社 半導体装置及びその製造方法
CN104798193A (zh) * 2012-11-21 2015-07-22 三菱电机株式会社 半导体装置及其制造方法
US9257408B2 (en) 2012-11-21 2016-02-09 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
JP6040993B2 (ja) * 2012-11-21 2016-12-07 三菱電機株式会社 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JPH03273654A (ja) 混成集積回路
JPH01232753A (ja) 半導体装置
JPH09214079A (ja) 配線基板
JPS5887838A (ja) 位置認識方法
JPS6155931A (ja) 厚膜混成集積回路装置の製造方法
JPH065729A (ja) プリント配線板および半導体素子の位置合わせ方法
JP2645516B2 (ja) アイマークを備えたプリント配線板及びその製造方法
JPH0526768Y2 (ja)
JPS60144965A (ja) 混成集積回路
JPH03123096A (ja) ハイブリッドｉｃの製造方法およびその構造
JP2000012603A (ja) 半導体装置
JPH05144996A (ja) 表面実装型半導体装置
JPS61216369A (ja) 磁気センサ−
JP3172292B2 (ja) 混成集積回路装置
JPS58153343A (ja) 自動ワイヤボンデイング方法
JPH0567008U (ja) 半導体装置
JPH04154186A (ja) 高周波回路基板
JPH0575003A (ja) 半導体装置の実装構造
JPS6175543A (ja) 集積回路の形成方法
JPS6380543A (ja) 集積回路装置
JPH02116152A (ja) 混成集積回路装置
JPH05343604A (ja) ハイブリッドｉｃとその製造方法
JPS6127655A (ja) 集積回路の製造方法
JPH01310548A (ja) 半導体集積回路装置
JPH06349981A (ja) 樹脂封止型半導体装置