JPS58153343A - 自動ワイヤボンデイング方法 - Google Patents
自動ワイヤボンデイング方法Info
- Publication number
- JPS58153343A JPS58153343A JP57037019A JP3701982A JPS58153343A JP S58153343 A JPS58153343 A JP S58153343A JP 57037019 A JP57037019 A JP 57037019A JP 3701982 A JP3701982 A JP 3701982A JP S58153343 A JPS58153343 A JP S58153343A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- chip
- wire bonding
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、厚膜印刷基板上に、ＩＣチップを取付けた
時、リード側（基板側）の電極と、ＩＣチップ側の電極
との相対位置をＴＶ右カメラ認識、計算し、自動的にワ
イヤボンディングする方法に係る。
時、リード側（基板側）の電極と、ＩＣチップ側の電極
との相対位置をＴＶ右カメラ認識、計算し、自動的にワ
イヤボンディングする方法に係る。
ハイブリッドＩＣは、セラミック厚膜印刷回路基′板に
、導体ペースト、ガラスペースト、抵抗ペーストなどを
繰返し印刷して、さらに適当なチップ部品をハンダづけ
して製作される。厚膜印刷は、適当な形状、寸法の穴を
切り欠いたスクリーンを、セラミック基板上へ置き、必
要な種類のペーストをスクリーン上からローラ等で塗布
して、穴どおりのパターンを印刷する。これを乾燥して
、さらに適当な温度の炉の中へ入れて焼成する。このよ
うに、印刷、乾燥、焼成をくりかえすことにより厚膜印
刷基板が出来上る。
、導体ペースト、ガラスペースト、抵抗ペーストなどを
繰返し印刷して、さらに適当なチップ部品をハンダづけ
して製作される。厚膜印刷は、適当な形状、寸法の穴を
切り欠いたスクリーンを、セラミック基板上へ置き、必
要な種類のペーストをスクリーン上からローラ等で塗布
して、穴どおりのパターンを印刷する。これを乾燥して
、さらに適当な温度の炉の中へ入れて焼成する。このよ
うに、印刷、乾燥、焼成をくりかえすことにより厚膜印
刷基板が出来上る。
厚膜印刷基板は配線のための導体パターン、導体パター
ンが交叉する部分での絶縁のための絶縁ガラスパターン
、抵抗素子を形成する抵抗パターン等からなる。
ンが交叉する部分での絶縁のための絶縁ガラスパターン
、抵抗素子を形成する抵抗パターン等からなる。
ハイブリッドＩＣを完成するには、これら印刷された抵
抗、導体（リード）、ガラスだけでは未だ十分でない。
抗、導体（リード）、ガラスだけでは未だ十分でない。
これにチップ部品を附加する事が多い。例えば、半導体
ＩＣチップ、チップコンデンサ、チップインダクタ、ミ
ニモールドトランジスタなどを取付ける。チップコンデ
ンサ以下は、基板上の電極と、゛チップの端子とを直接
ハンダ接合する。
ＩＣチップ、チップコンデンサ、チップインダクタ、ミ
ニモールドトランジスタなどを取付ける。チップコンデ
ンサ以下は、基板上の電極と、゛チップの端子とを直接
ハンダ接合する。
半導体ＩＣチップをセラミック厚膜基板上へ実装する場
合、受動素子と同じように、基板の電極と、ＩＣチップ
上の電極とを直接はんだづけする場合もある。半導体Ｉ
Ｃチップの電極上に、隆起部（バンプ）を設けておき、
ＩＣチップを裏返して、基板電極へはんだづけ方法もあ
る。
合、受動素子と同じように、基板の電極と、ＩＣチップ
上の電極とを直接はんだづけする場合もある。半導体Ｉ
Ｃチップの電極上に、隆起部（バンプ）を設けておき、
ＩＣチップを裏返して、基板電極へはんだづけ方法もあ
る。
また、ＩＣチップの電極から金のビームリードを外側へ
延長して設けておき、ＩＣチップを裏返して、金ビーム
リードを、基板上の電極（ランド）へ熱圧着方法もある
。
延長して設けておき、ＩＣチップを裏返して、金ビーム
リードを、基板上の電極（ランド）へ熱圧着方法もある
。
しかし一般には次にのべるワイヤボンディング方法が用
いられる。
いられる。
ワイヤボンディング方法は半導体チップを実装する厚膜
基板の部分の周囲に基板側（リード側）電極を設けてお
く。半導体チップをそこヘダイボンデイングした後、半
導体チップ上の電極と、基板上の電極とをワイヤボンデ
ィングする。
基板の部分の周囲に基板側（リード側）電極を設けてお
く。半導体チップをそこヘダイボンデイングした後、半
導体チップ上の電極と、基板上の電極とをワイヤボンデ
ィングする。
ワイヤボンディングは、顕微鏡で対象を観察しながら、
ボンダーの超音波振動部を電極に押し当てる事により、
人手によってなす事ができる。
ボンダーの超音波振動部を電極に押し当てる事により、
人手によってなす事ができる。
半導体チップとリードフレーム間のワイヤボンディング
は、多くの場合、自動ワイヤボンディング方法が既に採
用されている。これは、工業用テレビカメラで、シリコ
ンチップ上の電極と、パッケージ側の電極とを認識し、
相対的な位置を計算して、ボンダー先端を電極から電極
へと自動的に運動させ、電極同士をワイヤボンディング
してゆくものである。
は、多くの場合、自動ワイヤボンディング方法が既に採
用されている。これは、工業用テレビカメラで、シリコ
ンチップ上の電極と、パッケージ側の電極とを認識し、
相対的な位置を計算して、ボンダー先端を電極から電極
へと自動的に運動させ、電極同士をワイヤボンディング
してゆくものである。
この自動ワイヤボンディング方法を、ハイブリッドｔＣ
の、半導体チップと基板の電極間のワイヤボンディング
に応用するのが望ましい。
の、半導体チップと基板の電極間のワイヤボンディング
に応用するのが望ましい。
しかしながら、これには次のような難点かある。
厚膜基板上に印刷された電極は、導体ペースト（例えば
銀パラジウン、または金）を厚膜印刷したもので、多数
の凹凸がある。このため、テレビカメラで、厚膜基板を
観察した場合電極パターンからの反射光レベルが大きく
セラミック基板と、その上の電極パターンとの反射光の
強度を２値化することが難しいからである。
銀パラジウン、または金）を厚膜印刷したもので、多数
の凹凸がある。このため、テレビカメラで、厚膜基板を
観察した場合電極パターンからの反射光レベルが大きく
セラミック基板と、その上の電極パターンとの反射光の
強度を２値化することが難しいからである。
たとえば、導体側の電極に金メッキし、表面をなめらか
にすることにより導体電極の散乱光レベルが下がり金電
極と、セラミック（白）基板との反射光のレベルは大き
く異なり、電極を基板から識別する事ができる。
にすることにより導体電極の散乱光レベルが下がり金電
極と、セラミック（白）基板との反射光のレベルは大き
く異なり、電極を基板から識別する事ができる。
しかし、金電極を作るため、メッキの工程が余分に増え
る事になる。厚膜印刷工程の中へ新しい工程を追加する
と、ハイブリッドＩＣの製造コストを押上げるし、時間
も掛る。
る事になる。厚膜印刷工程の中へ新しい工程を追加する
と、ハイブリッドＩＣの製造コストを押上げるし、時間
も掛る。
このような欠点があった。
本発明は、このよう゛な難点を克服し、ワイヤボンディ
ングを自動化することのできる方法を与える。
ングを自動化することのできる方法を与える。
厚膜印刷回路を基板上に構成するための抵抗パターンは
、黒色に近い。抵抗パターンは、黒色あるいはこれに近
い反射光レベルを有する。工業用テレビカメラは、セラ
ミック厚膜基板と、抵抗パターンの明暗の差を十分弁別
する事ができる。
、黒色に近い。抵抗パターンは、黒色あるいはこれに近
い反射光レベルを有する。工業用テレビカメラは、セラ
ミック厚膜基板と、抵抗パターンの明暗の差を十分弁別
する事ができる。
本発明は、（基板）リード側の電極の位置を直接に認識
する事のかわりに、抵抗ペーストで作った位置検出用マ
ークをテレビカメラで認識し、間接的に（リード側）基
板上電極の位置を知り、ＩＣチップの電極との相対位置
関係を計算し、両電極間をワイヤボンディングしてゆく
ものである。
する事のかわりに、抵抗ペーストで作った位置検出用マ
ークをテレビカメラで認識し、間接的に（リード側）基
板上電極の位置を知り、ＩＣチップの電極との相対位置
関係を計算し、両電極間をワイヤボンディングしてゆく
ものである。
すなわち、抵抗パターンを印刷するためのスクリーンに
、位置検出用マークのための穴を穿っておき、抵抗印刷
と同時に、位置検出用マークを基板上へ印刷する。
、位置検出用マークのための穴を穿っておき、抵抗印刷
と同時に、位置検出用マークを基板上へ印刷する。
導体パターンは、別のスクリーンを使って、印刷される
。
。
予め、厚膜印刷基板上への各パターンの配置は定められ
ている。従って、基板上の電極の位置と、位置検出用マ
ーク（抵抗パターン）の位置の相対位置関係は、予め正
確に決定されている。このような位置に各パターン、電
極、マークがくるようスクリーンを作成する。従って、
位置検出用マークをテレビカメラで認識すれば、これを
原点として例えばＸ軸、Ｙ軸に定まった距離だけ変位し
た位置に、基板上電極がある事を知ることができる。
ている。従って、基板上の電極の位置と、位置検出用マ
ーク（抵抗パターン）の位置の相対位置関係は、予め正
確に決定されている。このような位置に各パターン、電
極、マークがくるようスクリーンを作成する。従って、
位置検出用マークをテレビカメラで認識すれば、これを
原点として例えばＸ軸、Ｙ軸に定まった距離だけ変位し
た位置に、基板上電極がある事を知ることができる。
相対位置関係Ｃ）、予め記憶させておき、この記憶を使
って、電極の位置をコンピュータで計算させる。
って、電極の位置をコンピュータで計算させる。
一方、半導体ＩＣの方の電極は、シリコンチップ等の周
辺に金、アルミなどの蒸着をしたものであるから、シリ
コン表面と電極とをテレビカメラで識別するのは容易で
ある。
辺に金、アルミなどの蒸着をしたものであるから、シリ
コン表面と電極とをテレビカメラで識別するのは容易で
ある。
こうして、テレビカメラによって、半導体ＩＣチップ上
の電極と、基板上の抵抗パターンよりなる位置検出用マ
ークを読み取る事ができる。そして、相対位置関係を計
算する。位置が決まるので、自動的にワイヤボンディン
グしてゆくことができる。相対位置の分った電極間を自
動的にワイヤボンディングしてゆく装置は既に、モノリ
シックＩＣ製造の分野で頻用されているから、その装置
を本発明に利用すれば良い。
の電極と、基板上の抵抗パターンよりなる位置検出用マ
ークを読み取る事ができる。そして、相対位置関係を計
算する。位置が決まるので、自動的にワイヤボンディン
グしてゆくことができる。相対位置の分った電極間を自
動的にワイヤボンディングしてゆく装置は既に、モノリ
シックＩＣ製造の分野で頻用されているから、その装置
を本発明に利用すれば良い。
この方法は、若干の位置決定誤差をともなう。
基板上の電極は導体パターンの一部として印刷される。
位置検出用マークは抵抗パターンの一部として印刷する
。マスクが異なる。従ってマスク合せによる誤差が生ず
る。
。マスクが異なる。従ってマスク合せによる誤差が生ず
る。
しかし、マスク合せの誤差は、高々１００μｍである。
基板上（リード側）の電極（ランド）は、この値に比べ
て十分広い。マスク合せの誤差は問題にならない。
て十分広い。マスク合せの誤差は問題にならない。
本発明は、従来自動ワイヤボンディングの難しかった、
厚膜印刷基板上の電極とこれに実装した半導体ＩＣチッ
プの電極とのワイヤボンディングを完全に自動化する事
ができる。作業能率が高揚し、ハイブリッドＩＣの製造
費を低下させるなど、有用な発明である。
厚膜印刷基板上の電極とこれに実装した半導体ＩＣチッ
プの電極とのワイヤボンディングを完全に自動化する事
ができる。作業能率が高揚し、ハイブリッドＩＣの製造
費を低下させるなど、有用な発明である。
発 明 者 １） 仲 正 敏
特許出願人 住友電気工業株式会社
特許出願人 住友電気工業株式会社
Claims (1)
- 厚膜印刷基板上に抵抗体ペーストにより位置検出用マー
クを印刷しておき、位置検出用マークと、ＩＣチップ上
の電極の位置をテレビカメラで読み取って、基板上の電
極とＩＣチップ上の電極の相対位置関係を計算し、両電
極の間をワイヤボンディングしてゆく事を特徴とする自
動−ワイヤボンディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57037019A JPS58153343A (ja) | 1982-03-08 | 1982-03-08 | 自動ワイヤボンデイング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57037019A JPS58153343A (ja) | 1982-03-08 | 1982-03-08 | 自動ワイヤボンデイング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58153343A true JPS58153343A (ja) | 1983-09-12 |
Family
ID=12485942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57037019A Pending JPS58153343A (ja) | 1982-03-08 | 1982-03-08 | 自動ワイヤボンデイング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58153343A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012021800A (ja) * | 2010-07-12 | 2012-02-02 | Daiwa Detsubi Kk | 排水管の漏洩試験装置 |
-
1982
- 1982-03-08 JP JP57037019A patent/JPS58153343A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012021800A (ja) * | 2010-07-12 | 2012-02-02 | Daiwa Detsubi Kk | 排水管の漏洩試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6504104B2 (en) | Flexible wiring for the transformation of a substrate with edge contacts into a ball grid array | |
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| KR101009110B1 (ko) | 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법 | |
| JPS58153343A (ja) | 自動ワイヤボンデイング方法 | |
| JP2001007460A (ja) | フレキシブル基板の認識マーク構造 | |
| TW564530B (en) | Circuit board for flip-chip semiconductor package and fabrication method thereof | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| JPH0150100B2 (ja) | ||
| JPH05283825A (ja) | 認識マーク付きプリント基板 | |
| JPH0666544B2 (ja) | 回路基板の製造方法 | |
| JPS6178132A (ja) | 集積回路装置 | |
| JPH05335438A (ja) | リードレスチップキャリア | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JP2599290Y2 (ja) | ハイブリッドｉｃ | |
| TW517319B (en) | Method of automatically identifying and skipping defective work pieces for wire-bonding operation | |
| JP2867547B2 (ja) | 導電突起の形成方法 | |
| JPH05226385A (ja) | 半導体装置の実装方法 | |
| JPH10199908A (ja) | 半導体装置およびその製造方法 | |
| KR100818079B1 (ko) | 볼 그리드 어레이 패키지 제조방법 | |
| JPS6310922Y2 (ja) | ||
| JPS5887838A (ja) | 位置認識方法 | |
| JPS6155931A (ja) | 厚膜混成集積回路装置の製造方法 | |
| JPS6272473A (ja) | はんだ付装置 | |
| JP3061726B2 (ja) | 半導体装置 | |
| JP3021509B2 (ja) | 導電突起の形成方法 |