JPS6178132A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPS6178132A
JPS6178132A JP59200109A JP20010984A JPS6178132A JP S6178132 A JPS6178132 A JP S6178132A JP 59200109 A JP59200109 A JP 59200109A JP 20010984 A JP20010984 A JP 20010984A JP S6178132 A JPS6178132 A JP S6178132A
Authority
JP
Japan
Prior art keywords
chip
substrate
input
wiring patterns
coating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59200109A
Other languages
English (en)
Other versions
JPH0363813B2 (ja
Inventor
Takeshi Miyagi
武史 宮城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59200109A priority Critical patent/JPS6178132A/ja
Publication of JPS6178132A publication Critical patent/JPS6178132A/ja
Publication of JPH0363813B2 publication Critical patent/JPH0363813B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24997—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/82051—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） この発明はＩＣチップを基板上に搭載し基板上の配線パ
ターンと接続してなる集積回路装置に係り、詩にＩＣチ
ップ上の入出力パッドと基板上の配線パターンとを接続
する手段に関する。
（発明の技術的背景とその問題点） ＩＣチップを基板上に実装する場合、ＩＣチップ上の入
出力パッドと基板上の配線パターンとの接続には一般に
ワイヤボンディング法が使用されている。しかしながら
ＩＣチップ内部の！Ｉ１１度が高まるにつれて、入出力
パッドの数も多くなるので、ワイヤボンディング法では
ワイヤどうしの接触という問題が生じてくる。実際、Ｉ
Ｃデツプ上の入出力パッドの間隔が１００μｍ程度まで
が、ワイヤボンディング法を適用できる限界とされてい
る。また、今後実用化が進むと見られるＧａＡＳ化合物
半導体等を用いた超高速ＩＣになると、ワイヤボンディ
ング法ではワイヤの特性インピーダンスと半導体配線お
よび基板配線の特性インピーダンスとの不整合が、高速
動作に悪影響を及ぼすことが予想される。
一方、ワイヤを使用せずにＩＣチップ上の人出カバラド
と基板上の配線パターンとを接続する方法として、例え
ばフリップチップ法が知られているが、フリップチップ
法はＩＣチップの入出力パッド上に金属バンプと呼ばれ
る特殊な金Ｆｆ＆端子を設ける必要があり、ＩＣチップ
の集積度が高くなり入出力パッドのピッチが高密度にな
ると、この金属バンブ形成工程が技術的に極めて難しく
、高ｌａｉ格化の原因ともなる。
（発明の目的〕 この発明の目的は、ワイヤを使用せず、またＩＣチップ
上の入出力パッドに特殊な工程を施すことなく、ＩＣチ
ップ上の入出力パッドと基板上の配線パターンとが接続
された集積回路装置を提供することにある。
（発明の概要） この発明に係る集積回路装置は、ＩＣチップの少なくと
も側面部に絶縁性材料をコーティングし、該コーティン
グ膜上にＩｃチップ上の入出力パッドと基板上の配線パ
ターンとを接続するための配線パターンを形成したこと
を特徴とする。
（発明の効果） この発明によれば、ＩＣチップの側面上にＸ２＋プたコ
ーティング股上に形成された配線パターンによってＩＣ
チップ上の入出力パッドとＩｔｆｊ上の配線パターンと
を接続するため、ワイヤボンディング法におけるような
問題がなく、集積度の極めて高いＩＣチップについても
容易に基板上に実装することができる。また、コーティ
ング股上の配線パターン形成部分に溝を形成する等によ
り、この配線パターンの配線抵抗を容易に低減させるこ
とができ、超高速ＩＣチップを実装する場合、安定な高
速動作を得ることが可能である。
さらに、この発明ではワイヤを使用しない従来のボンデ
ィング法、例えばフリップチップ法等のようにＩＣチッ
プ自体が特殊な端子を有するものである必要はなく、し
かも入出力パッドが高密度になっても容易にその配線を
行なうことができるという利点を有する。
（発明の実施例〕 第１図はこの発明の一実施例に係る集積回路装置の斜視
図であり、基板上上にＩｃチップ２が実装された状態を
示している。
第１図において、ＩＣチップ２は上面に入出力パッド３
を有する。ＩＣチップ２の側面部には絶縁性材料、好ま
しくはポリイミド等の高分子材料からなるコーティング
Ｉｌ！４がｗｌｌ影形成れている。
このコーティング膜４は、この例では入出力パッド３に
対応した位置に基板上上に垂直に伸びた溝５を有する。
そして、コーティング膜４の溝５内に例えばＣｕ、Ａｕ
等の金属からなる配線パターン６が形成され、これらの
配線パターン６によりＩＣチップ２上の入出力パッド３
と基板上上の配線パターン７とが接続されている。基板
上上の配線パターン７はコーチインク膜４上の配線パタ
ーン６と同（ｊの材料でよい。なお、コーティング膜４
上の配線パターン５と、ＩＣチップ２上の入出力パッド
３および基板上上の配線パターン７との接続は、導体ペ
ースト（低融点半田でもよい）８゜９によって１１なわ
れる。基板上上へのＩＣチップ２の殿；成約に保持は、
通常行なわれているグイボンデインク等の方法で行なえ
ばよい。
ＩＣチップ２の側面上のコーティング膜４は、例えば第
２図に示すような方法によって形成することができる。
すなわら、コーティング膜４に形成すべき溝５に対応し
た突条１１を内面に有する枠状の治具（型）１０の内側
にＩＣチップ２をセットし、冶具１０の内外両面を貫通
した注入口１２よりゲル状となったポリイミド等の高分
子材料１３を注入し、注入後、加熱して硬化させる。
そして高分子材料１３の硬化後、治具１０を取外せば高
分子材料からなるコーティング膜４が側面に形成された
、第１図中に示したようなＩＣチップ２が得られる。
こうしてＩＣチップ２の側面上に形成されたコーティン
グ膜４上に、例えば蒸着その他の薄膜技術により（：ｒ
、Ｔｉ等を接着層としてＣｕ、ＡＵ等を１１形成し、さ
らにドライエツチング等によりバターニングして配線パ
ターン６を形成した後、１１ｆｉ１上に搭載し、配線パ
ターン６と入出力パッド３および基板上上の配線パター
ン７とを導体べ−スト８．９により電気的に接続するこ
とで、第１図に示したｌ！積回路装置が得られる。
以上のように構成さねたこの発明に築く集積回路装置に
おいては、ＩＣチップ２が入出力パッド３が例えば１０
μｍ程度のピッチで配列形成されたような非常に集（６
度の高いものである場合でも、コーティング膜４上に形
成された配線パターン６によって入出力パッド３と基板
上上の配線パターン７とを短絡、ｉ続不良等を起こすこ
となく確実に接続することができる。また、上記実施例
ではコーティング膜４上の配線パターン６が溝５内に形
成されているため、その配線抵抗をワイヤボンディング
等の場合に比べ大幅に下げることができ、また溝５の深
さおよび配線パターン６の早さ等を調整することにより
特性インピーダンスの整合を１作ることができる。従っ
てＩＣチップ２が例えばＧａＡＳ化合物半導体を用いた
超高速論理ＩＣのようなものである場合でも、その高速
動作を十分に保障することが可能である。
なＪ５、この発明は上記実施例に限定されるものではな
く、例えば上記実施例ではコーティング膜をＩｃチップ
の側面にのみ形成したが、上面にも形成してもよい。そ
の場合、基板上のＩＣチップのさらに上に別のＩＣチッ
プを載せた２階建て構造とし、その上側のＩＣチップの
入出力パッドを下側のＩＣチップ上面と側面上に形成し
た配線パターンを介して基板上の配線パターンと接続す
ることができる。勿論、ざらに多層階構造にすることも
可能である。
【図面の簡単な説明】
第１図はこの発明の一実施例に係る集積回路装置の偶成
を示す斜視図、第２図は同実施例装置におけるＩＣチッ
プ側面上のコーティング膜の形成工程を示グ′図である
。 １・・・・・・７！　仮、２・・・ＩＣチップ、３・・
・入出力パッド、４・・・コーティング膜、５・・溝、
６・・・コーティング膜上の配線パターン、７・・・基
板上の配線パターン、８，９・・・導体ペースト、１Ｑ
・・・コーティング用治具、１１・・・突条、１２・・
・注入口、１３・・・高分子材料。

Claims (2)

    【特許請求の範囲】
  1. （１）ＩＣチップを基板上に搭載し、ＩＣチップ上の入
    出力パッドと基板上の配線パターンと接続してなる集積
    回路装置において、前記ＩＣチップの少なくとも側面部
    に絶縁性材料をコーティングし、該コーティング膜上に
    前記ＩＣチップ上の入出力パッドと前記基板上の配線パ
    ターンとを接続するための配線パターンを形成したこと
    を特徴とする集積回路装置。
  2. （２）コーティング膜は溝を有し、この溝内にＩＣチッ
    プ上の入出力パッドと基板上の配線パターンとを接続す
    るための配線パターンを形成したことを特徴とする特許
    請求の範囲第１項記載の集積回路装置。
JP59200109A 1984-09-25 1984-09-25 集積回路装置 Granted JPS6178132A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59200109A JPS6178132A (ja) 1984-09-25 1984-09-25 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59200109A JPS6178132A (ja) 1984-09-25 1984-09-25 集積回路装置

Publications (2)

Publication Number Publication Date
JPS6178132A true JPS6178132A (ja) 1986-04-21
JPH0363813B2 JPH0363813B2 (ja) 1991-10-02

Family

ID=16418975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59200109A Granted JPS6178132A (ja) 1984-09-25 1984-09-25 集積回路装置

Country Status (1)

Country Link
JP (1) JPS6178132A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124476A (ja) * 2006-11-14 2008-05-29 Samsung Electronics Co Ltd 半導体パッケージ及び該製造方法
WO2010087336A1 (ja) * 2009-01-27 2010-08-05 パナソニック電工株式会社 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法
JP2011512691A (ja) * 2008-02-19 2011-04-21 ヴァーティカル・サーキツツ・インコーポレーテッド 平坦なリードレス・パッケージおよび積み重ねられたリードレス・パッケージ・アセンブリ
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124476A (ja) * 2006-11-14 2008-05-29 Samsung Electronics Co Ltd 半導体パッケージ及び該製造方法
JP2011512691A (ja) * 2008-02-19 2011-04-21 ヴァーティカル・サーキツツ・インコーポレーテッド 平坦なリードレス・パッケージおよび積み重ねられたリードレス・パッケージ・アセンブリ
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
WO2010087336A1 (ja) * 2009-01-27 2010-08-05 パナソニック電工株式会社 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法
JPWO2010087336A1 (ja) * 2009-01-27 2012-08-02 パナソニック株式会社 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法
US8482137B2 (en) 2009-01-27 2013-07-09 Panasonic Corporation Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, three-dimensional structure in which wiring is provided on its surface, and method of producing the same
US8759148B2 (en) 2009-01-27 2014-06-24 Panasonic Corporation Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, three-dimensional structure in which wiring is provided on its surface, and method of producing the same
US8901728B2 (en) 2009-01-27 2014-12-02 Panasonic Corporation Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, three-dimensional structure in which wiring is provided on its surface, and method of producing the same
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
US9795033B2 (en) 2009-01-27 2017-10-17 Panasonic Corporation Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, three-dimensional structure in which wiring is provided on its surface, and method of producing the same

Also Published As

Publication number Publication date
JPH0363813B2 (ja) 1991-10-02

Similar Documents

Publication Publication Date Title
US6709897B2 (en) Method of forming IC package having upward-facing chip cavity
US6506632B1 (en) Method of forming IC package having downward-facing chip cavity
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
US5834340A (en) Plastic molded semiconductor package and method of manufacturing the same
US6469370B1 (en) Semiconductor device and method of production of the semiconductor device
US7224073B2 (en) Substrate for solder joint
US5010389A (en) Integrated circuit substrate with contacts thereon for a packaging structure
US5863812A (en) Process for manufacturing a multi layer bumped semiconductor device
KR20010070094A (ko) 반도체장치 및 그 제조방법
JPH04273451A (ja) 半導体装置
JP2003007916A (ja) 回路装置の製造方法
JPS6178132A (ja) 集積回路装置
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JPH0697307A (ja) 半導体集積回路装置
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JP3529507B2 (ja) 半導体装置
JPS62147735A (ja) フリツプチツプの製法
JP6258538B1 (ja) 半導体装置およびその製造方法
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
JPH0582713A (ja) マルチチツプモジユール及びその製造方法
US11508691B2 (en) Semiconductor structure with nano-twinned metal coating layer and fabrication method thereof
JPH0410635A (ja) フリップチップ実装方法
JP2691891B2 (ja) 半導体チップと印刷回路基板間の電気的連結構造物及びその連結方法
JP2004014568A (ja) 半導体装置
JPH11224915A (ja) 半導体接続用基板