JP2691891B2 - 半導体チップと印刷回路基板間の電気的連結構造物及びその連結方法 - Google Patents
半導体チップと印刷回路基板間の電気的連結構造物及びその連結方法Info
- Publication number
- JP2691891B2 JP2691891B2 JP8002100A JP210096A JP2691891B2 JP 2691891 B2 JP2691891 B2 JP 2691891B2 JP 8002100 A JP8002100 A JP 8002100A JP 210096 A JP210096 A JP 210096A JP 2691891 B2 JP2691891 B2 JP 2691891B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- printed circuit
- conductive
- electrical connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを印
刷回路基板上に実装する場合、電気的に連結される構造
物とその連結方法に係るもので、詳しくは、半導体パッ
ケージの構造をコンパクト化し、実装の工程を簡便に行
い得る半導体チップと印刷回路基板間の電気的連結構造
物及びその連結方法に関するものである。
刷回路基板上に実装する場合、電気的に連結される構造
物とその連結方法に係るもので、詳しくは、半導体パッ
ケージの構造をコンパクト化し、実装の工程を簡便に行
い得る半導体チップと印刷回路基板間の電気的連結構造
物及びその連結方法に関するものである。
【０００２】
【従来の技術】従来、半導体チップと印刷回路基板間の
電気的連結構造及びその連結方法においては、図３
（Ａ）い示したように、先ず、半導体チップ１０上に形
成されたパッド１２を開放し、該パッド１２に所定高さ
のマスク１４を密接させる。次いで、図３（Ｂ）に示し
たように、該パッド１２上に導電性バンプ１６を蒸着
し、図３（Ｃ）に示したように、前記マスク１４を食刻
して電導性バンプ１６のみを半導体チップ上に付着形成
する。次いで、図３（Ｄ）に示したように、該半導体チ
ップ１０を覆えて印刷回路基板２０上の付け段１８に合
致させた後、図３（Ｅ）に示したように、リフロー（re
flow）のような接合工程を施し、それら半導体チップ１
０と印刷回路基板２０とを導電性バンプ１８により電気
的連結させていた。
電気的連結構造及びその連結方法においては、図３
（Ａ）い示したように、先ず、半導体チップ１０上に形
成されたパッド１２を開放し、該パッド１２に所定高さ
のマスク１４を密接させる。次いで、図３（Ｂ）に示し
たように、該パッド１２上に導電性バンプ１６を蒸着
し、図３（Ｃ）に示したように、前記マスク１４を食刻
して電導性バンプ１６のみを半導体チップ上に付着形成
する。次いで、図３（Ｄ）に示したように、該半導体チ
ップ１０を覆えて印刷回路基板２０上の付け段１８に合
致させた後、図３（Ｅ）に示したように、リフロー（re
flow）のような接合工程を施し、それら半導体チップ１
０と印刷回路基板２０とを導電性バンプ１８により電気
的連結させていた。
【０００３】
【発明が解決しようとする課題】然るに、このような従
来半導体チップと印刷回路基板間の電気的連結構造物及
びその連結方法においては、次のような不都合な点があ
った。、先ず、バンプを半導体チップのパッド上に一
体に形成するため、半導体チップの不良品が発生した場
合は、該バンプも一緒に交替するようになって、該バン
プの製造原価が浪費されるという不都合な点があった。
、バンプを形成するとき、マスクを形成して除去する
ため、汚染が発生するという不都合な点があった。、
バンプを形成するとき、高価な装備を用いるので原価が
上昇し、精密度が要求されて煩雑であるという不都合な
点があった。、不良品が発生した時は、部分的な補修
が全然不可能であるという不都合な点があった。
来半導体チップと印刷回路基板間の電気的連結構造物及
びその連結方法においては、次のような不都合な点があ
った。、先ず、バンプを半導体チップのパッド上に一
体に形成するため、半導体チップの不良品が発生した場
合は、該バンプも一緒に交替するようになって、該バン
プの製造原価が浪費されるという不都合な点があった。
、バンプを形成するとき、マスクを形成して除去する
ため、汚染が発生するという不都合な点があった。、
バンプを形成するとき、高価な装備を用いるので原価が
上昇し、精密度が要求されて煩雑であるという不都合な
点があった。、不良品が発生した時は、部分的な補修
が全然不可能であるという不都合な点があった。
【０００４】
【課題を解決するための手段】本発明の目的は、マスク
の不必要な導電性ボールを用いる半導体チップと印刷回
路基板間の電気的連結構造物及びその連結方法を提供し
ようとするものである。
の不必要な導電性ボールを用いる半導体チップと印刷回
路基板間の電気的連結構造物及びその連結方法を提供し
ようとするものである。
【０００５】そして、このような本発明の目的は、半導
体チップ上両方側辺部位に複数のパッドが夫々形成さ
れ、それらバッド上に金、銀及びそれらの混合物中何れ
一つを包含した導電性エポキシが所定量ずつ注入され、
それら導電性エポキシ上に錫、鉛及びそれらの混合物中
何れ一つにてなる導電性ボールが夫々付着され、それら
導電性エポキシを硬化した後、前記半導体チップを覆え
てそれら導電性ボール３６を印刷回路基板上の各付け段
に夫々合致させ、リフロー接合工程を施してそれら半導
体チップと印刷回路基板とを導電性エポキシ及び導電性
ボールにより電気的連結させる半導体チップと印刷回路
基板間の電気的連結構造及びその連結方法を提供するこ
とにより達成される。
体チップ上両方側辺部位に複数のパッドが夫々形成さ
れ、それらバッド上に金、銀及びそれらの混合物中何れ
一つを包含した導電性エポキシが所定量ずつ注入され、
それら導電性エポキシ上に錫、鉛及びそれらの混合物中
何れ一つにてなる導電性ボールが夫々付着され、それら
導電性エポキシを硬化した後、前記半導体チップを覆え
てそれら導電性ボール３６を印刷回路基板上の各付け段
に夫々合致させ、リフロー接合工程を施してそれら半導
体チップと印刷回路基板とを導電性エポキシ及び導電性
ボールにより電気的連結させる半導体チップと印刷回路
基板間の電気的連結構造及びその連結方法を提供するこ
とにより達成される。
【０００６】
【発明の実施の形態】以下、本発明の実施の形態に対し
図面を用いて説明する。本発明に係る半導体チップと印
刷回路基板間の電気的連結構造物においては、図２に示
したように、半導体チップ３０上両方側辺部位に複数の
パッド３２が所定間隔を置いて夫々直線状に形成され
る。次いで、図１（Ａ）に示したように、それらパッド
３２上に金Ａｕ、銀Ａｇ及びそれらの混合物中何れ一つ
を包含した導電性エポキシ３４が夫々所定量ずつ注入さ
れ、それら導電性エポキシ３４上に錫Ｓｎ、鉛Ｐｂ及び
それらの混合物中何れ一つにてなる導電性ボール３６が
夫々付着される。このとき、該導電性ボール３６は、錫
Ｓｎ６０ー９５％、鉛Ｐｂ４０ー５％にて形成すること
が好ましい。次いで、それら導電性エポキシ３４を１２
５ー１７５℃の温度で硬化させ、半導体チップ３０上に
導電性エポキシ３４と導電性ボール３６とでなる電気的
連結構造物を形成する。そして、このように達成された
本発明に係る電気的連結構造物を用い、半導体チップを
印刷回路基板上に連結させる方法を説明すると次のよう
である。即ち、半導体チップ３０上両方側辺部位に複数
のパッド３２を所定間隔を置いて夫々直線状に形成する
段階と、それらパッド３２上に導電性エポキシ３４を所
定量ずつ点状に注入する段階と、それら導電性エポキシ
３４上に導電性ボール３５を夫々付着する段階と、前記
各導電性エポキシ３４を１２５ー１７５℃の温度で硬化
させる段階と、それら導電性ボール３６の付着された半
導体チップ３０を覆えてそれら導電性ボール３６を印刷
回路基板４０上の各付け段３８に夫々合致させリフロー
の接合工程を施してそれら半導体チップ３０と印刷回路
基板４０とを導電性ボール３６により電気的連結させる
段階と、を順次行う。
図面を用いて説明する。本発明に係る半導体チップと印
刷回路基板間の電気的連結構造物においては、図２に示
したように、半導体チップ３０上両方側辺部位に複数の
パッド３２が所定間隔を置いて夫々直線状に形成され
る。次いで、図１（Ａ）に示したように、それらパッド
３２上に金Ａｕ、銀Ａｇ及びそれらの混合物中何れ一つ
を包含した導電性エポキシ３４が夫々所定量ずつ注入さ
れ、それら導電性エポキシ３４上に錫Ｓｎ、鉛Ｐｂ及び
それらの混合物中何れ一つにてなる導電性ボール３６が
夫々付着される。このとき、該導電性ボール３６は、錫
Ｓｎ６０ー９５％、鉛Ｐｂ４０ー５％にて形成すること
が好ましい。次いで、それら導電性エポキシ３４を１２
５ー１７５℃の温度で硬化させ、半導体チップ３０上に
導電性エポキシ３４と導電性ボール３６とでなる電気的
連結構造物を形成する。そして、このように達成された
本発明に係る電気的連結構造物を用い、半導体チップを
印刷回路基板上に連結させる方法を説明すると次のよう
である。即ち、半導体チップ３０上両方側辺部位に複数
のパッド３２を所定間隔を置いて夫々直線状に形成する
段階と、それらパッド３２上に導電性エポキシ３４を所
定量ずつ点状に注入する段階と、それら導電性エポキシ
３４上に導電性ボール３５を夫々付着する段階と、前記
各導電性エポキシ３４を１２５ー１７５℃の温度で硬化
させる段階と、それら導電性ボール３６の付着された半
導体チップ３０を覆えてそれら導電性ボール３６を印刷
回路基板４０上の各付け段３８に夫々合致させリフロー
の接合工程を施してそれら半導体チップ３０と印刷回路
基板４０とを導電性ボール３６により電気的連結させる
段階と、を順次行う。
【０００７】
【発明の効果】以上説明したように本発明に係る半導体
チップと印刷回路基板間の電気的連結構造物及びその連
結方法においては、マスクの不必要な導電性ボールを用
いて半導体チップを印刷回路基板上に電気的連結するよ
うになっているため、従来のマスクを利用する場合の汚
染を無くし、原価を低廉化し得るという効果がある。
チップと印刷回路基板間の電気的連結構造物及びその連
結方法においては、マスクの不必要な導電性ボールを用
いて半導体チップを印刷回路基板上に電気的連結するよ
うになっているため、従来のマスクを利用する場合の汚
染を無くし、原価を低廉化し得るという効果がある。
【図１】（Ａ）−（Ｃ）本発明に係る半導体チップと印
刷回路基板間の電気的連結構造物及びその連結方法を示
した断面図である。
刷回路基板間の電気的連結構造物及びその連結方法を示
した断面図である。
【図２】本発明に係る半導体チップを示した概略斜視図
である。
である。
【図３】（Ａ）−（Ｅ）従来半導体チップと印刷回路基
板間の電気的連結構造物及びその連結方法を示した断面
図である。
板間の電気的連結構造物及びその連結方法を示した断面
図である。
１０、３０：半導体チップ １２、３２：パッド １４：マスク １６：電導性バンプ １８、３８：付け段 ２０、４０：印刷回路基板 ３４：導電性エポキシ ３６：導電性ボール
Claims (6)
- 【請求項１】半導体チップを印刷回路基板上に電気的連
結させる構造物であって、 半導体チップ上両方側辺部位に複数のパッドが所定間隔
を有して夫々直線状に形成され、それらパッド上に導電
性エポキシが夫々所定量ずつ注入され、それら導電性エ
ポキシ上に導電性ボールが夫々付着され、前記導電性エ
ポキシが硬化された後、それら導電性エポキシ上に付着
された導電性ボールを有する半導体チップが覆えられそ
れら導電線ボールが印刷回路基板上の各付け段に夫々連
結されるように構成される半導体チップと印刷回路基板
間の電気的連結構造物。 - 【請求項２】前記導電性エポキシは、金Ａｕ、銀Ａｇ及
びそれら混合物中何れ一つを含有してなるエポキシであ
る請求項１記載の半導体チップと印刷回路基板間の電気
的連結構造物。 - 【請求項３】前記導電性エポキシの硬化は、１２５ー１
７５℃の温度で行われる請求項１記載の半導体チップと
印刷回路基板間の電気的連結構造物。 - 【請求項４】前記導電性ボールは、錫Ｓｎ、鉛Ｐｂ及び
それら混合物中何れ一つにてなる請求項１記載の半導体
チップと印刷回路基板間の電気的連結構造物。 - 【請求項５】前記導電性ボールは、錫Ｓｎ：６０ー９５
％、鉛Ｐｂ４０ー５％を包含して形成される請求項１記
載の半導体チップと印刷回路基板間の電気的連結構造
物。 - 【請求項６】半導体チップを印刷回路基板上に連結させ
る方法であって、 半導体チップ上面両方側辺部位に複数のパッドを所定間
隔を有して形成する段階と、それらパッド上に導電性エ
ポキシ上を点状に所定量ずつ注入する段階と、それら導
電性エポキシに導電性ボールを夫々付着する段階と、前
記各導電性エポキシを所定温度下で硬化させる段階と、
それら導電性ボールの付着された半導体チップを覆えて
それら導電性ボールを印刷回路基板上の各付け段に夫々
合致させリフロー接合を施して半導体チップと印刷回路
基板とを導電性ボールにより電気的連結させる段階と、
を順次行う半導体チップと印刷回路基板間の電気的連結
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95P36168 | 1995-10-19 | ||
| KR1019950036168A KR100201385B1 (ko) | 1995-10-19 | 1995-10-19 | 칩 사이즈 패키지용 도전성 볼의 부착방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09129681A JPH09129681A (ja) | 1997-05-16 |
| JP2691891B2 true JP2691891B2 (ja) | 1997-12-17 |
Family
ID=19430681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8002100A Expired - Fee Related JP2691891B2 (ja) | 1995-10-19 | 1996-01-10 | 半導体チップと印刷回路基板間の電気的連結構造物及びその連結方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2691891B2 (ja) |
| KR (1) | KR100201385B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445296B1 (ko) * | 2002-07-22 | 2004-08-21 | 주식회사 플렉시스 | 플립 칩 온 필름 및 그 제조방법 |
| US11023394B2 (en) * | 2019-02-19 | 2021-06-01 | Western Digital Technologies, Inc. | Socket interconnector with compressible ball contacts for high pad count memory cards |
-
1995
- 1995-10-19 KR KR1019950036168A patent/KR100201385B1/ko not_active IP Right Cessation
-
1996
- 1996-01-10 JP JP8002100A patent/JP2691891B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09129681A (ja) | 1997-05-16 |
| KR970024034A (ko) | 1997-05-30 |
| KR100201385B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US6350668B1 (en) | Low cost chip size package and method of fabricating the same | |
| US7109065B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| JPH1012769A (ja) | 半導体装置およびその製造方法 | |
| US6277670B1 (en) | Semiconductor chip package and fabrication method thereof | |
| US6841884B2 (en) | Semiconductor device | |
| US5863812A (en) | Process for manufacturing a multi layer bumped semiconductor device | |
| US6448110B1 (en) | Method for fabricating a dual-chip package and package formed | |
| US6887778B2 (en) | Semiconductor device and manufacturing method | |
| US6566739B2 (en) | Dual chip package | |
| JP2844058B2 (ja) | 半導体パッケージ | |
| JP2691891B2 (ja) | 半導体チップと印刷回路基板間の電気的連結構造物及びその連結方法 | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000349228A (ja) | 積層型半導体パッケージ | |
| KR100587033B1 (ko) | 칩 사이즈 패키지의 제조 방법 | |
| JP3545171B2 (ja) | 半導体装置 | |
| JPH11186440A (ja) | 半導体装置 | |
| JP2000124356A (ja) | 半導体パッケ―ジ用部材，半導体パッケ―ジ及び半導体パッケ―ジ製造方法 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JP3670466B2 (ja) | 半導体装置のパッケージ製造方法 | |
| JPH03105961A (ja) | 樹脂封止型半導体装置 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JPH0945715A (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970729 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |