JP3021509B2 - 導電突起の形成方法 - Google Patents
導電突起の形成方法Info
- Publication number
- JP3021509B2 JP3021509B2 JP3320490A JP3320490A JP3021509B2 JP 3021509 B2 JP3021509 B2 JP 3021509B2 JP 3320490 A JP3320490 A JP 3320490A JP 3320490 A JP3320490 A JP 3320490A JP 3021509 B2 JP3021509 B2 JP 3021509B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- holder
- conductive
- connection
- conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロエレクトロニクス分野における電
気回路部品同士を接続する際の接続材として用いられる
導電突起の形成方法に関し、ICチップの電極部，プリン
ト配線基板の導体パターン接続部,ICパッケージのイン
ナリードまたはアウタリードの接続部等へ導電突起を精
度良く形成できる導電突起の形成方法に関するものであ
る。
気回路部品同士を接続する際の接続材として用いられる
導電突起の形成方法に関し、ICチップの電極部，プリン
ト配線基板の導体パターン接続部,ICパッケージのイン
ナリードまたはアウタリードの接続部等へ導電突起を精
度良く形成できる導電突起の形成方法に関するものであ
る。
半導体製品の実装技術において対応する部品間の接続
方法としては、ワイヤボンディング法，フィルムキャリ
ア法（TAB（Tape Automated Bonding）法），フリップ
チップ法等が知られている。これらの各接続法につい
て、ICチップの電極と基板側のリードとの接続を例にし
て簡単に説明する。
方法としては、ワイヤボンディング法，フィルムキャリ
ア法（TAB（Tape Automated Bonding）法），フリップ
チップ法等が知られている。これらの各接続法につい
て、ICチップの電極と基板側のリードとの接続を例にし
て簡単に説明する。
第６図はワイヤボンディング法の実装方式を示す模式
図であり、ICチップ41の各電極42と、プリント配線基板
43の対応する各リード44の接続部とがAuまたはAlからな
るワイヤ45にて、一組ずつ接続されている。このような
方式では、電極42とリード44とを一組ずつ順に接合して
いくので生産能率が低く、また隣合うワイヤ間において
接合時の干渉があるので、最小の接続ピッチには限界が
あり高密度な実装技術には適応できないことがある。
図であり、ICチップ41の各電極42と、プリント配線基板
43の対応する各リード44の接続部とがAuまたはAlからな
るワイヤ45にて、一組ずつ接続されている。このような
方式では、電極42とリード44とを一組ずつ順に接合して
いくので生産能率が低く、また隣合うワイヤ間において
接合時の干渉があるので、最小の接続ピッチには限界が
あり高密度な実装技術には適応できないことがある。
接続ピッチが短い高密度な実装を実現するための接続
方式がフィルムキャリア法である。第７図はフィルムキ
ャリア法の実装方式を示す模式図であって、この方法は
テープキャリア方式による自動ボンディング方法であ
り、予め導電突起47が形成されたICチップ41の各電極42
と各フィルムリード46とを位置決めした後、熱圧着によ
り一括に接続し、その後、各フィルムリード46とプリン
ト配線基板43の各リード44とを位置決めした後、一括に
接続する。また、第８図はフリップチップ法の実装方式
を示す模式図であり、その各電極42に予め導電突起47が
設けられたICチップ41をプリント配線基板43上に位置決
めして搭載させた後、導電突起47を加熱融解させること
によってICチップ41の電極42とプリント配線基板43の対
応するリード44とを接続する。
方式がフィルムキャリア法である。第７図はフィルムキ
ャリア法の実装方式を示す模式図であって、この方法は
テープキャリア方式による自動ボンディング方法であ
り、予め導電突起47が形成されたICチップ41の各電極42
と各フィルムリード46とを位置決めした後、熱圧着によ
り一括に接続し、その後、各フィルムリード46とプリン
ト配線基板43の各リード44とを位置決めした後、一括に
接続する。また、第８図はフリップチップ法の実装方式
を示す模式図であり、その各電極42に予め導電突起47が
設けられたICチップ41をプリント配線基板43上に位置決
めして搭載させた後、導電突起47を加熱融解させること
によってICチップ41の電極42とプリント配線基板43の対
応するリード44とを接続する。
上述した２方法（フィルムキャリア法及びフリップチ
ップ法）にあっては、接続部材としての導電突起が必要
であり、接続作業に先立って導電突起を接続部に形成し
ておく必要がある。そして、導電突起の形成方法として
以下に示す２つの方法が公知である。
ップ法）にあっては、接続部材としての導電突起が必要
であり、接続作業に先立って導電突起を接続部に形成し
ておく必要がある。そして、導電突起の形成方法として
以下に示す２つの方法が公知である。
まず、第１の従来方法は、接続部（例えばICチップの
電極，またはリードの接続部）に、メッキ法等を用いて
直接に導電突起を形成する方法である。
電極，またはリードの接続部）に、メッキ法等を用いて
直接に導電突起を形成する方法である。
また、第２の従来方法は、TABバンプ転写法と称され
る方法（例えば特開昭60−111433号公報，特開昭60−13
0147号公報，特開昭63−288032号公報）であり、このバ
ンプ転写法を用いたICチップ41の電極42とフィルムキャ
リア48のフィルムリード46との接続の原理を第９図に示
す。予めバンプ形成用基板49にメッキ法等により導電突
起47をパターン形成しておき、この導電突起47とフィル
ムリード46とを位置合せした後、加圧，加熱してフィル
ムリード46の接続部に導電突起47を転写し、バンプ形成
用基板49を除去する（第９図（ａ））。次いで、転写，
形成されたフィルムリード46上の導電突起47とICチップ
41の電極42とを位置合せした後、加圧，加熱して、導電
突起47と電極42とを接合する（第９図（ｂ））。
る方法（例えば特開昭60−111433号公報，特開昭60−13
0147号公報，特開昭63−288032号公報）であり、このバ
ンプ転写法を用いたICチップ41の電極42とフィルムキャ
リア48のフィルムリード46との接続の原理を第９図に示
す。予めバンプ形成用基板49にメッキ法等により導電突
起47をパターン形成しておき、この導電突起47とフィル
ムリード46とを位置合せした後、加圧，加熱してフィル
ムリード46の接続部に導電突起47を転写し、バンプ形成
用基板49を除去する（第９図（ａ））。次いで、転写，
形成されたフィルムリード46上の導電突起47とICチップ
41の電極42とを位置合せした後、加圧，加熱して、導電
突起47と電極42とを接合する（第９図（ｂ））。
上述したような従来の導電突起形成方法では以下に示
すような難点がある。
すような難点がある。
第１の従来方法では、例えばICチップの電極上に多層
金属膜（バリヤメタル）を介して導電突起を形成するの
で、複雑な工程，設備が必要であり、高コストとなる。
金属膜（バリヤメタル）を介して導電突起を形成するの
で、複雑な工程，設備が必要であり、高コストとなる。
第２の従来方法では、バンプ形成用基板に形成した導
電突起をリード（または電極）に熱圧着法により転写す
るので、バンプ形成用基板からすべての導電突起がリー
ド（または電極）に転写されるとは限らず、その一部は
バンプ形成用基板に残存し、確実にすべての部分に導電
突起の転写が行えない。また、バンプ形成用基板が必要
であり、しかもその導電突起形成工程が必要であるの
で、高コスト化及び工程の複雑化が避けられない。更
に、バンプ形成用基板に形成された導電突起をリード
（または電極）に転写する際に高精度の位置合わせが必
要であり、微小ピッチであるリード（または電極）にお
ける接続には対応できない。
電突起をリード（または電極）に熱圧着法により転写す
るので、バンプ形成用基板からすべての導電突起がリー
ド（または電極）に転写されるとは限らず、その一部は
バンプ形成用基板に残存し、確実にすべての部分に導電
突起の転写が行えない。また、バンプ形成用基板が必要
であり、しかもその導電突起形成工程が必要であるの
で、高コスト化及び工程の複雑化が避けられない。更
に、バンプ形成用基板に形成された導電突起をリード
（または電極）に転写する際に高精度の位置合わせが必
要であり、微小ピッチであるリード（または電極）にお
ける接続には対応できない。
本発明はかかる事情に鑑みてなされたものであり、電
気的絶縁材からなる保持体中に複数の導電体を散在させ
た導電体保持材を使用し、この導電体を導電突起として
導体の接続部に転写することにより、接続部における導
電突起の形成を容易に行えて、高密度な接続においても
部品間の信頼性が高い接続を達成できる導電突起の形成
方法を提供することを目的とする。
気的絶縁材からなる保持体中に複数の導電体を散在させ
た導電体保持材を使用し、この導電体を導電突起として
導体の接続部に転写することにより、接続部における導
電突起の形成を容易に行えて、高密度な接続においても
部品間の信頼性が高い接続を達成できる導電突起の形成
方法を提供することを目的とする。
本願に係る第１発明の導電突起の形成方法は、接続用
の導電突起を導体の接続部に形成する方法において、電
気的絶縁材からなるシート状の保持体中に複数の導電体
が、夫々の両端を前記保持体の両面から突出させ、互い
に絶縁状態にして散在させてあり、これらの導電体の前
記保持体の一面からの突出部分を前記保持体中の部分よ
りも大きくしてある導電体保持材を用い、前記導電体の
前記一面からの突出端部を前記導体の接続部に位置合わ
せし、位置合わせした各導電体を前記導体の接続部に圧
着により転写して導電突起を形成することを特徴とす
る。
の導電突起を導体の接続部に形成する方法において、電
気的絶縁材からなるシート状の保持体中に複数の導電体
が、夫々の両端を前記保持体の両面から突出させ、互い
に絶縁状態にして散在させてあり、これらの導電体の前
記保持体の一面からの突出部分を前記保持体中の部分よ
りも大きくしてある導電体保持材を用い、前記導電体の
前記一面からの突出端部を前記導体の接続部に位置合わ
せし、位置合わせした各導電体を前記導体の接続部に圧
着により転写して導電突起を形成することを特徴とす
る。
本願に係る第２発明の導電突起の形成方法は、第１発
明を行った後、前記導電体保持体の保持体を除去するこ
とを特徴とする。
明を行った後、前記導電体保持体の保持体を除去するこ
とを特徴とする。
第１発明では、電気的絶縁材からなるシート状の保持
体に互いに絶縁状態として複数の導電体を散在させてあ
る導電体保持材を用い、前記保持体の両面に突出する導
電体の端部の内、保持体中の部分よりも大きくしてある
一面側の突出端部を対象となる導体の接続部に位置合わ
せした後、各導電体を夫々が位置合わせされた接続部に
転写して導電突起を形成する。そうすると、所望の接続
部に導電突起が容易に形成される。第２発明では、この
後必要に応じて保持体を除去する。そうすると、導電突
起のみの形成が可能である。
体に互いに絶縁状態として複数の導電体を散在させてあ
る導電体保持材を用い、前記保持体の両面に突出する導
電体の端部の内、保持体中の部分よりも大きくしてある
一面側の突出端部を対象となる導体の接続部に位置合わ
せした後、各導電体を夫々が位置合わせされた接続部に
転写して導電突起を形成する。そうすると、所望の接続
部に導電突起が容易に形成される。第２発明では、この
後必要に応じて保持体を除去する。そうすると、導電突
起のみの形成が可能である。
第１図は本発明の導電突起の形成方法に使用する導電
体保持材１の断面図である。例えば金からなる複数の導
電体２を、夫々の導電体２同士が電気的絶縁状態になる
ようにポリイミド樹脂からなる保持体３（厚さ10μｍ程
度）中に散在せしめて導電体保持材１は構成されてい
る。各導電体２の両端は、保持体３の両面から夫々突出
させてあり、保持体３の一面側に突出する端部2aは、そ
の径（25μｍ程度）が保持体３内に埋設される部分の径
（15μｍ程度）よりも大きくなっており、所謂出張り形
状（突出高さ４〜８μｍ程度）をなしている。一方、各
導電体２の他方の端部2bは、保持体３の他面側に僅かに
突出しているだけであり、その径は保持体３内に埋設さ
れる部分の径に略等しい。
体保持材１の断面図である。例えば金からなる複数の導
電体２を、夫々の導電体２同士が電気的絶縁状態になる
ようにポリイミド樹脂からなる保持体３（厚さ10μｍ程
度）中に散在せしめて導電体保持材１は構成されてい
る。各導電体２の両端は、保持体３の両面から夫々突出
させてあり、保持体３の一面側に突出する端部2aは、そ
の径（25μｍ程度）が保持体３内に埋設される部分の径
（15μｍ程度）よりも大きくなっており、所謂出張り形
状（突出高さ４〜８μｍ程度）をなしている。一方、各
導電体２の他方の端部2bは、保持体３の他面側に僅かに
突出しているだけであり、その径は保持体３内に埋設さ
れる部分の径に略等しい。
次に、このような構成をなす導電体保持材の製造方法
の一例について、その工程を示す第２図に基づき説明す
る。
の一例について、その工程を示す第２図に基づき説明す
る。
まず、準備した銅板11上に接着補助剤をスピンナによ
り塗布した後、保持体となるネガ型のポリイミド樹脂12
をスピンナにより塗布する（第２図（ａ））。ここで硬
化に伴う膜厚の減少を考慮して塗布するポリイミド樹脂
12の膜厚は、製造される導電体保持材における保持体の
所望の膜厚よりも厚くする。次いで、所定パターンをな
したフォトマスク（図示せず）を介して光をポリイミド
樹脂12に照射した（露光した）後、現像を行う。本例で
は、露光された部分にはポリイミド樹脂12が残存し、露
光されない部分は現像処理によりポリイミド樹脂12が除
去されて穴13が形成される。その後温度を上げてポリイ
ミド樹脂12の硬化を行う（第２図（ｂ））。次に、この
ような処理がなされた銅板11をエッチング液中に浸漬さ
せてエッチングを行う。穴13の近傍の銅板11の一部がエ
ッチング除去され、穴13に連通する凹部14が銅板11に形
成される（第２図（ｃ））。銅板11を共通電極として金
15の電気メッキを行い、ポリイミド樹脂12の上面より僅
かに金15が突出するまで金メッキを施し、穴13,凹部14
に金15を充填する（第２図（ｄ））。最後に、金属エッ
チングにより銅板11を除去して、第１図に示すような導
電体保持材１を製造する。
り塗布した後、保持体となるネガ型のポリイミド樹脂12
をスピンナにより塗布する（第２図（ａ））。ここで硬
化に伴う膜厚の減少を考慮して塗布するポリイミド樹脂
12の膜厚は、製造される導電体保持材における保持体の
所望の膜厚よりも厚くする。次いで、所定パターンをな
したフォトマスク（図示せず）を介して光をポリイミド
樹脂12に照射した（露光した）後、現像を行う。本例で
は、露光された部分にはポリイミド樹脂12が残存し、露
光されない部分は現像処理によりポリイミド樹脂12が除
去されて穴13が形成される。その後温度を上げてポリイ
ミド樹脂12の硬化を行う（第２図（ｂ））。次に、この
ような処理がなされた銅板11をエッチング液中に浸漬さ
せてエッチングを行う。穴13の近傍の銅板11の一部がエ
ッチング除去され、穴13に連通する凹部14が銅板11に形
成される（第２図（ｃ））。銅板11を共通電極として金
15の電気メッキを行い、ポリイミド樹脂12の上面より僅
かに金15が突出するまで金メッキを施し、穴13,凹部14
に金15を充填する（第２図（ｄ））。最後に、金属エッ
チングにより銅板11を除去して、第１図に示すような導
電体保持材１を製造する。
本実施例にあっては、製造された導電体保持材１にお
いて、導電体2,保持体３は夫々、金15,ポリイミド樹脂1
2から構成されており、保持体３の一面側に突出する導
電体２の一方の端部2aは、他方の端部2bを含めた保持体
３中の部分よりも大きくされ、出張り形状をなしてい
る。
いて、導電体2,保持体３は夫々、金15,ポリイミド樹脂1
2から構成されており、保持体３の一面側に突出する導
電体２の一方の端部2aは、他方の端部2bを含めた保持体
３中の部分よりも大きくされ、出張り形状をなしてい
る。
第３図は、本発明の導電体保持材を製造をする別の工
程を示す断面図である。前述の実施例と同様に、銅板11
上にポリイミド樹脂12を塗布した後（第３図（ａ））、
ポリイミド樹脂12を所定パターンにて露光，現像して穴
13を形成し、温度を上げてポリイミド樹脂12の硬化を行
う（第３図（ｂ））。このような処理がなされた銅板11
をエッチング液にて、前述の実施例と同様にエッチング
を行って凹部14を形成するのであるが、この実施例では
前述の実施例に比べてこのエッチング時間を短くする。
そうすると前述の実施例に比べて浅い凹部14が銅板11に
形成される（第３図（ｃ））。その後、銅板11を共通電
極として金15の電気メッキを施し、穴13,凹部14に金15
を充填するのであるが、本実施例ではポリイミド樹脂12
の上面より所定高さに金15が突出するまで金メッキを続
ける（第３図（ｄ））。最後に、金属エッチングにより
銅板11を除去して、第１図に示すような導電体保持材１
（上下関係は逆）を製造する。
程を示す断面図である。前述の実施例と同様に、銅板11
上にポリイミド樹脂12を塗布した後（第３図（ａ））、
ポリイミド樹脂12を所定パターンにて露光，現像して穴
13を形成し、温度を上げてポリイミド樹脂12の硬化を行
う（第３図（ｂ））。このような処理がなされた銅板11
をエッチング液にて、前述の実施例と同様にエッチング
を行って凹部14を形成するのであるが、この実施例では
前述の実施例に比べてこのエッチング時間を短くする。
そうすると前述の実施例に比べて浅い凹部14が銅板11に
形成される（第３図（ｃ））。その後、銅板11を共通電
極として金15の電気メッキを施し、穴13,凹部14に金15
を充填するのであるが、本実施例ではポリイミド樹脂12
の上面より所定高さに金15が突出するまで金メッキを続
ける（第３図（ｄ））。最後に、金属エッチングにより
銅板11を除去して、第１図に示すような導電体保持材１
（上下関係は逆）を製造する。
次に、このような導電体保持材を用いる本発明の導電
突起の形成方法の実施例について説明する。
突起の形成方法の実施例について説明する。
第４図は第１の実施例を示す断面図であり、ICチップ
の電極への導電突起の形成の例を示している。図におい
て21は表面にA1からなる電極22が形成されたICチップで
あり、電極22が形成されていないICチップ21の表面には
パッシベーション膜30が形成されている。まず、このよ
うなICチップ21の各電極22に、第１図に示すような導電
体保持材１の各導電体２（端部2a）を位置合わせした
後、ボンディング治具28を白抜矢符方向に移動させて、
熱圧着法により、すべての電極22について一括して、導
電突起たる１個の導電体２を１つの電極22に転写，接合
する（第４図（ａ））。転写された導電突起２（Au）と
電極22（Al）とは金属結合されて、強い接合がなされ
る。次に、保持体３のみを機械的に剥離して、導電突起
２のみを電極22に形成する（第４図（ｂ））。ここで、
電極22に接しない側の導電体２の端部2bの径は、保持体
３中の部分の径と略同じであるので、この保持体３のみ
の除去は容易である。なお、機械的な剥離（引き剥が
し）とは異なり、化学的な溶解処理により保持体３を除
去することとしても良い。
の電極への導電突起の形成の例を示している。図におい
て21は表面にA1からなる電極22が形成されたICチップで
あり、電極22が形成されていないICチップ21の表面には
パッシベーション膜30が形成されている。まず、このよ
うなICチップ21の各電極22に、第１図に示すような導電
体保持材１の各導電体２（端部2a）を位置合わせした
後、ボンディング治具28を白抜矢符方向に移動させて、
熱圧着法により、すべての電極22について一括して、導
電突起たる１個の導電体２を１つの電極22に転写，接合
する（第４図（ａ））。転写された導電突起２（Au）と
電極22（Al）とは金属結合されて、強い接合がなされ
る。次に、保持体３のみを機械的に剥離して、導電突起
２のみを電極22に形成する（第４図（ｂ））。ここで、
電極22に接しない側の導電体２の端部2bの径は、保持体
３中の部分の径と略同じであるので、この保持体３のみ
の除去は容易である。なお、機械的な剥離（引き剥が
し）とは異なり、化学的な溶解処理により保持体３を除
去することとしても良い。
第５図は第２の実施例を示す模式図であり、インナリ
ード（ICパッケージにおいて封止後パッケージ内に収ま
るリード部分）とアウタリード（ICパッケージにおいて
封止後パッケージ外に露出するリード部分）とが分離さ
れたICパッケージにおけるアウタリードの接続部への導
電突起の形成の例を示している。第５図（ａ）は複数本
のアウタリード31のみが４方向に延在して形成されてい
るリードフレーム32を示し、第５図（ｂ）はインナリー
ド33の回路パターンがアウタリード31の配列に合せて４
方向に形成されたベース基板34を示す。また、第５図
（ｃ）はこの実施例において使用する導電体保持材１の
平面図である。導電体保持材１はシート状をなし、アウ
タリード31の接続部の配列に合せて、枠状をなす領域
（第５図（ｃ）においてハッチングを付した部分）にの
み導電体２が散在されている。第５図（ｄ），第５図
（ｅ）はこの領域の拡大平面図，拡大断面図であり、ア
ウタリード31のピッチと同ピッチにて保持体３中に導電
体２が設けられている。
ード（ICパッケージにおいて封止後パッケージ内に収ま
るリード部分）とアウタリード（ICパッケージにおいて
封止後パッケージ外に露出するリード部分）とが分離さ
れたICパッケージにおけるアウタリードの接続部への導
電突起の形成の例を示している。第５図（ａ）は複数本
のアウタリード31のみが４方向に延在して形成されてい
るリードフレーム32を示し、第５図（ｂ）はインナリー
ド33の回路パターンがアウタリード31の配列に合せて４
方向に形成されたベース基板34を示す。また、第５図
（ｃ）はこの実施例において使用する導電体保持材１の
平面図である。導電体保持材１はシート状をなし、アウ
タリード31の接続部の配列に合せて、枠状をなす領域
（第５図（ｃ）においてハッチングを付した部分）にの
み導電体２が散在されている。第５図（ｄ），第５図
（ｅ）はこの領域の拡大平面図，拡大断面図であり、ア
ウタリード31のピッチと同ピッチにて保持体３中に導電
体２が設けられている。
第５図（ｆ）に示すように、セラミックス製のステー
ジ29上において、このような導電体保持材１の各導電体
２（端部2a）と各アウタリード31の接続部とを位置合せ
した後、ボンディング治具28を白抜矢符方向に移動させ
て、熱圧着法により、すべてのアウタリード31について
一括して、導電突起たる１個の導電体２を１本のアウタ
リード31に転写，接合する。次に、第５図（ｇ）に示す
ように、機械的な剥離または化学的な溶解により、保持
体３のみを除去して導電突起（導電体）２のみをアウタ
リード31に形成する。
ジ29上において、このような導電体保持材１の各導電体
２（端部2a）と各アウタリード31の接続部とを位置合せ
した後、ボンディング治具28を白抜矢符方向に移動させ
て、熱圧着法により、すべてのアウタリード31について
一括して、導電突起たる１個の導電体２を１本のアウタ
リード31に転写，接合する。次に、第５図（ｇ）に示す
ように、機械的な剥離または化学的な溶解により、保持
体３のみを除去して導電突起（導電体）２のみをアウタ
リード31に形成する。
なお、上述した２つの実施例以外にも、上述のような
ICパッケージにおけるインナリードの接続部への導電突
起の形成、またはプリント配線基板上の導体パターンの
接続部への導電突起の形成等についても、本発明の形成
方法を同様に適用することができることは勿論である。
ICパッケージにおけるインナリードの接続部への導電突
起の形成、またはプリント配線基板上の導体パターンの
接続部への導電突起の形成等についても、本発明の形成
方法を同様に適用することができることは勿論である。
また上述の２つの実施例については、何れも導電体２
を転写した後、保持体３を除去することとしたが、この
保持体３を残存させておいても良い。保持体３を除去す
るか、残存させるかについては一長一短がある。絶縁性
の樹脂からなる保持体３を除去する際の長所は、高吸湿
性であるという保持体３の特性が作製されるICパッケー
ジに及ぼす悪影響を防止できる点であり、保持体３を残
存する際の長所は、保持体３は絶縁材であるので形成さ
れた隣合う導電突起２同士の短絡を防止できる点であ
る。そして、保持体３を除去するか、残存させるかにつ
いては、作製するICパッケージの種類（リードピン数，
リードピンの形状等）に合せて任意に選択すれば良い。
を転写した後、保持体３を除去することとしたが、この
保持体３を残存させておいても良い。保持体３を除去す
るか、残存させるかについては一長一短がある。絶縁性
の樹脂からなる保持体３を除去する際の長所は、高吸湿
性であるという保持体３の特性が作製されるICパッケー
ジに及ぼす悪影響を防止できる点であり、保持体３を残
存する際の長所は、保持体３は絶縁材であるので形成さ
れた隣合う導電突起２同士の短絡を防止できる点であ
る。そして、保持体３を除去するか、残存させるかにつ
いては、作製するICパッケージの種類（リードピン数，
リードピンの形状等）に合せて任意に選択すれば良い。
更に上述の２つの実施例では、導体（ICチップの電
極，アウタリード等）の接続部に１個の導電突起を形成
する際に、すべての接続部に対して一括的に導電突起を
形成することとしたが、１個の導体の接続部に対して個
別に順次導電突起を形成することとしても良く、このよ
うにする場合には、作業時間は長くなるが、導体の接続
部への導電突起の形成をより確実に行なえる。また、す
べての導体のうちの複数ずつに対して一括に順次導電突
起を形成することとしても良い。
極，アウタリード等）の接続部に１個の導電突起を形成
する際に、すべての接続部に対して一括的に導電突起を
形成することとしたが、１個の導体の接続部に対して個
別に順次導電突起を形成することとしても良く、このよ
うにする場合には、作業時間は長くなるが、導体の接続
部への導電突起の形成をより確実に行なえる。また、す
べての導体のうちの複数ずつに対して一括に順次導電突
起を形成することとしても良い。
以上詳述した如く、本発明の導電突起の形成方法を用
いることにより、容易に低コストにてしかも信頼性が高
く、接続用の導電突起を種々の導体の接続部に形成する
ことができ、高密度な実装においても部品間の高精度の
接続を実現できる。また、導電体を導体の接続部に転写
した後に、保持体を除去する場合には、導体の接続部へ
の導電突起のみの形成が可能である。
いることにより、容易に低コストにてしかも信頼性が高
く、接続用の導電突起を種々の導体の接続部に形成する
ことができ、高密度な実装においても部品間の高精度の
接続を実現できる。また、導電体を導体の接続部に転写
した後に、保持体を除去する場合には、導体の接続部へ
の導電突起のみの形成が可能である。
第１図は本発明の導電突起の形成方法に使用する導電体
保持材の断面図、第２図はこの導電体保持材の製造工程
の一例を示す断面図、第３図はこの導電体保持材の製造
工程の別の例を示す断面図、第４図は本発明の導電突起
の形成方法の実施例を示す断面図、第５図は本発明の導
電突起の形成方法の別の実施例を示す模式図、第６図〜
第８図は実装方式を示す模式図、第９図は従来の導電突
起の形成方法を示す模式図である。 １……導電体保持材、２……導電体（導電突起）、2a,2
b……端部、３……保持体、21……ICチップ、22……電
極、28……ボンディング治具、29……ステージ、31……
アウタリード
保持材の断面図、第２図はこの導電体保持材の製造工程
の一例を示す断面図、第３図はこの導電体保持材の製造
工程の別の例を示す断面図、第４図は本発明の導電突起
の形成方法の実施例を示す断面図、第５図は本発明の導
電突起の形成方法の別の実施例を示す模式図、第６図〜
第８図は実装方式を示す模式図、第９図は従来の導電突
起の形成方法を示す模式図である。 １……導電体保持材、２……導電体（導電突起）、2a,2
b……端部、３……保持体、21……ICチップ、22……電
極、28……ボンディング治具、29……ステージ、31……
アウタリード
Claims (2)
- 【請求項１】接続用の導電突起を導体の接続部に形成す
る方法において、 電気的絶縁材からなるシート状の保持体中に複数の導電
体が、夫々の両端を前記保持体の両面から突出させ、互
いに絶縁状態にして散在させてあり、これらの導電体の
前記保持体の一面からの突出部分を前記保持体中の部分
よりも大きくしてある導電体保持材を用い、 前記導電体の前記一面からの突出端部を前記導体の接続
部に位置合わせし、位置合わせした各導電体を前記導体
の接続部に圧着により転写して導電突起を形成すること
を特徴とする導電突起の形成方法。 - 【請求項２】前記導電体保持材の導電体を前記導体の接
続部に転写した後、前記導電体保持材の保持体を除去す
る請求項１記載の導電突起の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3320490A JP3021509B2 (ja) | 1990-02-13 | 1990-02-13 | 導電突起の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3320490A JP3021509B2 (ja) | 1990-02-13 | 1990-02-13 | 導電突起の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03236242A JPH03236242A (ja) | 1991-10-22 |
| JP3021509B2 true JP3021509B2 (ja) | 2000-03-15 |
Family
ID=12379938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3320490A Expired - Fee Related JP3021509B2 (ja) | 1990-02-13 | 1990-02-13 | 導電突起の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3021509B2 (ja) |
-
1990
- 1990-02-13 JP JP3320490A patent/JP3021509B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03236242A (ja) | 1991-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0690490B1 (en) | Method of making a flip chip using electrically conductive polymers and dielectrics | |
| JPH1116933A (ja) | 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法 | |
| TW421980B (en) | Electronic component device, its manufacturing process, and collective circuits | |
| CN209045531U (zh) | 一种半导体芯片封装结构 | |
| US20060030140A1 (en) | Method of making bondable leads using positive photoresist and structures made therefrom | |
| US6763585B2 (en) | Method for producing micro bump | |
| JPH06151506A (ja) | フリップチップ実装用基板の電極構造 | |
| US6323434B1 (en) | Circuit board and production method thereof | |
| JP3021509B2 (ja) | 導電突起の形成方法 | |
| JPH0357617B2 (ja) | ||
| JP2867547B2 (ja) | 導電突起の形成方法 | |
| JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
| KR0165883B1 (ko) | 테이프 자동화 본딩 프로세스용의 금/주석 공정 본딩 | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JP2879159B2 (ja) | 電気的接続部材及び金属バンプの形成方法 | |
| JP2008118152A (ja) | 半導体装置および積層型半導体装置 | |
| JPH03101142A (ja) | 半導体装置の製造方法 | |
| JPH0888295A (ja) | 半導体装置 | |
| JPH0410635A (ja) | フリップチップ実装方法 | |
| JP3598189B2 (ja) | チップサイズパッケージ、その製造方法、およびその実装位置合わせの方法 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP4064829B2 (ja) | 半導体装置およびこれに用いる回路基板 | |
| JP2000299399A (ja) | 半導体装置 | |
| JP2605999B2 (ja) | 半導体パッケージの製造方法 | |
| JP2519243B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |