JPH06151506A - フリップチップ実装用基板の電極構造 - Google Patents

フリップチップ実装用基板の電極構造

Info

Publication number
JPH06151506A
JPH06151506A JP4322349A JP32234992A JPH06151506A JP H06151506 A JPH06151506 A JP H06151506A JP 4322349 A JP4322349 A JP 4322349A JP 32234992 A JP32234992 A JP 32234992A JP H06151506 A JPH06151506 A JP H06151506A
Authority
JP
Japan
Prior art keywords
land
flip
substrate
chip mounting
electrode structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4322349A
Other languages
English (en)
Other versions
JP3246010B2 (ja
Inventor
Natsuya Ishikawa
夏也 石川
Yukiko Katou
有貴子 加藤
Toshiyuki Nagano
敏行 長野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32234992A priority Critical patent/JP3246010B2/ja
Publication of JPH06151506A publication Critical patent/JPH06151506A/ja
Application granted granted Critical
Publication of JP3246010B2 publication Critical patent/JP3246010B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8238—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/82385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 フリップチップ実装用基板上の電極パッドに
対して半導体チップ上のバンプを正確且つ容易に位置決
めすることができるフリップチップ実装用基板の電極構
造を提供する。 【構成】 フリップチップ実装用基板１上に設けられた
ランド５と、このランド５上に被着されたハンダ層６と
からなる電極パッド２の構造であって、ランド５の上面
に所定深さの凹部７を設けた。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、フリップチップ実装用
基板の電極構造に関するものである。
【０００２】
【従来の技術】一般に、フリップチップ実装において
は、半導体チップ上にバンプを形成し、これをフェイス
ダウンで配線基板導体と接続する。配線基板上、つまり
フリップチップ実装用の基板上には半導体チップのバン
プに対応して電極パッドが設けられており、これらを突
き合わせた状態で熱圧着あるいは加熱溶着により基板上
に半導体チップを実装していた。
【０００３】図６は従来例を説明するための図であり、
図において、１はフリップチップ実装用基板（以下、単
に基板と称す）、２は基板１上に設けられた電極パッ
ド、３は半導体チップ、４は半導体チップ３上に形成さ
れたバンプである。基板１に設けられた電極パッド２
は、基板１の回路パターン上に設けられたランド５と、
このランド５上にメッキ処理等で被着されたハンダ層６
から成る。
【０００４】基板１上にフェースダウンで半導体チップ
３を実装する場合は、まず図示のように電極パッド２に
バンプ４を位置合わせして載せ、この状態から熱圧着等
の手段により両者を接合して基板１と半導体チップ３を
電気的に接続する。
【０００５】
【発明が解決しようとする課題】しかしながら従来にお
いては、基板１のランド５にハンダ層６を被着させた
際、ハンダ層６の中央部分が盛り上がった状態となるた
め、この上からバンプ６を載せると両者間で位置ずれを
起こしやすく、正確な位置決めが難しいといった問題が
あった。また、上記位置ずれが起こると電極パッド２と
バンプ４の接合部が小さくなるため、接合強度が規定以
上に得られず不良となったり、ハンダ付けの信頼性が著
しく損なわれるなどの問題もあった。
【０００６】本発明は、上記問題を解決するためになさ
れたもので、基板上の電極パッドに対して半導体チップ
上のバンプを正確且つ容易に位置決めすることができる
フリップチップ実装用基板の電極構造を提供することを
目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、フリップチップ実装用基
板上に設けられたランドと、このランド上に被着された
ハンダ層とからなる電極パッドの構造において、ランド
の上面に所定深さの凹部を設けたフリップチップ実装用
基板の電極構造である。また、上記凹部が長溝状に形成
されたものである。さらに、上記凹部が平面視略十字形
に形成されたものである。加えて、フリップチップ実装
用基板上に設けられたランドと、このランド上に被着さ
れたハンダ層とからなる電極パッドの構造において、ラ
ンドを複数に分割して、この分割されたランド間に所定
深さの凹部を設けたフリップチップ実装用基板の電極構
造である。
【０００８】
【作用】本発明のフリップチップ実装用基板の電極構造
においては、ランドの上面もしくは分割されたランド間
に所定深さの凹部を設けることで、このランド上に被着
されるハンダ層もランドの表面形状に沿って形成され
る。これにより電極パッドの中央部分は平坦もしくは幾
分凹んだ状態となるため、半導体チップを実装する際の
バンプと電極パッドの位置ずれが抑制され、両者間の位
置決めが正確且つ容易に行えるようになる。
【０００９】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明に係わるフリップ
チップ実装用基板の電極構造の一実施例を説明するため
の図であり、図において、１は基板（フリップチップ実
装用基板）、２は基板１上に設けられた電極パッド、３
は半導体チップ、４は半導体チップ３上に形成されたバ
ンプである。基板１に設けられた電極パッド２は、基板
１の回路パターン上に設けられたランド５と、このラン
ド５上にメッキ処理等で被着されたハンダ層６から成
る。
【００１０】本実施例の電極構造においては、基板１上
に設けられたランド５の上面に所定深さの凹部７が設け
られている。ランド５の上面に凹部７を設ける手段とし
ては、例えば基板１上に設けられたランド５に対して、
先端に丸みをつけた突起物をプレス金型等を用いて圧接
し、これによりランド７の上面に例えば図２（ａ）に示
すような凹部７を形成する方法や、基板１上に設けられ
たランド５上にフォトレジストをパターニングし、これ
にエッチング処理を施して例えば図２（ｂ）に示すよう
な凹部７を形成する方法がある。
【００１１】また、上記以外の手段としては、図３に示
すような方法も考えられる。すなわち、図３（ａ）に示
すように、まず基板１上にベースとなる銅製のランド５
ａを設ける。次いで、図３（ｂ）に示すように、ランド
５ａ上にレジスト８をパターニングする。続いて、図３
（ｃ）に示すように、無電解メッキにより銅製のランド
５ｂを積層する。次に、図３（ｄ）に示すように、先程
パターニングしたレジスト８を除去する。これによりラ
ンド５の上面に凹部７が設けられる。
【００１２】ここで、ランド５の実施態様としては、例
えば図４（ａ）に示すようにランド５上面を部分的に凹
ませて凹部７を形成したものから、図４（ｂ）に示すよ
うに凹部７を長溝状に形成したもの、さらには図４
（ｃ）に示すように凹部７を平面視略十字形に形成した
ものなど、種々の態様が考えられる。
【００１３】こうした種々の手段でランド５の上面に所
定深さの凹部７を設けることにより、その後のハンダプ
リコートやハンダメッキ処理等においては、ランド５に
対してハンダ層６が、その中央部分で盛り上がることな
くランド５の表面形状に沿って被着される。すなわち、
図１、図３（ｅ）に示すように、ランド５上に凹部７が
設けられている場合は、これに被着されるハンダ層６の
上面にも上記凹部７の深さに対応した凹みが形成され
る。
【００１４】このような電極構造をなす基板１に対して
半導体チップ３を実装する場合は、図１、図３（ｆ）に
示すように、半導体チップ３上のバンプ４が基板１上の
電極部分に形成された凹みに嵌まり込み、これにより基
板１上の電極パッド２に対して半導体チップ３上のバン
プ４が正確に位置決めされる。
【００１５】ここで、ランド５上面からの凹部７の深さ
としては、ランド５上にハンダ層６を被着させた際にハ
ンダ層６の中央部分が少なくとも盛り上がらない程度、
つまりハンダ層６の中央部分が平坦になるか幾分凹むよ
うに、ランド５の大きさやハンダ層６の厚みなどを調整
して適宜設定するのがよい。ちなみに、位置合わせの容
易性や正確性を考慮すると、後者の方、すなわちハンダ
層６に凹みが形成されている方が、凹みにバンプ４が嵌
り込む為より正確に位置決めがなされて好適である。
【００１６】続いて、本発明の電極構造に係わる他の実
施例について図５を参照しながら説明する。なお、本例
では上記実施例と同様の部材に対して同じ符号を付して
説明する。図において、１は基板（フリップチップ実装
用基板）、２は電極パッド、３は半導体チップ、４はバ
ンプである。本例においては、半導体チップ１の個々の
バンプ４に対応して基板１上に設けられたランド５が複
数に分割されており、この分割されたランド５間に所定
深さの凹部７が設けられている。さらに、分割された各
ランド５上にはそれぞれハンダ層６が被着され、これに
より各々のバンプ４に対応する電極パッド２が構成され
ている。
【００１７】このような電極構造をなす基板１に対して
半導体チップ３を実装する場合も、上述した実施例と同
様に、半導体チップ３上のバンプ４が基板１上の電極部
分に形成された凹部７に嵌まり込み、これにより基板１
上の電極パッド２に対して半導体チップ３上のバンプ４
が正確に位置決めされる。
【００１８】
【発明の効果】以上、説明したように本発明によれば、
基板上に設けられた電極パッドに対して半導体チップ上
のバンプを正確且つ容易に位置決めすることが可能とな
る。これにより、電極パッドとバンプの接合強度は常に
規定以上に得られるようになり、電極パッドとバンプの
位置ずれに伴う接合不良の発生が低減されるとともに、
フリップチップ実装におけるハンダ付けの信頼性向上が
図られる。
【図面の簡単な説明】
【図１】本発明に係わるフリップチップ実装用基板の電
極構造の一実施例を説明するための図である。
【図２】実施例におけるランドの形成方法を説明するた
めの図である。
【図３】実施例におけるランドの他の形成方法を説明す
るための図である。
【図４】実施例におけるランドの実施態様を説明する図
である。
【図５】本発明に係わるフリップチップ実装用基板の電
極構造の他の実施例を説明するための図である。
【図６】従来例を説明するための図である。
【符号の説明】
１ 基板（フリップチップ実装用基板） ２ 電極パッド ３ 半導体チップ ４ バンプ ５ ランド ６ ハンダ層 ７ 凹部

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 フリップチップ実装用基板上に設けられ
    たランドと、前記ランド上に被着されたハンダ層とから
    なる電極パッドの構造において、 前記ランドの上面に所定深さの凹部を設けたことを特徴
    とするフリップチップ実装用基板の電極構造。
  2. 【請求項２】 前記凹部が長溝状に形成されたことを特
    徴とする請求項１記載のフリップチップ実装用基板の電
    極構造。
  3. 【請求項３】 前記凹部が平面視略十字形に形成された
    ことを特徴とする請求項１記載のフリップチップ実装用
    基板の電極構造。
  4. 【請求項４】 フリップチップ実装用基板上に設けられ
    たランドと、前記ランド上に被着されたハンダ層とから
    なる電極パッドの構造において、 前記ランドを複数に分割して、この分割されたランド間
    に所定深さの凹部を設けたことを特徴とするフリップチ
    ップ実装用基板の電極構造。
JP32234992A 1992-11-06 1992-11-06 フリップチップ実装用基板の電極構造 Expired - Fee Related JP3246010B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32234992A JP3246010B2 (ja) 1992-11-06 1992-11-06 フリップチップ実装用基板の電極構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32234992A JP3246010B2 (ja) 1992-11-06 1992-11-06 フリップチップ実装用基板の電極構造

Publications (2)

Publication Number Publication Date
JPH06151506A true JPH06151506A (ja) 1994-05-31
JP3246010B2 JP3246010B2 (ja) 2002-01-15

Family

ID=18142654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32234992A Expired - Fee Related JP3246010B2 (ja) 1992-11-06 1992-11-06 フリップチップ実装用基板の電極構造

Country Status (1)

Country Link
JP (1) JP3246010B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058205A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 회로기판 및 이를 이용한 반도체패키지
JP2002217236A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6498308B2 (en) 1999-04-02 2002-12-24 Oki Electric Industry Co., Ltd. Semiconductor module
KR100429134B1 (ko) * 2001-06-28 2004-04-28 동부전자 주식회사 볼 그리드 어레이 패키지의 볼 어태치를 위한 볼 평탄화 장치
JP2006210591A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006310477A (ja) * 2005-04-27 2006-11-09 Akita Denshi Systems:Kk 半導体装置及びその製造方法
JP2007324420A (ja) * 2006-06-01 2007-12-13 Tdk Corp セラミック基板及び複合配線基板、並びにそれらの製造方法
JP2008021751A (ja) * 2006-07-11 2008-01-31 National Institute Of Advanced Industrial & Technology 電極、半導体チップ、基板、半導体チップの電極接続構造、半導体モジュールおよびその製造方法
JP2009099637A (ja) * 2007-10-15 2009-05-07 Fujitsu Ltd 回路基板、半導体装置、および半導体装置の製造方法
JP2009238864A (ja) * 2008-03-26 2009-10-15 Hitachi Aic Inc チップ搭載用基板の製造方法
JP2011204941A (ja) * 2010-03-26 2011-10-13 Fujitsu Ltd 半導体素子実装用回路基板の製造方法および半導体素子実装用回路基板

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498308B2 (en) 1999-04-02 2002-12-24 Oki Electric Industry Co., Ltd. Semiconductor module
KR100789306B1 (ko) * 1999-04-02 2007-12-28 오끼 덴끼 고오교 가부시끼가이샤 반도체 모듈
KR20020058205A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 회로기판 및 이를 이용한 반도체패키지
JP4520052B2 (ja) * 2001-01-17 2010-08-04 パナソニック株式会社 半導体装置およびその製造方法
JP2002217236A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100429134B1 (ko) * 2001-06-28 2004-04-28 동부전자 주식회사 볼 그리드 어레이 패키지의 볼 어태치를 위한 볼 평탄화 장치
JP2006210591A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4573657B2 (ja) * 2005-01-27 2010-11-04 パナソニック株式会社 半導体装置及びその製造方法
JP2006310477A (ja) * 2005-04-27 2006-11-09 Akita Denshi Systems:Kk 半導体装置及びその製造方法
JP2007324420A (ja) * 2006-06-01 2007-12-13 Tdk Corp セラミック基板及び複合配線基板、並びにそれらの製造方法
JP4697600B2 (ja) * 2006-06-01 2011-06-08 Ｔｄｋ株式会社 複合配線基板の製造方法
JP2008021751A (ja) * 2006-07-11 2008-01-31 National Institute Of Advanced Industrial & Technology 電極、半導体チップ、基板、半導体チップの電極接続構造、半導体モジュールおよびその製造方法
JP2009099637A (ja) * 2007-10-15 2009-05-07 Fujitsu Ltd 回路基板、半導体装置、および半導体装置の製造方法
JP2009238864A (ja) * 2008-03-26 2009-10-15 Hitachi Aic Inc チップ搭載用基板の製造方法
JP2011204941A (ja) * 2010-03-26 2011-10-13 Fujitsu Ltd 半導体素子実装用回路基板の製造方法および半導体素子実装用回路基板

Also Published As

Publication number Publication date
JP3246010B2 (ja) 2002-01-15

Similar Documents

Publication Publication Date Title
US20150206833A1 (en) Wiring substrate having columnar protruding part
JP2000164618A (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
JPH06151506A (ja) フリップチップ実装用基板の電極構造
US6323434B1 (en) Circuit board and production method thereof
JPH11340277A (ja) 半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法
JPH11214819A (ja) 配線板及びその製造方法
JPH08111578A (ja) ボールグリッドアレイパッケージ実装用基板の製造方法
JPH11121524A (ja) 半導体装置
JPH11312759A (ja) フェイスダウンボンディング用基板またはプリント配線板もしくはフレキシブル配線板またはその基板の形設方法
JPH03218039A (ja) 半導体素子の実装方法
JP2003243455A (ja) テープ、その製造方法、半導体装置及びその製造方法
JPH03101142A (ja) 半導体装置の製造方法
JPH10313170A (ja) 配線基板
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JPH0547836A (ja) 半導体装置の実装構造
JPH0410635A (ja) フリップチップ実装方法
JPH1187605A (ja) 半導体装置及びその製造方法
JP3021509B2 (ja) 導電突起の形成方法
JP2003243447A (ja) 半導体素子の実装方法
JP2867547B2 (ja) 導電突起の形成方法
JP2806816B2 (ja) ボンディング装置およびこれを用いたボンディング方法
KR20020052570A (ko) 반도체패키지와 마더보드의 접속 구조 및 그 방법
JP4006321B2 (ja) 半導体素子の実装構造
JPH11317424A (ja) 半導体装置の実装方法および実装構造
JP2002353362A (ja) フリップチップ実装用基板のランド形成方法及びフリップチップ実装用基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees