JP3538179B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3538179B2 JP3538179B2 JP2001397447A JP2001397447A JP3538179B2 JP 3538179 B2 JP3538179 B2 JP 3538179B2 JP 2001397447 A JP2001397447 A JP 2001397447A JP 2001397447 A JP2001397447 A JP 2001397447A JP 3538179 B2 JP3538179 B2 JP 3538179B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- printed wiring
- wiring board
- semiconductor device
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、格子状に並べられ
た複数の外部端子を有するグリッドアレイ形の半導体装
置に関する。
た複数の外部端子を有するグリッドアレイ形の半導体装
置に関する。
【０００２】
【従来の技術】例えばポータブルコンピュータのような
電子機器に用いられる半導体装置は、高集積化、高性能
化の進展に伴い、その端子数が増大する傾向にある。こ
の端子数の増大に対応しつつ、高密度実装を実現し得る
半導体装置として、最近BGA(Ball Grid Array)パッケー
ジが注目されている。
電子機器に用いられる半導体装置は、高集積化、高性能
化の進展に伴い、その端子数が増大する傾向にある。こ
の端子数の増大に対応しつつ、高密度実装を実現し得る
半導体装置として、最近BGA(Ball Grid Array)パッケー
ジが注目されている。
【０００３】この種のBGAパッケージは、ICチップが実
装されたパッケージ基板を備えている。このパッケージ
基板は、ICチップとは反対側に位置された端子面を有
し、この端子面に多数の半田ボールが等ピッチで格子状
に並べられている。また、このBGAパッケージが実装さ
れるプリント配線板は、多数のパッドが等ピッチで格子
状に並べられた実装領域を有している。
装されたパッケージ基板を備えている。このパッケージ
基板は、ICチップとは反対側に位置された端子面を有
し、この端子面に多数の半田ボールが等ピッチで格子状
に並べられている。また、このBGAパッケージが実装さ
れるプリント配線板は、多数のパッドが等ピッチで格子
状に並べられた実装領域を有している。
【０００４】BGAパッケージは、半田ボールとパッドと
を位置合わせした後、プリント配線板上の実装領域に装
着される。そして、BGAパッケージが装着されたプリン
ト配線板は、リフロー炉に移され、このリフロー炉で加
熱処理される。これにより、半田ボールが溶融してパッ
ドに半田付けされ、BGAパッケージとプリント配線板と
が電気的に導通されるようになっている。
を位置合わせした後、プリント配線板上の実装領域に装
着される。そして、BGAパッケージが装着されたプリン
ト配線板は、リフロー炉に移され、このリフロー炉で加
熱処理される。これにより、半田ボールが溶融してパッ
ドに半田付けされ、BGAパッケージとプリント配線板と
が電気的に導通されるようになっている。
【０００５】
【発明が解決しようとする課題】ところで、BGAパッケ
ージをプリント配線板に実装した状態では、一般にパッ
ケージ基板とプリント配線板との間のスペースが０．４
mm〜０．５mmと小さく、しかも、半田ボールとパッドと
の接合部分がパッケージ基板とプリント配線板との間に
位置される。そのため、半田ボールとパッドとの接合部
分を外から見ることができず、これら半田ボールとパッ
ドとの接合状態を検査することが困難となっている。
ージをプリント配線板に実装した状態では、一般にパッ
ケージ基板とプリント配線板との間のスペースが０．４
mm〜０．５mmと小さく、しかも、半田ボールとパッドと
の接合部分がパッケージ基板とプリント配線板との間に
位置される。そのため、半田ボールとパッドとの接合部
分を外から見ることができず、これら半田ボールとパッ
ドとの接合状態を検査することが困難となっている。
【０００６】具体的には、半田ブリッジのような明確な
半田付け不良は、X線等を用いることである程度まで検
出可能ではあるが、パッド又は半田ボールの微小な剥離
等に起因する不良については、検出することができな
い。加えて、パッケージ基板とプリント配線板との間の
スペースが狭いために、このスペースにテスタのプロー
ブを挿入することができない。このため、たとえパッケ
ージ基板の端子面に各半田ボールに電気的に接続された
多数の配線パターンを露出させたとしても、これら配線
パターンにプローブを接触させることができず、電気的
な接続が正常であるか否かを確認することができない。
半田付け不良は、X線等を用いることである程度まで検
出可能ではあるが、パッド又は半田ボールの微小な剥離
等に起因する不良については、検出することができな
い。加えて、パッケージ基板とプリント配線板との間の
スペースが狭いために、このスペースにテスタのプロー
ブを挿入することができない。このため、たとえパッケ
ージ基板の端子面に各半田ボールに電気的に接続された
多数の配線パターンを露出させたとしても、これら配線
パターンにプローブを接触させることができず、電気的
な接続が正常であるか否かを確認することができない。
【０００７】さらに、BGAパッケージの半田付け後に行
われる電気的な機能確認テストで不良が見つかったとし
ても、この不良がBGAパッケージそのものの不良か、あ
るいは実装時の半田付け不良によるものか否かを見極め
ることができないことがあり、この点において改善の余
地が残されている。
われる電気的な機能確認テストで不良が見つかったとし
ても、この不良がBGAパッケージそのものの不良か、あ
るいは実装時の半田付け不良によるものか否かを見極め
ることができないことがあり、この点において改善の余
地が残されている。
【０００８】本発明の目的は、プリント配線板に実装し
たままの状態で、電気的な接続不良の原因を特定するこ
とができ、実装の信頼性を高めることができる半導体装
置を得ることにある。
たままの状態で、電気的な接続不良の原因を特定するこ
とができ、実装の信頼性を高めることができる半導体装
置を得ることにある。
【０００９】
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明の一つの形態に係る半導体装置は、複数のパ
ッドを有するプリント配線板と向かい合う端子面と、こ
の端子面の外周縁から上記プリント配線板とは反対側に
延びる複数の周面とを有するベースと、上記ベースに搭
載されたICチップと、上記ベースの端子面に格子状に並
べて配置され、上記ICチップに電気的に接続されるとと
もに、上記プリント配線板のパッドに接合される複数の
外部端子と、上記外部端子に電気的に接続され、上記ベ
ースの端子面から周面に導かれた引き出し部を有する複
数の配線と、上記配線の少なくとも引き出し部を覆うレ
ジストと、を具備している。上記レジストは、上記引き
出し部の一部を上記ベースの周囲に露出させる開口部を
有し、この開口部と向かい合う上記引き出し部の一部
は、テスタのプローブが接続される電極部を構成してい
ることを特徴としている。
め、本発明の一つの形態に係る半導体装置は、複数のパ
ッドを有するプリント配線板と向かい合う端子面と、こ
の端子面の外周縁から上記プリント配線板とは反対側に
延びる複数の周面とを有するベースと、上記ベースに搭
載されたICチップと、上記ベースの端子面に格子状に並
べて配置され、上記ICチップに電気的に接続されるとと
もに、上記プリント配線板のパッドに接合される複数の
外部端子と、上記外部端子に電気的に接続され、上記ベ
ースの端子面から周面に導かれた引き出し部を有する複
数の配線と、上記配線の少なくとも引き出し部を覆うレ
ジストと、を具備している。上記レジストは、上記引き
出し部の一部を上記ベースの周囲に露出させる開口部を
有し、この開口部と向かい合う上記引き出し部の一部
は、テスタのプローブが接続される電極部を構成してい
ることを特徴としている。
【００１１】
【００１２】このような構成によれば、ベースの周面に
外部端子に電気的に接続された電極部が配置されてい
る。そのため、半導体装置の電極部がプリント配線板と
の対向部を外れた位置に広く露出し、この電極部にテス
タのプローブを容易に接触させることができる。よっ
て、半導体装置が実装されるプリント配線板に各パッド
に電気的に接続された検査用パッドを配置することで、
これら検査用パッドと電極部の双方にプローブを当てる
ことができ、オープン不良やショート不良の有無を電気
的に確認することができる。
外部端子に電気的に接続された電極部が配置されてい
る。そのため、半導体装置の電極部がプリント配線板と
の対向部を外れた位置に広く露出し、この電極部にテス
タのプローブを容易に接触させることができる。よっ
て、半導体装置が実装されるプリント配線板に各パッド
に電気的に接続された検査用パッドを配置することで、
これら検査用パッドと電極部の双方にプローブを当てる
ことができ、オープン不良やショート不良の有無を電気
的に確認することができる。
【００１３】したがって、半導体装置をプリント配線板
に実装したままの状態で、半導体装置の内部に生じた不
良か、あるいはプリント配線板に半導体装置を実装した
時に生じた実装不良か否かを容易に見極めることができ
る。
に実装したままの状態で、半導体装置の内部に生じた不
良か、あるいはプリント配線板に半導体装置を実装した
時に生じた実装不良か否かを容易に見極めることができ
る。
【００１４】
【００１５】
【００１６】
【発明の実施の形態】以下本発明の第１の実施の形態
を、図１ないし図５にもとづいて説明する。
を、図１ないし図５にもとづいて説明する。
【００１７】図１は、例えばポータブルコンピュータの
ような電子機器に用いられる回路モジュール１を開示し
ている。回路モジュール１は、半導体装置としてのBGA
パッケージ２と、このBGAパッケージ２が実装されたプ
リント配線板３とで構成されている。
ような電子機器に用いられる回路モジュール１を開示し
ている。回路モジュール１は、半導体装置としてのBGA
パッケージ２と、このBGAパッケージ２が実装されたプ
リント配線板３とで構成されている。
【００１８】図１および図３に示すように、BGAパッケ
ージ２は、パッケージ基板４を備えている。パッケージ
基板４は、複数の配線層５と合成樹脂製の絶縁層６とを
交互に積層してなる多層構造をなすとともに、互いに直
交し合う四つの縁部を有する正方形状をなしている。
ージ２は、パッケージ基板４を備えている。パッケージ
基板４は、複数の配線層５と合成樹脂製の絶縁層６とを
交互に積層してなる多層構造をなすとともに、互いに直
交し合う四つの縁部を有する正方形状をなしている。
【００１９】このパッケージ基板４は、表面４ａと、端
子面としての裏面４ｂとを有している。パッケージ基板
４の裏面４ｂは、表面４ａとは反対側に位置されてお
り、この裏面４ｂに多数のランド７が等ピッチで格子状
に並べて配置されている。そして、各ランド７に外部端
子としての半田ボール８が半田付けされており、これら
半田ボール８は、パッケージ基板４の裏面４ｂにおいて
格子状に並んでいる。
子面としての裏面４ｂとを有している。パッケージ基板
４の裏面４ｂは、表面４ａとは反対側に位置されてお
り、この裏面４ｂに多数のランド７が等ピッチで格子状
に並べて配置されている。そして、各ランド７に外部端
子としての半田ボール８が半田付けされており、これら
半田ボール８は、パッケージ基板４の裏面４ｂにおいて
格子状に並んでいる。
【００２０】パッケージ基板４の表面４ａの中央部にIC
チップ１０が実装されている。ICチップ１０は、パッケ
ージ基板４の表面４ａに位置する配線層５によって取り
囲まれている。ICチップ１０の多数の電極（図示せず）
は、表面４ａの配線層５にワイヤ１１を介して電気的に
接続されている。パッケージ基板４の表面４ａの配線層
５は、パッケージ基板４に形成されたスルーホール１２
（図３に示す）や図示しないビアを介して上記ランド７
に電気的に接続されている。
チップ１０が実装されている。ICチップ１０は、パッケ
ージ基板４の表面４ａに位置する配線層５によって取り
囲まれている。ICチップ１０の多数の電極（図示せず）
は、表面４ａの配線層５にワイヤ１１を介して電気的に
接続されている。パッケージ基板４の表面４ａの配線層
５は、パッケージ基板４に形成されたスルーホール１２
（図３に示す）や図示しないビアを介して上記ランド７
に電気的に接続されている。
【００２１】パッケージ基板４の表面４ａは、ICチップ
１０と共に合成樹脂製のモールド材１３で覆われてい
る。モールド材１３は、パッケージ基板４と一体化され
ている。これらパッケージ基板４およびモールド材１３
は、BGAパッケージ２の外郭となる偏平なベース１４を
構成している。このベース１４は、パッケージ基板４の
裏面４ｂと反対側に位置された平坦な外表面１５と、パ
ッケージ基板４の裏面４ｂの外周縁から外表面１５に向
けて延びる四つの周面１６とを有している。これら周面
１６は、BGAパッケージ２の周囲に露出されている。
１０と共に合成樹脂製のモールド材１３で覆われてい
る。モールド材１３は、パッケージ基板４と一体化され
ている。これらパッケージ基板４およびモールド材１３
は、BGAパッケージ２の外郭となる偏平なベース１４を
構成している。このベース１４は、パッケージ基板４の
裏面４ｂと反対側に位置された平坦な外表面１５と、パ
ッケージ基板４の裏面４ｂの外周縁から外表面１５に向
けて延びる四つの周面１６とを有している。これら周面
１６は、BGAパッケージ２の周囲に露出されている。
【００２２】図１ないし図３に示すように、パッケージ
基板４は、その四つの縁部に連なる薄肉配線部１８を有
している。薄肉配線部１８は、パッケージ基板４よりも
遥かに薄く形成されており、一般的なフレキシブル配線
板と同等の柔軟性を有している。薄肉配線部１８は、パ
ッケージ基板４と一体化されており、このパッケージ基
板４の裏面４ｂに連なる延出面１９を有している。
基板４は、その四つの縁部に連なる薄肉配線部１８を有
している。薄肉配線部１８は、パッケージ基板４よりも
遥かに薄く形成されており、一般的なフレキシブル配線
板と同等の柔軟性を有している。薄肉配線部１８は、パ
ッケージ基板４と一体化されており、このパッケージ基
板４の裏面４ｂに連なる延出面１９を有している。
【００２３】図２および図３に示すように、パッケージ
基板４の裏面４ｂには、多数の配線２０が積層されてい
る。配線２０は、夫々パッケージ基板４のランド７に電
気的に接続されている。これら配線２０は、隣り合うラ
ンド７の間を通して配線されているとともに、最外周に
位置されたランド７の間からパッケージ基板４の縁部に
向けて引き出されている。そして、各配線２０は、薄肉
配線部１８の延出面１９に達するように延長された引き
出し部２１を有している。
基板４の裏面４ｂには、多数の配線２０が積層されてい
る。配線２０は、夫々パッケージ基板４のランド７に電
気的に接続されている。これら配線２０は、隣り合うラ
ンド７の間を通して配線されているとともに、最外周に
位置されたランド７の間からパッケージ基板４の縁部に
向けて引き出されている。そして、各配線２０は、薄肉
配線部１８の延出面１９に達するように延長された引き
出し部２１を有している。
【００２４】パッケージ基板４の薄肉配線部１８は、上
記ベース１４の周面１６に重なり合うように折り返され
ている。薄肉配線部１８は、接着剤２２を介して周面１
６に貼り付けられており、このことにより、配線２０の
引き出し部２１がパッケージ基板４の裏面４ｂからベー
ス１４の周面１６に導かれている。したがって、配線２
０の引き出し部２１は、ベース１４の周面１６におい
て、このベース１４の外表面１５に向けて真っ直ぐに延
びているとともに、互いに間隔を存して平行に配置され
ている。
記ベース１４の周面１６に重なり合うように折り返され
ている。薄肉配線部１８は、接着剤２２を介して周面１
６に貼り付けられており、このことにより、配線２０の
引き出し部２１がパッケージ基板４の裏面４ｂからベー
ス１４の周面１６に導かれている。したがって、配線２
０の引き出し部２１は、ベース１４の周面１６におい
て、このベース１４の外表面１５に向けて真っ直ぐに延
びているとともに、互いに間隔を存して平行に配置され
ている。
【００２５】パッケージ基板４の裏面４ｂおよび配線２
０は、レジスト２３によって覆われている。レジスト２
３は、パッケージ基板４の薄肉配線部１８を連続して覆
うように、ベース１４の周面１６まで延長されており、
このレジスト２３の延長部分２３ａに開口部２４が形成
されている。開口部２４は、配線２０の引き出し部２１
の一部と向かい合っており、この引き出し部２１の一部
は、BGAパッケージ２の外周囲に露出された電極部２５
を構成している。そのため、電極部２５にテスタのプロ
ーブ２６を当てることで、BGAパッケージ２の電気的な
機能確認テストが行われるようになっている。
０は、レジスト２３によって覆われている。レジスト２
３は、パッケージ基板４の薄肉配線部１８を連続して覆
うように、ベース１４の周面１６まで延長されており、
このレジスト２３の延長部分２３ａに開口部２４が形成
されている。開口部２４は、配線２０の引き出し部２１
の一部と向かい合っており、この引き出し部２１の一部
は、BGAパッケージ２の外周囲に露出された電極部２５
を構成している。そのため、電極部２５にテスタのプロ
ーブ２６を当てることで、BGAパッケージ２の電気的な
機能確認テストが行われるようになっている。
【００２６】上記プリント配線板３は、その表面にBGA
パッケージ２が実装される実装領域２８を有している。
実装領域２８は、上記パッケージ基板４の大きさに対応
するような四角形状をなしており、この実装領域２８に
多数のパッド２９が配置されている。パッド２９は、BG
Aパッケージ２の半田ボール８に対応するように格子状
に並べて配置されている。
パッケージ２が実装される実装領域２８を有している。
実装領域２８は、上記パッケージ基板４の大きさに対応
するような四角形状をなしており、この実装領域２８に
多数のパッド２９が配置されている。パッド２９は、BG
Aパッケージ２の半田ボール８に対応するように格子状
に並べて配置されている。
【００２７】また、プリント配線板２は、その表面に多
数の検査用パッド３０を有している。検査用パッド３０
は、上記テスタのプローブ２６を当てるためのものであ
り、実装領域２８を外側から取り囲むように並べられて
いる。検査用パッド３０は、個々のパッド２９に電気的
に接続されており、これら検査用パッド３０の数は、上
記プリント配線板２のパッド２９の数と一致している。
数の検査用パッド３０を有している。検査用パッド３０
は、上記テスタのプローブ２６を当てるためのものであ
り、実装領域２８を外側から取り囲むように並べられて
いる。検査用パッド３０は、個々のパッド２９に電気的
に接続されており、これら検査用パッド３０の数は、上
記プリント配線板２のパッド２９の数と一致している。
【００２８】BGAパッケージ２は、半田ボール８とプリ
ント配線板３のパッド２９とを位置合わせした後、この
プリント配線板３上の実装領域２８に装着される。そし
て、BGAパッケージ２は、プリント配線板３と共にリフ
ロー炉に移され、このリフロー炉で加熱される。この加
熱により半田ボール８が溶融してパッド２９に半田付け
され、BGAパッケージ２とプリント配線板３とが電気的
に導通される。
ント配線板３のパッド２９とを位置合わせした後、この
プリント配線板３上の実装領域２８に装着される。そし
て、BGAパッケージ２は、プリント配線板３と共にリフ
ロー炉に移され、このリフロー炉で加熱される。この加
熱により半田ボール８が溶融してパッド２９に半田付け
され、BGAパッケージ２とプリント配線板３とが電気的
に導通される。
【００２９】次に、上記BGAパッケージ２を製造する手
順について、図４および図５を加えて説明する。
順について、図４および図５を加えて説明する。
【００３０】まず、パッケージ基板４の基礎となる多層
構造のベース基板３１を準備する。このベース基板３１
の表面には、配線層５が形成されているとともに、例え
ば四つのICチップ１０が実装されている。これらICチッ
プ１０は、図４に見られるように、正方形の四つの角部
に対応するような位置関係を保って配置されている。各
ICチップ１０の電極は、ワイヤ１１を介して配線層５に
ワイヤーボンディグされている。
構造のベース基板３１を準備する。このベース基板３１
の表面には、配線層５が形成されているとともに、例え
ば四つのICチップ１０が実装されている。これらICチッ
プ１０は、図４に見られるように、正方形の四つの角部
に対応するような位置関係を保って配置されている。各
ICチップ１０の電極は、ワイヤ１１を介して配線層５に
ワイヤーボンディグされている。
【００３１】また、ベース基板３１の裏面には、多数の
ランド７やこれらランド７に電気的に接続された配線２
０が形成されている。これら配線２０は、隣り合うICチ
ップ１０やベース基板３１の外周縁部に向けて延びる引
き出し部２１を有している。さらに、配線２０は、ベー
ス基板３１の裏面と共にレジスト２３によって覆われて
おり、このレジスト２３に予め配線２０の引き出し部２
１を露出させるための開口部２４が形成されている。
ランド７やこれらランド７に電気的に接続された配線２
０が形成されている。これら配線２０は、隣り合うICチ
ップ１０やベース基板３１の外周縁部に向けて延びる引
き出し部２１を有している。さらに、配線２０は、ベー
ス基板３１の裏面と共にレジスト２３によって覆われて
おり、このレジスト２３に予め配線２０の引き出し部２
１を露出させるための開口部２４が形成されている。
【００３２】次に、ベース基板３１の表面をモールド材
１３によって全面的に覆うとともに、ベース基板３１の
裏面のランド７に半田ボール８を搭載する。このことに
より、四つのICチップ１０が夫々半田ボール８に電気的
に接続されたチップ集合体３２が形成される。
１３によって全面的に覆うとともに、ベース基板３１の
裏面のランド７に半田ボール８を搭載する。このことに
より、四つのICチップ１０が夫々半田ボール８に電気的
に接続されたチップ集合体３２が形成される。
【００３３】次に、チップ集合体３２をダイシング装置
に装着する。このダイシング装置は、チップ集合体３２
から四つのBGAパッケージ２を切り出すためのものであ
り、標準的なLSIチップの製造工程において広く用いら
れている。
に装着する。このダイシング装置は、チップ集合体３２
から四つのBGAパッケージ２を切り出すためのものであ
り、標準的なLSIチップの製造工程において広く用いら
れている。
【００３４】BGAパッケージ２の切り出しに当っては、
高速回転する第１および第２のブレード３３，３４が用
いられる。まず最初に、図５の（Ｂ）に見られるよう
に、幅の広い第１のブレード３３を用いてチップ集合体
３２の表面を切削する。第１のブレード３３は、チップ
集合体３２の表面の外周縁部および隣り合うICチップ１
０の間に定められた十字状の切断線Cに沿って移動し、
モールド材１３を完全に削り取るとともに、ベース基板
３１をその裏面の近くまで切削する。
高速回転する第１および第２のブレード３３，３４が用
いられる。まず最初に、図５の（Ｂ）に見られるよう
に、幅の広い第１のブレード３３を用いてチップ集合体
３２の表面を切削する。第１のブレード３３は、チップ
集合体３２の表面の外周縁部および隣り合うICチップ１
０の間に定められた十字状の切断線Cに沿って移動し、
モールド材１３を完全に削り取るとともに、ベース基板
３１をその裏面の近くまで切削する。
【００３５】これにより、チップ集合体３２の表面の外
周縁部および切断線Cの上に溝３６が形成され、この溝
３６の深さ分だけベース基板３１の肉厚が減じられる。
したがって、チップ集合体３２の外周縁部および切断線
Cに対応する位置に柔軟な肉厚減少部３７が形成され
る。
周縁部および切断線Cの上に溝３６が形成され、この溝
３６の深さ分だけベース基板３１の肉厚が減じられる。
したがって、チップ集合体３２の外周縁部および切断線
Cに対応する位置に柔軟な肉厚減少部３７が形成され
る。
【００３６】この後、第１のブレード３３よりも幅の狭
い第２のブレード３４を溝３６の内側に挿入する。この
第２のブレード３４は、切断線Cに沿って移動し、上記
肉厚減少部３７を中央部で切断する。これにより、チッ
プ集合体３２から四つのBGAパッケージ２が切り出され
るとともに、上記肉厚減少部３７が各BGAパッケージ２
のパッケージ基板４の四つの縁部に連なる薄肉配線部１
８として残る。
い第２のブレード３４を溝３６の内側に挿入する。この
第２のブレード３４は、切断線Cに沿って移動し、上記
肉厚減少部３７を中央部で切断する。これにより、チッ
プ集合体３２から四つのBGAパッケージ２が切り出され
るとともに、上記肉厚減少部３７が各BGAパッケージ２
のパッケージ基板４の四つの縁部に連なる薄肉配線部１
８として残る。
【００３７】最後に、図５の（Ｃ）に矢印で示すよう
に、薄肉配線部１８を直角に折り返し、接着剤２２を用
いてベース１４の周面１６に貼り付ける。このことによ
り、薄肉配線部１８の延出面１９に導かれた配線２０の
引き出し部２１がベース１４の周面１６に位置され、こ
の引き出し部２１の電極部２５が開口部２４を通じてBG
Aパッケージ２の外周囲に露出される。
に、薄肉配線部１８を直角に折り返し、接着剤２２を用
いてベース１４の周面１６に貼り付ける。このことによ
り、薄肉配線部１８の延出面１９に導かれた配線２０の
引き出し部２１がベース１４の周面１６に位置され、こ
の引き出し部２１の電極部２５が開口部２４を通じてBG
Aパッケージ２の外周囲に露出される。
【００３８】このような第１の実施の形態によれば、プ
リント配線板３に半田付けされるBGAパッケージ２は、
そのパッケージ基板４の裏面４ｂにランド７に電気的に
接続された配線２０を有し、これら配線２０の引き出し
部２１がベース１４の周面１６に導かれている。そのた
め、配線２０の引き出し部２１がプリント配線板３との
対向部を外れた位置に広く露出されることになり、各引
き出し部２１の電極部２５にプローブ２６を容易に接触
させることができる。
リント配線板３に半田付けされるBGAパッケージ２は、
そのパッケージ基板４の裏面４ｂにランド７に電気的に
接続された配線２０を有し、これら配線２０の引き出し
部２１がベース１４の周面１６に導かれている。そのた
め、配線２０の引き出し部２１がプリント配線板３との
対向部を外れた位置に広く露出されることになり、各引
き出し部２１の電極部２５にプローブ２６を容易に接触
させることができる。
【００３９】したがって、引き出し部２１の電極部２５
とプリント配線板３の検査用パッド３０に夫々テスタの
プローブ２６を当てることで、オープン不良やショート
不良の有無を電気的に確認することができる。
とプリント配線板３の検査用パッド３０に夫々テスタの
プローブ２６を当てることで、オープン不良やショート
不良の有無を電気的に確認することができる。
【００４０】この結果、BGAパッケージ２をプリント配
線板３に実装した後に行われる電気的な機能確認テスト
で不良が見つかった場合に、BGAパッケージ２をプリン
ト配線板３に実装したままの状態で、BGAパッケージ２
の内部に生じた不良かBGAパッケージ２をプリント配線
板３に実装した時に生じた実装不良であるか否かを確実
に見極めることができる。よって、不良の原因に促した
対応が可能となるとともに、BGAパッケージ２の実装の
信頼性を高めることができる。
線板３に実装した後に行われる電気的な機能確認テスト
で不良が見つかった場合に、BGAパッケージ２をプリン
ト配線板３に実装したままの状態で、BGAパッケージ２
の内部に生じた不良かBGAパッケージ２をプリント配線
板３に実装した時に生じた実装不良であるか否かを確実
に見極めることができる。よって、不良の原因に促した
対応が可能となるとともに、BGAパッケージ２の実装の
信頼性を高めることができる。
【００４１】加えて、上記BGAパッケージ２の製造方法
によれば、標準的なダイシング装置を利用してベース基
板３１切削加工を施すことができ、ベース１４の外周部
に柔軟な薄肉配線部１８を形成する際に、専用の加工装
置を必要としない。しかも、薄肉配線部１８はフレキシ
ブル配線板と同等の柔軟性が確保されているので、この
薄肉配線部１８をベース１４の周面１６に重なり合うよ
うに折り返すことで、パッケージ基板４の裏面４ｂを外
れたベース１４の周面１６に配線２０の電極部２５を簡
単に露出させることができる。
によれば、標準的なダイシング装置を利用してベース基
板３１切削加工を施すことができ、ベース１４の外周部
に柔軟な薄肉配線部１８を形成する際に、専用の加工装
置を必要としない。しかも、薄肉配線部１８はフレキシ
ブル配線板と同等の柔軟性が確保されているので、この
薄肉配線部１８をベース１４の周面１６に重なり合うよ
うに折り返すことで、パッケージ基板４の裏面４ｂを外
れたベース１４の周面１６に配線２０の電極部２５を簡
単に露出させることができる。
【００４２】したがって、上記のようにオープン不良や
ショート不良の有無を電気的に確認できるBGAパッケー
ジ２を容易に製造することができ、このBGAパッケージ
２の製造コストを低減できるといった利点がある。
ショート不良の有無を電気的に確認できるBGAパッケー
ジ２を容易に製造することができ、このBGAパッケージ
２の製造コストを低減できるといった利点がある。
【００４３】なお、本発明は上記第１の実施の形態に特
定されるものではなく、図６に本発明の第２の実施の形
態を示す。
定されるものではなく、図６に本発明の第２の実施の形
態を示す。
【００４４】この第２の実施の形態によると、薄肉配線
部１８において隣り合う配線２０の引き出し部２１は、
パッケージ基板４の裏面４ｂからの引き出し長さが互い
に相違している。このため、レジスト２３の開口部２４
から露出される電極部２５は、その形状が電極部２５の
配列方向に沿って交互に異なっている。
部１８において隣り合う配線２０の引き出し部２１は、
パッケージ基板４の裏面４ｂからの引き出し長さが互い
に相違している。このため、レジスト２３の開口部２４
から露出される電極部２５は、その形状が電極部２５の
配列方向に沿って交互に異なっている。
【００４５】このような構成によれば、電極部２５にプ
ローブ２６を当てる際に、接続すべき電極部２５の位置
を容易に認識することができる。そのため、電極部２５
にプローブを当てる作業を容易に行なうことができ、電
気的な不良の原因を見極める際の作業性が良好となる。
ローブ２６を当てる際に、接続すべき電極部２５の位置
を容易に認識することができる。そのため、電極部２５
にプローブを当てる作業を容易に行なうことができ、電
気的な不良の原因を見極める際の作業性が良好となる。
【００４６】さらに、図７は本発明の第３の実施の形態
を開示している。
を開示している。
【００４７】この第３の実施の形態によると、パッケー
ジ基板４の薄肉配線部１８は、ベース１４の外表面１５
に重なるように延出された延出部４１を有している。こ
の延出部４１は、接着剤２２を介して外表面１５に貼り
付けられている。また、配線２０の引き出し部２１は、
薄肉配線部１８の延出部４１に達するように延長された
延長部４２を有している。この延長部４２は、レジスト
２３によって覆われているとともに、このレジスト２３
のうちベース１４の外表面１５に回り込む部分に開口部
２４が形成されている。
ジ基板４の薄肉配線部１８は、ベース１４の外表面１５
に重なるように延出された延出部４１を有している。こ
の延出部４１は、接着剤２２を介して外表面１５に貼り
付けられている。また、配線２０の引き出し部２１は、
薄肉配線部１８の延出部４１に達するように延長された
延長部４２を有している。この延長部４２は、レジスト
２３によって覆われているとともに、このレジスト２３
のうちベース１４の外表面１５に回り込む部分に開口部
２４が形成されている。
【００４８】そのため、各配線２０の電極部２５は、ベ
ース１４の外表面１５の上に位置されている。
ース１４の外表面１５の上に位置されている。
【００４９】このような構成によれば、BGAパッケージ
２のランド７に電気的に接続された配線２０の電極部２
５は、プリント配線板３とは反対側に向けて露出されて
いる。このため、BGAパッケージ２の周囲に他の回路部
品が近接して配置されている場合でも、配線２０の電極
部２５にプリント配線板３と向かい合う側からテスタの
プローブ２６を接触させることができる。よって、BGA
パッケージ２の周囲に位置する他の回路部品に影響され
ることなく、電気的な不良の原因を見極める作業を行な
うことができる。
２のランド７に電気的に接続された配線２０の電極部２
５は、プリント配線板３とは反対側に向けて露出されて
いる。このため、BGAパッケージ２の周囲に他の回路部
品が近接して配置されている場合でも、配線２０の電極
部２５にプリント配線板３と向かい合う側からテスタの
プローブ２６を接触させることができる。よって、BGA
パッケージ２の周囲に位置する他の回路部品に影響され
ることなく、電気的な不良の原因を見極める作業を行な
うことができる。
【００５０】なお、上記実施の形態においては、半導体
パッケージの外部端子として半田ボールを用いたが、こ
の半田ボールの代わりに断面円形あるいは断面角形の半
田柱を用いても良いとともに、上記半田ボールを省略し
てランドそのものを外部端子として利用しても良い。
パッケージの外部端子として半田ボールを用いたが、こ
の半田ボールの代わりに断面円形あるいは断面角形の半
田柱を用いても良いとともに、上記半田ボールを省略し
てランドそのものを外部端子として利用しても良い。
【００５１】また、実装領域の最外周に位置するパッド
と半田ボールとの接合状態は外から認識が可能であるか
ら、プリント配線板に設置する検査用パッドは、全ての
パッドに対応させる必要はなく、少なくとも実装領域の
最外周に位置するパッドよりも内側に位置されたパッド
に対応するものであれば良い。
と半田ボールとの接合状態は外から認識が可能であるか
ら、プリント配線板に設置する検査用パッドは、全ての
パッドに対応させる必要はなく、少なくとも実装領域の
最外周に位置するパッドよりも内側に位置されたパッド
に対応するものであれば良い。
【００５２】
【発明の効果】以上詳述した本発明によれば、半導体装
置をプリント配線板に実装したままの状態で、半導体装
置の内部に生じた不良か半導体装置をプリント配線板に
実装した時に生じた実装不良か否かを見極めることがで
きる。したがって、不良の原因に促した対応が可能とな
るとともに、半導体装置の実装の信頼性を高めることが
できる。
置をプリント配線板に実装したままの状態で、半導体装
置の内部に生じた不良か半導体装置をプリント配線板に
実装した時に生じた実装不良か否かを見極めることがで
きる。したがって、不良の原因に促した対応が可能とな
るとともに、半導体装置の実装の信頼性を高めることが
できる。
【００５３】
【図１】（Ａ）は、プリント配線板にBGA形の半導体パ
ッケージを半田付けした回路モジュールの断面図。
（Ｂ）は、ベースの周面に配線の電極部が一列に並べて
露出された状態を示す回路モジュールの断面図。
ッケージを半田付けした回路モジュールの断面図。
（Ｂ）は、ベースの周面に配線の電極部が一列に並べて
露出された状態を示す回路モジュールの断面図。
【図２】ランドに電気的に接続された配線の引き出し経
路を示す半導体パッケージの平面図。
路を示す半導体パッケージの平面図。
【図３】図１の（Ａ）のX部を拡大して示す断面図。
【図４】ベース基板に複数のICチップが実装されたチッ
プ集合体の平面図。
プ集合体の平面図。
【図５】半導体パッケージの製造過程を順を追って示す
断面図。
断面図。
【図６】本発明の第２の実施の形態に係る回路モジュー
ルの断面図。
ルの断面図。
【図７】本発明の第３の実施の形態に係る回路モジュー
ルの断面図。
ルの断面図。
【符号の説明】２…半導体装置（半導体パッケージ）、３…プリント配
線板、４ｂ…端子面（裏面）、８…外部端子、１０… IC
チップ、１４…ベース、１５…外表面、１６…周面、２
０…配線、２１…引き出し部、２３…レジスト、２４…
開口部、２５…電極部、２９…パッド、４２…延長部。
線板、４ｂ…端子面（裏面）、８…外部端子、１０… IC
チップ、１４…ベース、１５…外表面、１６…周面、２
０…配線、２１…引き出し部、２３…レジスト、２４…
開口部、２５…電極部、２９…パッド、４２…延長部。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
Claims (3)
- 【請求項１】 格子状に並べて配置された複数のパッド
を有するプリント配線板に搭載可能な半導体装置であっ
て、 上記プリント配線板と向かい合う端子面と、この端子面
の外周縁から上記プリント配線板とは反対側に延びる複
数の周面とを有するベースと、 上記ベースに搭載されたICチップと、 上記ベースの端子面に格子状に並べて配置され、上記IC
チップに電気的に接続されるとともに、上記プリント配
線板のパッドに接合される複数の外部端子と、上記外部端子に電気的に接続され、上記ベースの端子面
から周面に導かれた引き出し部を有する複数の配線と、 上記配線の少なくとも引き出し部を覆うレジストと、を
具備し、 上記レジストは、上記引き出し部の一部を上記ベースの
周囲に露出させる開口部を有し、この開口部と向かい合
う上記引き出し部の一部は、テスタのプローブが接続さ
れる電極部を構成していること を特徴とする半導体装
置。 - 【請求項２】 請求項１の記載において、上記複数の配
線の引き出し部は、上記ベースの周面において互いに間
隔を存して並んでいることを特徴とする半導体装置。 - 【請求項３】 格子状に並べて配置された複数のパッド
を有するプリント配線板に搭載可能な半導体装置であっ
て、 上記プリント配線板と向かい合う端子面と、この端子面
の反対側に位置する外表面と、上記端子面の外周縁から
上記外表面に向けて延びる複数の周面とを有するベース
と、 上記ベースに搭載された IC チップと、 上記ベースの端子面に格子状に並べて配置され、上記 IC
チップに電気的に接続されるとともに、上記プリント配
線板のパッドに接合される複数の外部端子と、 上記外部端子に電気的に接続され、上記ベースの端子面
から周面に導かれた引き出し部と、この引き出し部から
上記ベースの外表面に回り込むように延長された延長部
とを有する複数の配線と、 上記配線の引き出し部および延長部を覆うレジストと、
を具備し、 上記レジストは、上記延長部の一部を上記ベースの外表
面の上に露出させる開口部を有し、この開口部と向かい
合う上記延長部の一部は、テスタのプローブが接続され
る電極部を構成していること を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001397447A JP3538179B2 (ja) | 2001-12-27 | 2001-12-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001397447A JP3538179B2 (ja) | 2001-12-27 | 2001-12-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197819A JP2003197819A (ja) | 2003-07-11 |
| JP3538179B2 true JP3538179B2 (ja) | 2004-06-14 |
Family
ID=27603243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001397447A Expired - Fee Related JP3538179B2 (ja) | 2001-12-27 | 2001-12-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3538179B2 (ja) |
-
2001
- 2001-12-27 JP JP2001397447A patent/JP3538179B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003197819A (ja) | 2003-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6504104B2 (en) | Flexible wiring for the transformation of a substrate with edge contacts into a ball grid array | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JPH08111433A (ja) | 半導体装置及び半導体装置製造用テープ | |
| TW200938034A (en) | Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package | |
| JP3512169B2 (ja) | マルチチップ半導体モジュール及びその製造方法 | |
| JPH08330473A (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 | |
| JP2000294720A (ja) | 半導体集積回路パッケージ | |
| JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
| JPH05129366A (ja) | 集積回路用ｔａｂ実装構造 | |
| US10304767B2 (en) | Semiconductor device | |
| JP3927783B2 (ja) | 半導体部品 | |
| US11212912B1 (en) | Printed circuit board mesh routing to reduce solder ball joint failure during reflow | |
| JP3538179B2 (ja) | 半導体装置 | |
| JP2003229533A (ja) | 半導体装置とその製造方法 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JPH0917917A (ja) | 配線基板及び半導体装置 | |
| EP0413542A2 (en) | Direct mount semiconductor package | |
| JP2001358445A (ja) | 電子部品の実装構造 | |
| EP0551529B1 (en) | Method for replacing chips | |
| JP3895465B2 (ja) | 基板の実装方法、基板の実装構造 | |
| JP4579263B2 (ja) | マルチチップ積層基板及びマルチチップ積層実装構造 | |
| JPH10150065A (ja) | チップサイズパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20040130 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040318 |
|
| LAPS | Cancellation because of no payment of annual fees |