JP4579263B2 - マルチチップ積層基板及びマルチチップ積層実装構造 - Google Patents
マルチチップ積層基板及びマルチチップ積層実装構造 Download PDFInfo
- Publication number
- JP4579263B2 JP4579263B2 JP2007101475A JP2007101475A JP4579263B2 JP 4579263 B2 JP4579263 B2 JP 4579263B2 JP 2007101475 A JP2007101475 A JP 2007101475A JP 2007101475 A JP2007101475 A JP 2007101475A JP 4579263 B2 JP4579263 B2 JP 4579263B2
- Authority
- JP
- Japan
- Prior art keywords
- wire bonding
- fuse
- bonding finger
- chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
本発明のもう一つの目的は、マルチチップ積層基板とそれを使用するマルチチップ積層実装構造とその応用を提供し、それによって、封止作業の後にも、ヒューズを焼切ることができ、ボンディングワイヤを除去しなくても、修復を行えることに達する。
上記基板において、さらに絶縁層を含み、この絶縁層は複数の開口を具備し、それらの開口は第一ヒューズ、第二ヒューズ及び第三ヒューズに照準して第一ヒューズ、第二ヒューズ及び第三ヒューズを露出させる。
上記基板において、絶縁層は、コア基板(core substrate)にすることができ、基板の外表面に第一ヒューズ、第二ヒューズ及び第三ヒューズを露出させる。
上記基板において、第一ワイヤボンディングフィンガー、第二ワイヤボンディングフィンガー、トレース及びループ配線は基板の内表面に設置されることができ、さらに対外連結パッドを含み、この対外連結パッドは基板の外表面に設置されている。
上記基板において、ループ配線の外観は、ほぼ多辺形、円形と円弧形の周縁になる。
上記基板において、さらに第三ワイヤボンディングフィンガーを含み、この第三ワイヤボンディングフィンガーはループ配線と直列接続している。
図3と図4に示すように、基板200は少なくとも複数のフィンガーセットを含み、各フィンガーセットは第一ワイヤボンディングフィンガー211、第二ワイヤボンディングフィンガー212、トレース220及びループ配線230を備える。基板200は内表面201と外表面202を有し、内表面201上にダイアタッチエリア203を定義してこのダイアタッチエリア203には複数の積層チップ50、積層チップ60或はより多くを設置している。第一ワイヤボンディングフィンガー211と第二ワイヤボンディングフィンガー212はお互いに接近してダイアタッチエリア203に隣接し、基板200の内表面201に設置される。図4に示すように、トレース220は電気伝送用として基板200の内表面201に設置される。本実施例では、基板200はさらに基板200の外表面202に設置される対外連結パッド250を含み、この対外連結パッド250は細長い形状のゴルドフィンガー(gold finger)にしてもよく、半導体製品のメモリカードに適用している。
具体的に言えば、基板200はさらに半田マスク層260を有し、この半田マスク層260は基板200の内表面201に形成されて基板200の配線層を部分的に覆いそしてトレース220を覆い、かつワイヤボンディング接続のために、第一ワイヤボンディングフィンガー211と第二ワイヤボンディングフィンガー212を露出させる。
使われる各チップの品質と状況はそれぞれ異なって、検査結果により不良品と判定されるチップを図5に示すような対応調整に従えば、第一ヒューズF1、第二ヒューズF2や第三ヒューズF3を焼切ることにより、他の良好チップが正常に動くことができる。封止作業完成の後にも、電気検査と修復作業を行うことが可能である。
以上、本発明をその好適な実施例に基づいて説明したが、本発明の保護範囲は後付の特許申請範囲で限定されて、この保護範囲に基準して本発明の精神と範囲内に触れるどんな変更や修正も本発明の保護範囲に属する。
Claims (8)
- (a)第一ワイヤボンディングフィンガーはダイアタッチエリアに隣接して設けられ、
(b)第二ワイヤボンディングフィンガーはダイアタッチエリアと第一ワイヤボンディングフィンガーに隣接して設けられ、
(c)トレースは電気転送用として利用され、
(d)ループ配線は、第一ワイヤボンディングフィンガーと第二ワイヤボンディングフィンガーとが直列接続され、第二ワイヤボンディングフィンガーとトレースとが直列接続され、トレースと第一ワイヤボンディングフィンガーとが直列接続されることで多辺形、円形或いは円弧形の周縁状に形成されるマルチチップ積層基板。 - ループ配線に第一ヒューズ、第二ヒューズ及び第三ヒューズが設置され、
第一ヒューズは第一ワイヤボンディングフィンガーとトレースとの間に直列接続され、
第二ヒューズは第一ワイヤボンディングフィンガーと第二ワイヤボンディングフィンガーとの間に直列接続され、
第三ヒューズは第二ワイヤボンディングフィンガーとトレースとの間に直列接続されていることを特徴とする請求項1記載のマルチチップ積層基板。 - 第一ワイヤボンディングフィンガー、第二ワイヤボンディングフィンガー、トレース及びループ配線は、基板の内表面に設置され、さらに対外連結パッドを含み、対外連結パッドは基板の外表面に設置されていることを特徴とする請求項1記載のマルチチップ積層基板。
- さらに第三ワイヤボンディングフィンガーを含み、
第三ワイヤボンディングフィンガーはループ配線に直列接続されていることを特徴とする請求項1記載のマルチチップ積層基板。 - (a)基板は、
(1)ダイアタッチエリアに隣接する第一ワイヤボンディングフィンガーと、
(2)前記ダイアタッチエリアと第一ワイヤボンディングフィンガーとに隣接する第二ワイヤボンディングフィンガーと、
(3)電気転送用として利用されるトレースと、
(4)第一ワイヤボンディングフィンガーと第二ワイヤボンディングフィンガーとが直列接続され、第二ワイヤボンディングフィンガーとトレースとが直列接続され、トレースと第一ワイヤボンディングフィンガーとが直列接続されることで多辺形、円形或いは円弧形の周縁状に形成されるループ配線と、を備え、
(b)基板のダイアタッチエリアに設置され、第一ワイヤボンディングフィンガーに電気的に接続される第一チップと、
(c)第一チップの上方に積み上げられ、第二ワイヤボンディングフィンガーに電気的に接続される第二チップと、
からなることを特徴とするマルチチップ積層実装構造。 - ループ配線に第一ヒューズ、第二ヒューズ及び第三ヒューズが設置され、
第一ヒューズは第一ワイヤボンディングフィンガーとトレースとの間に直列接続され、
第二ヒューズは第一ワイヤボンディングフィンガーと第二ワイヤボンディングフィンガーとの間に直列接続され、
第三ヒューズは第二ワイヤボンディングフィンガーとトレースとの間に直列接続されていることを特徴とする請求項5記載のマルチチップ積層実装構造。 - 基板は、さらに複数の開口を有する絶縁層を有し、
開口は第一ヒューズ、第二ヒューズ及び第三ヒューズに照準して第一ヒューズ、第二ヒューズ及び第三ヒューズを露出させていることを特徴とする請求項6記載のマルチチップ積層実装構造。 - 開口に入れる誘電性充填物を具備していることを特徴とする請求項7記載のマルチチップ積層実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007101475A JP4579263B2 (ja) | 2007-04-09 | 2007-04-09 | マルチチップ積層基板及びマルチチップ積層実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007101475A JP4579263B2 (ja) | 2007-04-09 | 2007-04-09 | マルチチップ積層基板及びマルチチップ積層実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008258521A JP2008258521A (ja) | 2008-10-23 |
JP4579263B2 true JP4579263B2 (ja) | 2010-11-10 |
Family
ID=39981768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007101475A Expired - Fee Related JP4579263B2 (ja) | 2007-04-09 | 2007-04-09 | マルチチップ積層基板及びマルチチップ積層実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4579263B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5245702B2 (ja) | 2008-10-03 | 2013-07-24 | 日本電気株式会社 | 課金システム、課金情報生成装置、課金情報生成方法、課金情報生成プログラム及び記録媒体 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11204720A (ja) * | 1998-01-14 | 1999-07-30 | Sharp Corp | 半導体装置及びその製造方法 |
JP2002237567A (ja) * | 2001-02-09 | 2002-08-23 | Nec Corp | 半導体装置 |
-
2007
- 2007-04-09 JP JP2007101475A patent/JP4579263B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11204720A (ja) * | 1998-01-14 | 1999-07-30 | Sharp Corp | 半導体装置及びその製造方法 |
JP2002237567A (ja) * | 2001-02-09 | 2002-08-23 | Nec Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008258521A (ja) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7663250B2 (en) | Wafer level package and manufacturing method thereof | |
US7884472B2 (en) | Semiconductor package having substrate ID code and its fabricating method | |
KR20090034081A (ko) | 적층형 반도체 패키지 장치 및 이의 제작 방법 | |
CN101026103A (zh) | 具有凹腔的层叠封装件及其制造方法 | |
US7663204B2 (en) | Substrate for multi-chip stacking, multi-chip stack package utilizing the substrate and its applications | |
US20130170148A1 (en) | Package carrier and manufacturing method thereof | |
US20050006734A1 (en) | Bonding pad for a packaged integrated circuit | |
JP2007103423A (ja) | 半導体装置及びその製造方法 | |
US7705457B2 (en) | Wafer level semiconductor package and method for manufacturing the same | |
JP2007013099A (ja) | 無鉛半田ボールを有する半導体パッケージ及びその製造方法 | |
US8294250B2 (en) | Wiring substrate for a semiconductor chip, and semiconducotor package having the wiring substrate | |
CN103579171A (zh) | 半导体封装件及其制造方法 | |
JP2007335845A (ja) | 電子素子パッケージ用印刷回路基板及びその製造方法 | |
JP4579263B2 (ja) | マルチチップ積層基板及びマルチチップ積層実装構造 | |
KR20100095901A (ko) | 적층형 반도체 패키지 | |
JP2003086735A (ja) | 位置情報付配線基板及びその製造方法並びに半導体装置の製造方法 | |
JP2010087403A (ja) | 半導体装置 | |
CN103390598A (zh) | 半导体封装件及其制法 | |
JPH1079466A (ja) | 半導体装置 | |
JP2005209899A (ja) | 中継部材、及び中継部材を用いたマルチチップパッケージ | |
KR100990940B1 (ko) | 스택 패키지 제조용 기판 | |
JP3538179B2 (ja) | 半導体装置 | |
CN100382263C (zh) | 具有多层布线结构的半导体晶片装置及其封装方法 | |
TW202331973A (zh) | 可提高側面可焊性之半導體封裝元件及其製法 | |
JP4316628B2 (ja) | 共用型基板とそれを用いる半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100708 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100709 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100825 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |