KR100990940B1 - 스택 패키지 제조용 기판 - Google Patents

스택 패키지 제조용 기판 Download PDF

Info

Publication number
KR100990940B1
KR100990940B1 KR20080039510A KR20080039510A KR100990940B1 KR 100990940 B1 KR100990940 B1 KR 100990940B1 KR 20080039510 A KR20080039510 A KR 20080039510A KR 20080039510 A KR20080039510 A KR 20080039510A KR 100990940 B1 KR100990940 B1 KR 100990940B1
Authority
KR
South Korea
Prior art keywords
insulating layer
metal pattern
hole
stack package
substrate
Prior art date
Application number
KR20080039510A
Other languages
English (en)
Other versions
KR20090113666A (ko
Inventor
박명근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR20080039510A priority Critical patent/KR100990940B1/ko
Publication of KR20090113666A publication Critical patent/KR20090113666A/ko
Application granted granted Critical
Publication of KR100990940B1 publication Critical patent/KR100990940B1/ko

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명에 따른 스택 패키지 제조용 기판은, 다수의 제1홀이 구비된 제1절연층; 상기 제1절연층의 상하면에 구비된 제1금속 패턴; 상기 제1금속 패턴을 포함한 제1절연층 상에 형성되며, 상기 제1홀과 대응하는 부분에 제2홀이 구비된 제2절연층; 및 상기 제1절연층의 상하부에 형성된 제2절연층 중 적어도 하나의 제2절연층 상에 상기 제2홀을 덮도록 형성된 제2금속 패턴을 포함한다.

Description

스택 패키지 제조용 기판{Substrate for fabricaiting stack package}
본 발명은 스택 패키지 제조용 기판에 관한 것으로서, 보다 상세하게는, 반도체 패키지 공정 중 발생하는 진공 누설(Vacuum leackage) 현상을 방지할 수 있는 스택 패키지 제조용 기판에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다.
예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
상기 패키지의 소형화를 이룬 한 예로서, 볼 그리드 어레이(Ball Grid Array:이하 BGA) 패키지를 들 수 있다. 상기 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board)에의 실장 수단으로서, 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다는 잇점이 있다.
아울러, 최근에는 반도체 칩의 고집적화에 따른 신호/파워 입출력핀의 미세피치를 이루고, 실장 면적을 줄이면서 솔더볼에 의해 외부회로와의 전기적 연결이 이루어져 신호 전달 경로를 줄일 수 있는 장점을 가진 FBGA(Fine pitch Ball Grid Array) 패키지가 많이 사용되고 있다.
한편, 상기 FBGA 패키지를 포함한 BGA 타입 반도체 패키지는 수직적으로 스택하여 스택 패키지를 형성할 수 있으며, 상기 반도체 패키지들은 각 반도체 패키지들을 전기적으로 연결하는 핀(Pin)과 같은 전기적인 연결 매개물을 통하여 전기적으로 연결된다. 즉, 상기 BGA 타입 반도체 패키지들은 상호 간의 전기적인 연결을 위하여 상기 반도체 패키지들이 부착되는 별도의 스택 패키지 제조용 기판 및 상기 스택 패키지 제조용 기판 간을 연결하는 핀(Pin)을 이용한다.
상기 핀을 통한 스택 패키지의 형성을 위해 상기 스택 패키지 제조용 기판에는 상기 핀이 삽입될 수 있도록 개방되어 있는 다수의 홀(Hole)이 구비되며, 상기 삽입된 핀과 전기적으로 연결되도록 홀의 표면에는 금속 패턴이 형성되어 있다.
그러나, 상기 스택 패키지를 구성하기 위하여 상기 스택 패키지 제조용 기판에 형성된 상기 홀들은 반도체 패키지의 제조 공정에서 진공 누설(Vacuum leackage) 현상을 유발시킨다.
즉, 상기 기판에 반도체 패키지의 부착 공정 등을 포함한 대부분의 반도체 패키지의 제조 공정은 공정 안정성을 위하여 상기 스택 패키지 제조용 기판을 진공이 형성되는 척(Chuck) 또는 스테이지(Stage)에 진공으로 고정시켜 수행한다.
그러나, 상기 스택 패키지 제조용 기판에는 상기 스택 패키지를 형성하기 위하여 홀이 형성되어 있어 반도체 패키지의 제조 공정 시, 상기 홀을 통하여 지속적으로 공기가 유입되기 때문에 진공으로 상기 스택 패키지 제조용 기판을 고정할 수 없어 공정 불량을 유발시킨다.
본 발명은 반도체 패키지 공정 중 발생하는 진공 누설 현상을 방지할 수 있는 스택 패키지 제조용 기판을 제공한다.
본 발명에 따른 스택 패키지 제조용 기판은, 다수의 홀을 갖는 절연층과 상기 절연층의 상하면 중 적어도 일면에 상기 홀을 덮도록 형성된 금속 패턴을 포함한다.
상기 금속 패턴을 포함한 절연층 상에 상기 홀과 대응하는 부분의 상기 금속 패턴을 노출시키도록 형성된 솔더마스크를 더 포함한다.
상기 홀은 상기 절연층의 가장자리를 따라 형성된다.
또한, 본 발명에 따른 스택 패키지 제조용 기판은, 다수의 제1홀이 구비된 제1절연층; 상기 제1절연층의 상하면에 구비된 제1금속 패턴; 상기 제1금속 패턴을 포함한 제1절연층 상에 형성되며, 상기 제1홀과 대응하는 부분에 제2홀이 구비된 제2절연층; 및 상기 제1절연층의 상하부에 형성된 제2절연층 중 적어도 하나의 제2절연층 상에 상기 제2홀을 덮도록 형성된 제2금속 패턴을 포함한다.
상기 제2금속 패턴을 포함한 상기 제2절연층 상에 상기 제1 및 제2홀과 대응하는 부분의 상기 제2금속 패턴을 노출시키도록 형성된 솔더마스크를 더 포함한다.
상기 제1홀은 상기 제1절연층의 가장자리를 따라 형성된다.
상기 제1금속 패턴을 포함한 제1절연층 상에 형성되는 제2절연층 및 상기 제2금속 패턴은 다층으로 적층된다.
상기 제1홀의 측면에 상기 제1절연층 상하면에 형성된 제1금속 패턴을 연결하도록 형성된 배선층을 더 포함한다.
아울러, 본 발명에 따른 스택 패키지 제조용 기판은, 다수의 제1홀이 구비된 제1절연층; 상기 제1절연층의 상하면에 구비된 제1금속 패턴; 상기 제1금속 패턴을 포함한 제1절연층 중 적어도 일면의 제1절연층 상에 상기 제1홀을 덮도록 형성된 더미 금속 패턴을 포함한다.
상기 더미 금속 패턴 또는 상기 제1금속 패턴 상에 상기 제1홀과 대응하는 부분의 상기 더미 금속 패턴을 노출시키도록 형성된 솔더마스크를 더 포함한다.
상기 제1홀은 상기 제1절연층의 가장자리를 따라 형성된다.
상기 제1금속 패턴을 포함한 제1절연층과 상기 더미 패턴 사이에 형성된 제2절연층 및 상기 제2절연층 상에 형성된 제2금속 패턴을 더 포함한다.
상기 제2절연층 및 상기 제2금속 패턴은 다층으로 적층된다.
상기 제1홀의 측면에 상기 제1절연층 상하면에 형성된 제1금속 패턴을 연결하도록 형성된 배선층을 더 포함한다.
본 발명은 반도체 패키지의 제조 공정 중 발생하는 진공 누설 현상을 방지하기 위하여 스택 패키지 제조용 기판에 구비되는 홀의 적어도 일면에 상기 홀을 덮도록 진공에 의해 파괴되지 않으면서 스택 패키지를 형성하기 위한 금속 핀이 용이하게 관통될 수 있는 두께를 갖는 금속 패턴을 형성함으로써 반도체 패키지의 제조 공정 중에 발생하는 진공 누설 현상을 막을 수 있어 반도체 패키지 제조 공정의 작업성, 양산성 및 수율을 개선할 수 있다.
이하에서는, 본 발명의 실시예에 따른 스택 패키지 제조용 기판 및 그의 제조 방법을 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 스택 패키지 제조용 기판을 도시한 도면이고, 도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 스택 패키지 제조용 기판의 제조 방법을 설명하기 위한 공정별 도면이며, 도 3은 본 발명의 다른 실시예에 따른 스택 패키지 제조용 기판을 도시한 도면이고, 도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 스택 패키지 제조용 기판의 제조 방법을 설명하기 위한 공정별 도면이다.
도 1 및 도 3을 참조하면, 본 발명의 실시예에 따른 스택 패키지 제조용 기판(100, 200)은 반도체 패키지의 제조 공정 중 발생하는 진공 누설 현상을 방지하기 위하여, 전기적인 연결을 위한 핀이 배치되는 홀(H)의 적어도 일면이 기판의 전기적인 배선 역할을 하는 금속 패턴에 의해 덮혀있는 구조를 갖는다. 상기 본 발명에 따른 스택 패키지 제조용 기판(100, 200)은 단층 구조 및 절연막과 금속 패턴이 다층으로 형성되는 복층 구조로 형성된다.
자세하게, 도 1을 참조하면, 단층 구조를 갖는 본 발명에 따른 스택 패키지 제조용 기판(100)은 가장자리를 따라 형성된 다수의 홀(H)을 갖는 절연층(110)과 상기 절연층(110)의 상하면 중 적어도 일면에 상기 홀(H)을 덮도록 형성된 금속 패턴(112)을 포함하여 이루어진다.
상기 금속 패턴(112)을 포함한 절연층(110) 상에는 상기 절연층(110)의 홀(H)과 대응하는 부분의 상기 금속 패턴(112)을 노출시킴과 아울러, 상기 금속 패턴(112)을 절연시키기 위하여 솔더마스크(130)가 형성된다.
상기 단층 구조를 갖는 본 발명에 따른 스택 패키지 제조용 기판(100)은 다음과 같은 방법으로 형성한다.
도 2a를 참조하면, 홀 형성 영역을 갖는 절연층(110)의 상하면에 배선의 형태를 갖는 금속 패턴(112)을 형성한다.
그런 다음, 상기 절연층(110) 상하면 중 일면의 금속 패턴(112)을 포함한 절연층(110) 상에 상기 홀 형성 영역을 노출시키는 마스크패턴(140)을 형성한다.
도 2b를 참조하면, 상기 마스크패턴(140)에 의해 노출된 금속 패턴(112) 및 그 하부의 절연층(110) 부분을 제거하여 마스크패턴(140)이 형성되지 않은 상기 절연층(110) 타면의 상기 금속 패턴(112)이 노출되도록 상기 절연층(110)에 홀(H)을 형성한다.
도 2c를 참조하면, 상기 마스크패턴을 제거한 후, 상기 금속 패턴(112)을 포함한 절연층(110) 상하면에 상기 홀(H)과 대응하는 부분의 상기 절연층(110) 타면 의 금속 패턴(112)이 노출되도록 솔더마스크(130)를 형성하여 본 발명에 따른 스택 패키지 제조용 기판(100)의 제조를 완료한다.
한편, 도 3을 참조하면, 다층 구조를 갖는 본 발명에 따른 스택 패키지 제조용 기판(200)은 가장자리를 따라 형성된 다수의 제1홀(H1)이 구비된 제1절연층(210)의 상하면에 제1금속 패턴(212)이 구비된다. 상기 제1홀(H1)의 측면에는 상기 제1절연층(210)의 상하면에 형성된 상기 제1금속 패턴(212)들을 전기적으로 연결하도록 배선층(214)이 형성된다.
상기 제1금속 패턴(212)을 포함한 상기 제1절연층(210) 상에는 상기 제1홀(H1)과 대응하는 부분에 제2홀(H2)이 구비된 제2절연층(220)이 배치된다. 상기 제1절연층(210)의 상하부에 형성된 제2절연층(220) 중 적어도 하나의 제2절연층(220) 상에는 상기 제2홀(H2)을 덮도록 제2금속 패턴(222)이 형성된다. 상기 제2절연층(220) 및 상기 제2절연층(220) 상에 형성되는 제2금속 패턴(222)은 다수의 층으로 형성될 수 있다.
상기 제2금속 패턴(222)을 포함한 상기 제2절연층(220) 상에는 상기 제1 및 제2홀(H1, H2)과 대응하는 부분의 제2금속 패턴(222)을 노출시키도록 솔더마스크(230)가 형성된다.
상기 다층 구조를 갖는 본 발명에 따른 스택 패키지 제조용 기판(200)은 다음과 같은 방법으로 형성한다.
도 4a를 참조하면, 가장자리를 따라 다수의 제1홀(H1)이 형성된 제1절연층(210)의 상하면에 배선의 형태를 갖는 제1금속 패턴(212)을 형성한다.
그런 다음, 상기 제1홀(H1)의 측면에 상기 제1절연층(210)의 상하면에 형성된 상기 제1금속 패턴(212)들을 전기적으로 연결하도록 배선층(214)을 형성한다.
도 4b를 참조하면, 상기 제1절연층의 제1홀과 대응하는 부분에 제2홀(H2)이 형성된 제2절연층(220)의 일면 상에 상기 제2홀(H2)을 덮도록 제2금속 패턴(222)을 형성한다.
도 4c를 참조하면, 상기 제1금속 패턴(212)을 포함한 제1절연층(220)의 상하면에 상기 제2금속 패턴(222)이 형성된 제2절연층(220)을 상기 제1홀(H1)과 제2홀(H2)이 연결되도록 부착한다. 상기 제2절연층(220)은 상기 제1금속 패턴(212)을 포함한 제1절연층(220)에 열압착 또는 접착제를 이용하여 부착한다. 상기 제2절연층(220)은 상기 제1금속 패턴(212)을 포함한 제1절연층(220)의 일면에만 부착될 수 있다.
도 4d을 참조하면, 상기 제2금속 패턴(222)을 포함한 제2절연층(220) 상에 상기 제1 및 제2홀(H1, H2)와 대응하는 영역의 상기 제2금속 패턴(222)이 노출되도록 솔더마스크(230)를 형성하여 본 발명에 따른 스택 패키지 제조용 기판(200)의 제조를 완료한다.
아울러, 본 발명은 상술한 금속 패턴 외에, 도 5에 도시된 바와 같이, 더미 금속 패턴(350)으로 홀(H)을 덮어 스택 패키지 제조용 기판(300)을 형성할 수 있다.
도시된 바와 같이, 본 발명에 따른 스택 패키지 제조용 기판(300)은 가장자리를 따라 형성된 다수의 홀(H)이 구비된 절연층(310)의 상하면에 금속 패턴(312) 이 구비된다. 상기 홀(H)의 측면에는 상기 절연층(310)의 상하면에 형성된 상기 금속 패턴(312)들을 전기적으로 연결하도록 배선층(314)이 형성된다.
상기 금속 패턴(312)을 포함한 절연층(310)의 상하면 중 적어도 일면에는 상기 홀(H)을 덮는 더미 금속 패턴(350)이 구비된다.
상기 금속 패턴(312)을 포함한 절연층(310) 및 상기 더미 금속 패턴(350) 상에는 상기 금속 패턴(312)을 노출시키도록 솔더마스크(330)가 형성된다.
상기 금속 패턴(312)을 포함한 절연층(310)과 상기 더미 금속 패턴(350) 사이에는, 상기 도 3에 도시된 바와 같이, 금속 패턴을 포함하는 다층의 절연층이 개재될 수 있다.
상기 더미 금속 패턴을 이용한 본 발명에 따른 스택 패키지 제조용 기판(300)은 도 6a 내지 도 6c에 도시된 바와 같은 방법으로 형성한다.
도 6a를 참조하면, 가장자리를 따라 다수의 홀(H)이 형성된 절연층(310)의 상하면에 배선의 형태를 갖는 금속 패턴(312)을 형성한다.
그런 다음, 상기 홀(H)의 측면에 상기 절연층(310)의 상하면에 형성된 상기 금속 패턴(312)들을 전기적으로 연결하도록 배선층(314)을 형성한다.
도 6b를 참조하면, 상기 금속 패턴(312)을 포함한 절연층(310)의 상하면 중 적어도 일면에 상기 홀(H)을 덮도록 더미 금속 패턴(350)을 형성한다.
도 6c를 참조하면, 상기 금속 패턴(312)을 포함한 절연층(310) 상에 상기 홀(H)과 대응하는 부분의 상기 더미 금속 패턴(350)이 노출되도록 솔더마스크(330)를 형성하여 본 발명에 따른 스택 패키지 제조용 기판(300)의 제조를 완료한다.
상기 도 1, 도 3 및 도 5에 도시된 금속 패턴은, 바람직하게, 구리(Cu)로 이루어지며, 상기 금속 패턴은 반도체 패키지 제조 공정 중 상기 스택 패키지 제조용 기판을 고정하기 위한 진공에 의해 파괴되지 않으면서 스택 패키지를 형성하기 위한 금속 핀(Pin)이 용이하게 관통될 수 있는 두께를 갖는다.
이상에서와 같이, 본 발명은 BGA 타입 반도체 패키지들로 스택 패키지를 형성하는 경우 이용되는 스택 패키지 제조용 기판을 전기적인 연결을 위한 금속 핀이 삽입되는 홀이 막혀 있는 구조를 갖도록 형성한다.
즉, 반도체 패키지의 제조 공정 중 발생하는 진공 누설 현상을 방지하기 위하여 스택 패키지 제조용 기판에 구비되는 홀의 적어도 일면에 상기 홀을 덮도록 진공에 의해 파괴되지 않으면서 스택 패키지를 형성하기 위한 금속 핀이 용이하게 관통될 수 있는 두께를 갖는 금속 패턴을 형성한다.
따라서, 반도체 패키지의 제조 공정 중에 발생하는 진공 누설 현상을 막을 수 있어 반도체 패키지 제조 공정의 작업성, 양산성 및 수율을 개선할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 일 실시예에 따른 스택 패키지 제조용 기판을 도시한 도면.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 스택 패키지 제조용 기판의 제조 방법을 설명하기 위한 공정별 도면.
도 3은 본 발명의 다른 실시예에 따른 스택 패키지 제조용 기판을 도시한 도면.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 스택 패키지 제조용 기판의 제조 방법을 설명하기 위한 공정별 도면.
도 5는 본 발명의 또 다른 실시예에 따른 스택 패키지 제조용 기판을 도시한 도면.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 스택 패키지 제조용 기판의 제조 방법을 설명하기 위한 공정별 도면.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 가장자리를 따라 배치된 다수의 제1관통홀이 구비된 제1절연층;
    상기 제1절연층의 상면 및 하면에 구비된 제1금속 패턴;
    상기 제1금속 패턴을 포함한 제1절연층 상면 및 하면에 각각 형성되며, 상기 제1관통홀과 대응하는 부분에 제2관통홀이 구비된 제2절연층;
    상기 제1절연층의 상면 및 하면 상에 상기 제2 관통홀을 덮도록 형성된 제2금속 패턴; 및
    상기 제1 관통홀의 측면에 상기 제1절연층의 상면 및 하면에 형성된 제1금속 패턴을 연결하도록 형성된 배선층;
    을 포함한 스택 패키지 제조용 기판.
  5. 제 4 항에 있어서,
    상기 제2금속 패턴을 포함한 상기 제2절연층 상에 상기 제1 및 제2관통홀과 대응하는 부분의 상기 제2금속 패턴을 노출시키도록 형성된 솔더마스크를 더 포함한 것을 특징으로 하는 스택 패키지 제조용 기판.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 가장자리를 따라 배치된 다수의 제1관통홀이 구비된 제1절연층;
    상기 제1절연층의 상면 및 하면에 구비된 제1금속 패턴;
    상기 제1금속 패턴의 상면 및 하면 상에 상기 제1관통홀을 각각 덮도록 형성된 더미 금속 패턴; 및
    상기 제1관통홀의 측면에 상기 제1절연층의 상면 및 하면에 형성된 제1금속 패턴을 연결하도록 형성된 배선층;
    을 포함한 스택 패키지 제조용 기판.
  10. 제 9 항에 있어서,
    상기 더미 금속 패턴 상에 상기 제1관통홀과 대응하는 부분의 상기 더미 금속 패턴을 노출시키도록 형성된 솔더마스크를 더 포함한 것을 특징으로 하는 스택 패키지 제조용 기판.
  11. 삭제
  12. 제 9 항에 있어서,
    상기 제1금속 패턴을 포함한 제1절연층과 상기 더미 금속 패턴 사이에 형성된 제2절연층 및 상기 제2절연층 상에 형성된 제2금속 패턴을 더 포함한 것을 특징으로 하는 스택 패키지 제조용 기판.
  13. 삭제
  14. 삭제
KR20080039510A 2008-04-28 2008-04-28 스택 패키지 제조용 기판 KR100990940B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080039510A KR100990940B1 (ko) 2008-04-28 2008-04-28 스택 패키지 제조용 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080039510A KR100990940B1 (ko) 2008-04-28 2008-04-28 스택 패키지 제조용 기판

Publications (2)

Publication Number Publication Date
KR20090113666A KR20090113666A (ko) 2009-11-02
KR100990940B1 true KR100990940B1 (ko) 2010-11-01

Family

ID=41554966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080039510A KR100990940B1 (ko) 2008-04-28 2008-04-28 스택 패키지 제조용 기판

Country Status (1)

Country Link
KR (1) KR100990940B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271838B1 (ko) * 1996-08-28 2001-01-15 포만 제프리 엘 평면재분배구조및그의제조방법
KR100780692B1 (ko) * 2006-03-29 2007-11-30 주식회사 하이닉스반도체 칩 스택 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271838B1 (ko) * 1996-08-28 2001-01-15 포만 제프리 엘 평면재분배구조및그의제조방법
KR100780692B1 (ko) * 2006-03-29 2007-11-30 주식회사 하이닉스반도체 칩 스택 패키지

Also Published As

Publication number Publication date
KR20090113666A (ko) 2009-11-02

Similar Documents

Publication Publication Date Title
KR100934269B1 (ko) 반도체 및 전자 서브-시스템 패키징을 위한 칩 캐리어 기판및 인쇄 회로 기판 상의 강체 웨이브 패턴 설계
US8633587B2 (en) Package structure
KR100833589B1 (ko) 스택 패키지
US7514770B2 (en) Stack structure of carrier board embedded with semiconductor components and method for fabricating the same
TWI557868B (zh) 半導體裝置及其製造方法
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
JPH02133943A (ja) 高集積回路及びその製造方法
KR20020001536A (ko) 배선기판, 반도체장치 및 패키지 스택 반도체장치
US20060091524A1 (en) Semiconductor module, process for producing the same, and film interposer
KR20090091114A (ko) 고 용량 메모리 카드를 위한 단일층 기판을 형성하는 방법
KR100990940B1 (ko) 스택 패키지 제조용 기판
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR20090089175A (ko) 반도체 패키지용 기판
US20090001547A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US11532543B2 (en) Manufacturing method of package carrier
KR19980043249A (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
KR101257457B1 (ko) 집적회로 칩이 내장된 인쇄회로기판의 제조 방법
KR100256306B1 (ko) 적층형 멀티 칩 모듈
US20080303150A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
JP2020150172A (ja) 半導体装置
JP2008078303A (ja) Lga用搭載基板と半導体集積回路装置
KR20040089399A (ko) 볼 그리드 어레이 스택 패키지
KR20030082177A (ko) 칩 스케일 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee