JP2007335845A - 電子素子パッケージ用印刷回路基板及びその製造方法 - Google Patents
電子素子パッケージ用印刷回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2007335845A JP2007335845A JP2007101686A JP2007101686A JP2007335845A JP 2007335845 A JP2007335845 A JP 2007335845A JP 2007101686 A JP2007101686 A JP 2007101686A JP 2007101686 A JP2007101686 A JP 2007101686A JP 2007335845 A JP2007335845 A JP 2007335845A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- circuit board
- printed circuit
- solder ball
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000010030 laminating Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 96
- 229910000679 solder Inorganic materials 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 9
- 238000007747 plating Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】電子素子パッケージ用印刷回路基板及びその製造方法を提供する。
【解決手段】第1絶縁層34aの一面にボンディングパッド36cを含む回路パターン36を形成する段階と、第1絶縁層の一面に第2絶縁層34bを積層する段階と、ボンディングパッドが形成された位置に応じて、第1絶縁層の一部または第2絶縁層の一部を除去してボンディングパッドを露出させる段階と、を含む電子素子パッケージ用印刷回路基板の製造方法は、単層の回路パターンでワイヤボンディングなしで電子素子を実装できる印刷回路基板を提供することができる。
【選択図】図3
【解決手段】第1絶縁層34aの一面にボンディングパッド36cを含む回路パターン36を形成する段階と、第1絶縁層の一面に第2絶縁層34bを積層する段階と、ボンディングパッドが形成された位置に応じて、第1絶縁層の一部または第2絶縁層の一部を除去してボンディングパッドを露出させる段階と、を含む電子素子パッケージ用印刷回路基板の製造方法は、単層の回路パターンでワイヤボンディングなしで電子素子を実装できる印刷回路基板を提供することができる。
【選択図】図3
Description
本発明は、電子素子パッケージ用印刷回路基板及びその製造方法に関する。
電子産業の発達により多くの電子機器にメモリチップが搭載されているメモリパッケージの使用量が急増している。また、このようなメモリパッケージを製造して供給する会社も増えているし、メモリパッケージに対する事業領域を確張する会社も増加している。このような市場状況によりメモリパッケージの価格競争力が深化されてメモリパッケージの価格も漸次安くなっていて、費用を減らすことができる方法に対する様々な方案が提示されている。
現在、このようなメモリパッケージの大部分は、図1a、図1bのようにワイヤボンディング(Wire bonding)を用いてメモリチップ(Memory chip)と基板を連結して一つのパッケージを製造する方向に具現されており、このような基板をBOC(Board-on-chip)と呼んでいる。BOCは、メモリチップ の特性を生かすために特別に開発された基板であって、メモリチップのパッドが中心に位置しているし、信号処理の速度増加のためにパッドから直ちに基板に連結する構造になっている。メモリチップを基板の下に付着させて、パッドから直ちに基板に連結するために、パッドが位置している部分にスロットを形成してその間でワイヤボンディングをする構造である。よって、基板のメタル層は、単に一層だけが必要であるので、その製造費用が安くなり、メモリパッケージの価格競争力で優位を占めることができる。
しかし、半導体の製造技術が非常に速く発展することにより、メモリパッケージの容量も増加することになった。このような技術の発展によって、従来のBOCを用いる場合、ワイヤ(wire)での信号の損失が発生する問題点がある。
本発明は、単層の回路パターンに高容量のメモリチップを搭載することができる電子素子パッケージ用印刷回路基板及びその製造方法を提供する。
本発明の一実施形態によれば、(a)第1絶縁層の一面にボンディングパッドを含む回路パターンを形成する段階と、(b)第1絶縁層の一面に第2絶縁層を積層する段階と、及び(c)ボンディングパッドが形成された位置に応じて、第1絶縁層の一部または第2絶縁層の一部を除去してボンディングパッドを露出させる段階と、を含む電子素子パッケージ用印刷回路基板の製造方法が提供される。このような単層回路パターンで構成された電子素子パッケージ用印刷回路基板は、ワイヤボンディングなしで電子素子を実装することができる。
一方、回路パターンは、ソルダボールパッドをさらに含むことができるが、この際、上記段階(c)は、ソルダボールパッドが形成された位置に応じて第1絶縁層の一部または第2絶縁層の一部を除去することによりソルダボールパッドを露出させる段階をさらに含むことができる。
また、段階(a)は、(a1)キャリア板にシード層(Seed Layer)を積層する段階と、(a2)シード層に回路パターンを形成する段階と、(a3)キャリア板に第1絶縁層を積層するが、回路パターンを第1絶縁層に陥入させる段階と、及び(a4)キャリア板とシード層を除去する段階と、を含んで行われることができる。
以上の第1絶縁層と上記第2絶縁層は、感光性材料を用いることができ、この場合、上記段階(c)の上記第1絶縁層の一部と上記第2絶縁層の一部は、露光及び現像工程により除去することができる。感光性材料を用いる場合、第1絶縁層及び第2絶縁層を所望する位置から容易に除去することができる。
本発明の別の実施形態によれば、第1絶縁層と、第1絶縁層の一面に単層で積層され、ボンディングパッドとソルダボールパッドとを含む回路パターンと、第1絶縁層の一面に積層された第2絶縁層を含むが、ボンディングパッドとソルダボールパッドが露出されるようにボンディングパッドとソルダボールパッドが形成された位置に応じて第1絶縁層の一部と第2絶縁層の一部を除去して形成されるキャビティ(cavity)を含む電子素子パッケージ用印刷回路基板が提供される。
本発明の実施例によれば、既存電子素子パッケージ用印刷回路基板より信号線の長さが短くなって速く信号の処理が可能である。また、セミアディティブ工法で高密度の回路形成が可能である。また、単層の回路パターン層で構成されて放熱効果が良い。
以下、本発明による電子素子パッケージ用印刷回路基板及びその製造方法の好ましい実施例を添付図面を参照して詳しく説明する。添付図面を参照して説明することにおいて、図面符号にかかわらず同一である構成要素は同一な参照符号を付与し、これに対する重複される説明は略する。
図2は、本発明の好ましい第1実施例による電子素子パッケージ用印刷回路基板の製造方法の順序図であり、図3は、本発明の好ましい第1実施例によるメモリパッケージの製造工程図である。図3を参照すると、キャリア板31、シード層(Seed Layer)32、ドライフィルム33、第1絶縁層34a、第2絶縁層34b、ソルダボールパッド36a、回路パターン36、ボンディングパッド36c、メッキ層37が示されている。
図2のS21は、第1絶縁層34aにソルダボールパッド36a及びボンディングパッド36cを含む回路パターン36を形成する段階であって、図3の(a)から(f)は、これに応ずる工程である。
図3の(a)は、キャリア板31にシード層32を積層する段階である。シード層32は、無電解メッキで形成されることができる。しかし、薄い銅箔が付着された材料を用いることもできる。キャリア板31は、後で分離が容易にできれば、どんな材質を使用しても関係ない。
図3の(b)は、シード層32にドライフィルム33を積層し、露光及び現像工程を経てソルダボールパッド36a及びボンディングパッド36cを含む回路パターン36の形成される部分のドライフィルム33を除去する工程である。以後、電解メッキをし、ドライフィルム33を除去すると、図3の(c)のようにシード層32の表面にソルダボールパッド36a及びボンディングパッド36cを含む回路パターン36が形成される。
図3の(d)は、第1絶縁層34aとキャリア板31を積層する工程である。ここで、回路パターン36を第1絶縁層34aの方向にして、図3の(d)のように第1絶縁層34aに陥入されるようにする。
以後図3の(e)と(f)の工程のようにキャリア板31とシード層32とを除去すると、埋立パターン基板30が完成される。埋立パターン基板30は、表面が平坦化された基板であるので半導体チップの実装に有利な点がある。
図3の(a)から(f)の工程のように、埋立パターン基板を製造する方法だけではなく、図2のS21段階は、絶縁層の上面に回路パターン36を形成することができる多様な方法が適用される。例えば、銅箔積層板の銅箔を除去して回路パターンを形成するサブトラクティブ(subtractive)工法や、絶縁層にシード層を積層して回路パターンを積層するセミアディティブ工法がある。
図2のS22は、第1絶縁層34aの一面に第2絶縁層34bを積層する段階であって、図3の(g)及び(h)は、これに応ずる工程である。図3の(g)のように第1絶縁層34aの一面、すなわち、回路パターン36が陥入された面に第2絶縁層34bを積層する。結果的に、図3の(i)のように、ソルダボールパッド36a及びボンディングパッド36cを含む回路パターン36が第1絶縁層34aと第2絶縁層34bの間に位置する。
図2のS23は、第1絶縁層34aの一部と第2絶縁層34bの一部を除去してソルダボールパッド36aとボンディングパッド36cを露出させる段階である。第1絶縁層34aと第2絶縁層34bは、感光性材質からなっている。よって、露光及び現像工程を経て第1絶縁層34aと第2絶縁層34bを除去することができる。図3の(i)に示すように第1絶縁層34aを除去するとソルダボールパッド36aが露出され、第2絶縁層34bを除去するとボンディングパッド36が露出される。ボンディングパッド36aは、後で半導体チップが実装される部分であり、ソルダボールパッド36aは、ソルダボールが付着される部分である。
露出されたソルダボールパッド36aとボンディングパッド36cには、表面処理工程を追加的に行うことができる。表面処理が終われば、メッキ層37が形成される。メッキ層37は、ニッケルメッキの後、金メッキをする方式で行われる。
図4は、本発明の好ましい第2実施例による電子素子パッケージ用印刷回路基板の断面図である。図4を参照すると、パッケージ用印刷回路基板40、第1絶縁層44a、第2絶縁層44b、ソルダボールパッド46a、回路パターン46、ボンディングパッド46c、キャビティ(cavity)47が示されている。
図面に示すように、本実施例のパッケージ用印刷回路基板40は、第1絶縁層44aと第2絶縁層44bの間に位置する単一層にソルダボールパッド46a及びボンディングパッド46cを含む回路パターン46が位置する。
第1絶縁層44aと第2絶縁層44bは、感光性材質からなり、ソルダボールパッド46aとボンディングパッド46cが露出されるように、第1絶縁層44aの一部と第2絶縁層44bの一部が除去されている。除去方法は、感光性の第1絶縁層44aと第2絶縁層44bに露光及び現像工程を行うことで出来上がる。一方、露出されたソルダボールパッド46aとボンディングパッド46cにはキャビティ47が形成されて外部に露出される。露出されたソルダボールパッド46aは表面処理されることができる。表面処理は、ニッケルメッキの上面に金メッキした形態である。
本発明の技術思想が上述した実施例により具体的に記述されたが、上述した実施例はその説明のためのものであり、その制限のためのものではないし、本発明の技術分野の通常の専門家であれば本発明の技術思想の範囲内で多様な実施例が可能であることを理解できるであろう。
31 キャリア板
32 シード層
33 ドライフィルム
34a 第1絶縁層
34b 第2絶縁層
36a ソルダボールパッド
36 回路パターン
36c ボンディングパッド
37 メッキ層
32 シード層
33 ドライフィルム
34a 第1絶縁層
34b 第2絶縁層
36a ソルダボールパッド
36 回路パターン
36c ボンディングパッド
37 メッキ層
Claims (6)
- (a)第1絶縁層の一面にボンディングパッドを含む回路パターンを形成する段階と、
(b)上記第1絶縁層の一面に第2絶縁層を積層する段階と、及び
(c)上記ボンディングパッドが形成された位置に応じて、第1絶縁層の一部または上記第2絶縁層の一部を除去して上記ボンディングパッドを露出させる段階と、
を含む電子素子パッケージ用印刷回路基板の製造方法。 - 前記回路パターンは、ソルダボールパッドをさらに含み、前記段階(c)は、前記ソルダボールパッドが形成された位置に応じて前記第1絶縁層の一部または前記第2絶縁層の一部を除去することで前記ソルダボールパッドを露出させる段階をさらに含むことを特徴とする請求項1に記載の電子素子パッケージ用印刷回路基板の製造方法。
- 前記段階(a)は、
(a1)キャリア板にシード層(Seed Layer)を積層する段階と、
(a2)前記シード層に前記回路パターンを形成する段階と、
(a3)前記キャリア板に前記第1絶縁層を積層するが、前記回路パターンを前記第1絶縁層に陥入させる段階と、及び
(a4)前記キャリア板と前記シード層を除去する段階と、
をさらに含む請求項1に記載の電子素子パッケージ用印刷回路基板の製造方法。 - 前記第1絶縁層と前記第2絶縁層は感光性材料を含み、
前記段階(c)で、前記第1絶縁層の一部と前記第2絶縁層の一部が、露光及び現像工程により除去される請求項1に記載の電子素子パッケージ用印刷回路基板の製造方法。 - 第1絶縁層と、
前記第1絶縁層の一面に単層で積層され、ボンディングパッドとソルダボールパッドを含む回路パターンと、
前記第1絶縁層の一面に積層された第2絶縁層を含み、
前記ボンディングパッドと前記ソルダボールパッドが露出されるように、前記ボンディングパッドと前記ソルダボールパッドが形成された位置に応じて前記第1絶縁層の一部と前記第2絶縁層の一部を除去することで形成されるキャビティ(cavity)を含む電子素子パッケージ用印刷回路基板。 - 前記第1絶縁層及び前記第2絶縁層は、感光性であることを特徴とする請求項5に記載の電子素子パッケージ用印刷回路基板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060054459A KR100736636B1 (ko) | 2006-06-16 | 2006-06-16 | 전자소자 패키지용 인쇄회로기판 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007335845A true JP2007335845A (ja) | 2007-12-27 |
Family
ID=38503492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007101686A Pending JP2007335845A (ja) | 2006-06-16 | 2007-04-09 | 電子素子パッケージ用印刷回路基板及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20070290344A1 (ja) |
JP (1) | JP2007335845A (ja) |
KR (1) | KR100736636B1 (ja) |
CN (1) | CN101090074A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014528652A (ja) * | 2011-10-03 | 2014-10-27 | インヴェンサス・コーポレイション | パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100888063B1 (ko) * | 2008-10-21 | 2009-03-11 | 최경덕 | 대용량 신호 전송 매체용 연성 인쇄 회로 기판 |
KR100957744B1 (ko) | 2008-07-11 | 2010-05-12 | 대덕전자 주식회사 | 범프리스 칩 내장형 인쇄회로기판 제조 방법 |
KR101106927B1 (ko) * | 2009-11-30 | 2012-01-25 | 주식회사 심텍 | 초박형 코어리스 플립칩 칩 스케일 패키지의 제조 방법 |
KR101678052B1 (ko) | 2010-02-25 | 2016-11-22 | 삼성전자 주식회사 | 단층 배선 패턴을 포함한 인쇄회로기판(pcb), pcb를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, pcb제조방법, 및 반도체 패키지 제조방법 |
CN102270585B (zh) * | 2010-06-02 | 2014-06-25 | 联致科技股份有限公司 | 电路板结构、封装结构与制作电路板的方法 |
CN105592640B (zh) * | 2014-10-22 | 2019-02-15 | 中国科学院理化技术研究所 | 一种柔性印制电路的制备方法 |
CN107041078B (zh) * | 2017-05-27 | 2019-04-19 | 华进半导体封装先导技术研发中心有限公司 | 高密度柔性基板的制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289731A (ja) * | 2001-03-26 | 2002-10-04 | Sumitomo Bakelite Co Ltd | 半導体パッケージの製造方法 |
JP2004311804A (ja) * | 2003-04-09 | 2004-11-04 | Sony Corp | 配線基板及びその製造方法、素子実装基板及びその製造方法 |
JP2005005435A (ja) * | 2003-06-11 | 2005-01-06 | Sony Corp | 実装基板及びその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4606787A (en) * | 1982-03-04 | 1986-08-19 | Etd Technology, Inc. | Method and apparatus for manufacturing multi layer printed circuit boards |
US4607787A (en) * | 1985-04-12 | 1986-08-26 | Rogers Iii Charles F | Electronic control and method for increasing efficiency of heating |
JPH08316271A (ja) * | 1995-05-12 | 1996-11-29 | Nitto Denko Corp | フィルムキャリアおよびこれを用いた半導体装置 |
JP3015712B2 (ja) * | 1995-06-30 | 2000-03-06 | 日東電工株式会社 | フィルムキャリアおよびそれを用いてなる半導体装置 |
US5776824A (en) * | 1995-12-22 | 1998-07-07 | Micron Technology, Inc. | Method for producing laminated film/metal structures for known good die ("KG") applications |
JP2002290022A (ja) | 2001-03-27 | 2002-10-04 | Kyocera Corp | 配線基板およびその製造方法ならびに電子装置 |
KR100389314B1 (ko) * | 2001-07-18 | 2003-06-25 | 엘지전자 주식회사 | 도금인입선 없는 인쇄회로기판의 제조방법 |
KR100688823B1 (ko) * | 2004-07-21 | 2007-03-02 | 삼성전기주식회사 | 고밀도 기판의 제조방법 |
-
2006
- 2006-06-16 KR KR1020060054459A patent/KR100736636B1/ko not_active IP Right Cessation
-
2007
- 2007-03-30 CN CNA2007100906196A patent/CN101090074A/zh active Pending
- 2007-04-09 JP JP2007101686A patent/JP2007335845A/ja active Pending
- 2007-04-12 US US11/783,871 patent/US20070290344A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289731A (ja) * | 2001-03-26 | 2002-10-04 | Sumitomo Bakelite Co Ltd | 半導体パッケージの製造方法 |
JP2004311804A (ja) * | 2003-04-09 | 2004-11-04 | Sony Corp | 配線基板及びその製造方法、素子実装基板及びその製造方法 |
JP2005005435A (ja) * | 2003-06-11 | 2005-01-06 | Sony Corp | 実装基板及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014528652A (ja) * | 2011-10-03 | 2014-10-27 | インヴェンサス・コーポレイション | パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化 |
Also Published As
Publication number | Publication date |
---|---|
US20070290344A1 (en) | 2007-12-20 |
CN101090074A (zh) | 2007-12-19 |
KR100736636B1 (ko) | 2007-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101478515B1 (ko) | 임베디드 다이를 가진 반도체 패키지 및 그 제조 방법 | |
US8115104B2 (en) | Circuit board with buried conductive trace formed thereon and method for manufacturing the same | |
JP2007335845A (ja) | 電子素子パッケージ用印刷回路基板及びその製造方法 | |
US9159693B2 (en) | Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same | |
TWI611538B (zh) | 封裝載板及其製作方法 | |
JPH0936549A (ja) | ベアチップ実装用プリント基板 | |
JP2008112996A (ja) | 印刷回路基板の製造方法 | |
TWI514486B (zh) | 致能無凸塊增層式(bbul)封裝體上之封裝體疊加(pop)墊表面修整層之技術 | |
JP2008060573A (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
US20080113502A1 (en) | Electronic device | |
JP2007243163A (ja) | ボードオンチップパッケージ及びその製造方法 | |
TWI484605B (zh) | 封裝基板及其製造方法 | |
US9236364B2 (en) | Package carrier and manufacturing method thereof | |
TWI429043B (zh) | 電路板結構、封裝結構與製作電路板的方法 | |
KR20170109865A (ko) | 인쇄회로기판 및 이를 가지는 반도체 패키지 | |
JP4763639B2 (ja) | 電子素子パッケージの製造方法 | |
JP2014504034A (ja) | リードクラックが強化された電子素子用テープ | |
JP2007324568A (ja) | パッケージ基板の製造方法 | |
JP2011097010A (ja) | バンプを備えた印刷回路基板の製造方法 | |
US20150179594A1 (en) | Package substrate and method for manufacturing the same | |
US9974166B2 (en) | Circuit board and manufacturing method thereof | |
CN110828396A (zh) | 一种多芯片集成内嵌式封装方法 | |
JP5382889B2 (ja) | パッケージ構造の製造方法 | |
US20090288861A1 (en) | Circuit board with buried conductive trace formed thereon and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |