JP2002289731A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JP2002289731A JP2002289731A JP2001088682A JP2001088682A JP2002289731A JP 2002289731 A JP2002289731 A JP 2002289731A JP 2001088682 A JP2001088682 A JP 2001088682A JP 2001088682 A JP2001088682 A JP 2001088682A JP 2002289731 A JP2002289731 A JP 2002289731A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- layer
- photosensitive insulating
- circuit pattern
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials For Photolithography (AREA)
Abstract
(57)【要約】
【課題】 半導体チップと同一同一サイズの半導体パッ
ケージを、低コストで製造する半導体パッケージの製造
方法を提供する。 【解決手段】 半導体ウエハーにネガ型感光性絶縁樹脂
を積層、マスク露光後、銅箔を積層し、金属レジストを
用いてエッチングにより回路を形成後、感光性絶縁樹脂
を現像、硬化することにより、ワイヤボンド用開口部を
一括形成する。
ケージを、低コストで製造する半導体パッケージの製造
方法を提供する。 【解決手段】 半導体ウエハーにネガ型感光性絶縁樹脂
を積層、マスク露光後、銅箔を積層し、金属レジストを
用いてエッチングにより回路を形成後、感光性絶縁樹脂
を現像、硬化することにより、ワイヤボンド用開口部を
一括形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウエハー上
で回路形成を行う半導体パッケージの製造方法に関する
ものである。
で回路形成を行う半導体パッケージの製造方法に関する
ものである。
【０００２】
【従来の技術】近年、電子機器の高機能化並びに軽薄短
小化の要求に伴い、電子部品の高密度集積化と高密度実
装化が進んでいる。これらの電子機器に使用される半導
体パッケージは、小型化かつ多ピン化している。
小化の要求に伴い、電子部品の高密度集積化と高密度実
装化が進んでいる。これらの電子機器に使用される半導
体パッケージは、小型化かつ多ピン化している。
【０００３】半導体パッケージは、その小型化かつ多ピ
ン化に伴って、従来のようなリードフレームを使用した
形態のパッケージでは、入出力端子をパッケージ周辺に
１列配置するため、小型化かつ多ピン化を同時に実現す
るには、端子ピッチを縮小する必要があり、小型化と多
ピン化に限界がある。最近では、半導体搭載用基板上に
半導体素子を実装したものとして、ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌ
ｅ Ｐａｃｋａｇｅ）といったエリア実装型の新しいパ
ッケージ方式が、各社から提案されている。これらの半
導体パッケージでは、半導体素子の電極をエリア型に再
配列して、実装基板の配線端子とピッチを合わせるため
に、インターポーザと呼ばれる半導体搭載用基板上に、
半導体素子を搭載する構造が主流となっている。インタ
ーポーザには、フレキシブルプリント基板や、ガラスエ
ポキシ樹脂積層板が用いられる。
ン化に伴って、従来のようなリードフレームを使用した
形態のパッケージでは、入出力端子をパッケージ周辺に
１列配置するため、小型化かつ多ピン化を同時に実現す
るには、端子ピッチを縮小する必要があり、小型化と多
ピン化に限界がある。最近では、半導体搭載用基板上に
半導体素子を実装したものとして、ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌ
ｅ Ｐａｃｋａｇｅ）といったエリア実装型の新しいパ
ッケージ方式が、各社から提案されている。これらの半
導体パッケージでは、半導体素子の電極をエリア型に再
配列して、実装基板の配線端子とピッチを合わせるため
に、インターポーザと呼ばれる半導体搭載用基板上に、
半導体素子を搭載する構造が主流となっている。インタ
ーポーザには、フレキシブルプリント基板や、ガラスエ
ポキシ樹脂積層板が用いられる。
【０００４】最近では、さらなる小型化のため、このＣ
ＳＰを半導体チップサイズにまで小型化するＲＣＳＰ
（Ｒｅａｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が
提案されている。具体例として、半導体ウエハー表面に
スリット開口を有する接着剤付きフレキテープを接着
し、金ワイヤボンディングで電気的接続を図った後、液
状樹脂で封止し、外部接続用の半田ボールを搭載後、個
片化したもの（電気材料1999年９月号Ｐ２７−３３）が
提案されているが、半導体ウエハーと接着剤付きフレキ
テープの接着には、高精度の位置合わせが必要であり、
専用の貼り合わせ設備が必要となる。位置合わせを不要
にするため、半導体ウエハー表面に絶縁層および再配線
層を形成後、絶縁層にスリット開口部を形成する方法が
考えられるが、スリット開口部の形成方法としてレーザ
ーを用いると半導体ウエハー上のボンドパッドおよび保
護膜の損傷が懸念される。また、絶縁層として感光性樹
脂を使用し、スリット開口部を露光・現像により形成す
る方法が考えられるが、感光性樹脂がネガ型の場合、再
配線層下の絶縁層が現像され、再配線層と絶縁層の剥離
が懸念される。また、感光性樹脂がポジ型の場合も同様
に再配線層下の絶縁層の現像を完全に防止することはで
きず、再配線層と絶縁層の剥離が懸念される。
ＳＰを半導体チップサイズにまで小型化するＲＣＳＰ
（Ｒｅａｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が
提案されている。具体例として、半導体ウエハー表面に
スリット開口を有する接着剤付きフレキテープを接着
し、金ワイヤボンディングで電気的接続を図った後、液
状樹脂で封止し、外部接続用の半田ボールを搭載後、個
片化したもの（電気材料1999年９月号Ｐ２７−３３）が
提案されているが、半導体ウエハーと接着剤付きフレキ
テープの接着には、高精度の位置合わせが必要であり、
専用の貼り合わせ設備が必要となる。位置合わせを不要
にするため、半導体ウエハー表面に絶縁層および再配線
層を形成後、絶縁層にスリット開口部を形成する方法が
考えられるが、スリット開口部の形成方法としてレーザ
ーを用いると半導体ウエハー上のボンドパッドおよび保
護膜の損傷が懸念される。また、絶縁層として感光性樹
脂を使用し、スリット開口部を露光・現像により形成す
る方法が考えられるが、感光性樹脂がネガ型の場合、再
配線層下の絶縁層が現像され、再配線層と絶縁層の剥離
が懸念される。また、感光性樹脂がポジ型の場合も同様
に再配線層下の絶縁層の現像を完全に防止することはで
きず、再配線層と絶縁層の剥離が懸念される。
【０００５】以上のように小型化高集積化に対応する半
導体パッケージとして、種々の提案がされているが、生
産性、信頼性等全てが満足されるよう一層の改善が望ま
れている。
導体パッケージとして、種々の提案がされているが、生
産性、信頼性等全てが満足されるよう一層の改善が望ま
れている。
【０００６】
【発明が解決しようとする課題】本発明は、半導体チッ
プと同一サイズの半導体パッケージを、低コストで製造
する半導体パッケージの製造方法を提供するものであ
る。
プと同一サイズの半導体パッケージを、低コストで製造
する半導体パッケージの製造方法を提供するものであ
る。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、次の工程からなる半導体パッケージの
製造方法である。 １）半導体ウエハーにネガ型感光性絶縁樹脂層を積層す
る工程、 ２）前記半導体ウエハーのボンドパッドを露出させるた
め、前記ネガ型感光性絶縁樹脂層を除去する部分以外を
予め露光する工程、 ３）前記ネガ型感光性絶縁樹脂層上に銅箔を積層する工
程、 ４）銅箔上に、複数のボンドフィンガー部および複数の
ソルダーボールランド部を含む回路パターン形状の金属
レジスト層を、メッキにより形成する工程、 ５）前記金属レジスト層により銅箔をエッチングするこ
とにより、前記回路パターンを形成する工程、 ６）前記ネガ型感光性絶縁樹脂を現像することによりボ
ンドパッド用開口部を形成する工程、 ７）前記回路パターンを保護するためのソルダーレジス
トを、前記ボンドフィンガー部およびソルダーボールラ
ンド部が露出されるように形成する工程、 ８）前記半導体ウエハーのボンドパッドと前記回路パタ
ーンのボンドフィンガーとをワイヤボンディングで接続
する工程、 ９）前記ボンドパッド用開口部、ボンドフィンガー、お
よび、ワイヤを、樹脂封止する工程、 １０）前記ソルダーボールランドに半田ボールを配置し
た後に、リフローして外部端子を形成する工程、 １１）前記外部端子形成後の半導体ウエハーを、ダイシ
ングにより半導体チップのサイズに個片化する工程、 を含むことを特徴とする半導体パッケージの製造方法。
めに、本発明は、次の工程からなる半導体パッケージの
製造方法である。 １）半導体ウエハーにネガ型感光性絶縁樹脂層を積層す
る工程、 ２）前記半導体ウエハーのボンドパッドを露出させるた
め、前記ネガ型感光性絶縁樹脂層を除去する部分以外を
予め露光する工程、 ３）前記ネガ型感光性絶縁樹脂層上に銅箔を積層する工
程、 ４）銅箔上に、複数のボンドフィンガー部および複数の
ソルダーボールランド部を含む回路パターン形状の金属
レジスト層を、メッキにより形成する工程、 ５）前記金属レジスト層により銅箔をエッチングするこ
とにより、前記回路パターンを形成する工程、 ６）前記ネガ型感光性絶縁樹脂を現像することによりボ
ンドパッド用開口部を形成する工程、 ７）前記回路パターンを保護するためのソルダーレジス
トを、前記ボンドフィンガー部およびソルダーボールラ
ンド部が露出されるように形成する工程、 ８）前記半導体ウエハーのボンドパッドと前記回路パタ
ーンのボンドフィンガーとをワイヤボンディングで接続
する工程、 ９）前記ボンドパッド用開口部、ボンドフィンガー、お
よび、ワイヤを、樹脂封止する工程、 １０）前記ソルダーボールランドに半田ボールを配置し
た後に、リフローして外部端子を形成する工程、 １１）前記外部端子形成後の半導体ウエハーを、ダイシ
ングにより半導体チップのサイズに個片化する工程、 を含むことを特徴とする半導体パッケージの製造方法。
【０００８】また、本発明は、金属レジスト層が、好ま
しくは、金またはニッケル／金の２層構成からなる。
しくは、金またはニッケル／金の２層構成からなる。
【０００９】
【発明の実施の形態】以下に図面を用いて本発明の製造
方法の例について説明する。図１〜図３は、本発明によ
る半導体パッケージの製造方法の順次図である。図１a
は、ネガ型感光性絶縁樹脂層１（以下、感光性絶縁樹脂
層と云う）を半導体ウエハー１０に積層した状態を示す
もので、積層方法としては、感光性絶縁樹脂がドライフ
ィルムタイプの場合は、ロールラミネート、プレス等の
手段を用いるが、積層時のボイドを防止するため、真空
雰囲気で実施するのが好ましい。また、感光性絶縁樹脂
が液状タイプの場合は、スピンコート、印刷、カーテン
コート等の手段を用いて、塗布して乾燥することによ
り、感光性絶縁樹脂層を得ることができる。
方法の例について説明する。図１〜図３は、本発明によ
る半導体パッケージの製造方法の順次図である。図１a
は、ネガ型感光性絶縁樹脂層１（以下、感光性絶縁樹脂
層と云う）を半導体ウエハー１０に積層した状態を示す
もので、積層方法としては、感光性絶縁樹脂がドライフ
ィルムタイプの場合は、ロールラミネート、プレス等の
手段を用いるが、積層時のボイドを防止するため、真空
雰囲気で実施するのが好ましい。また、感光性絶縁樹脂
が液状タイプの場合は、スピンコート、印刷、カーテン
コート等の手段を用いて、塗布して乾燥することによ
り、感光性絶縁樹脂層を得ることができる。
【００１０】本発明に用いる感光性絶縁樹脂は、半田ボ
ールのリフロー等のプロセス耐熱性、感光性、現像性を
有する樹脂が使用されるが、現像工程での半導体ウエハ
ーのボンドパッドの浸食防止の観点から、テトラメチル
アンモニウムハイドライド（以下、ＴＭＡＨという）で
現像可能な樹脂が好ましい。例えば、フェノールノボラ
ック系樹脂が挙げられる。また、形成された感光性絶縁
樹脂層１の厚みは、半導体パッケージの実装信頼性の観
点から３０〜２００μｍ、好ましくは５０〜１５０μｍ
の範囲であることが望ましい。
ールのリフロー等のプロセス耐熱性、感光性、現像性を
有する樹脂が使用されるが、現像工程での半導体ウエハ
ーのボンドパッドの浸食防止の観点から、テトラメチル
アンモニウムハイドライド（以下、ＴＭＡＨという）で
現像可能な樹脂が好ましい。例えば、フェノールノボラ
ック系樹脂が挙げられる。また、形成された感光性絶縁
樹脂層１の厚みは、半導体パッケージの実装信頼性の観
点から３０〜２００μｍ、好ましくは５０〜１５０μｍ
の範囲であることが望ましい。
【００１１】図１ｂは、積層された感光性絶縁樹脂層１
を、半導体ウエハーのボンドパッド３が露出される様、
感光性絶縁樹脂層のボンドパッド用開口部１４に相当す
る部分（未露光部２２）以外を、予め紫外線照射により
露光し、未露光部２２を形成した状態を示すもので、開
口部のパターン２３が反復して刻まれたフォトマスク２
１を用いて露光を行うことにより、開口部１４以外の感
光性絶縁樹脂１をＵＶ硬化させる。
を、半導体ウエハーのボンドパッド３が露出される様、
感光性絶縁樹脂層のボンドパッド用開口部１４に相当す
る部分（未露光部２２）以外を、予め紫外線照射により
露光し、未露光部２２を形成した状態を示すもので、開
口部のパターン２３が反復して刻まれたフォトマスク２
１を用いて露光を行うことにより、開口部１４以外の感
光性絶縁樹脂１をＵＶ硬化させる。
【００１２】図１ｃは、積層された感光性絶縁樹脂１上
に、銅箔２を積層した状態を示すもので、積層方法とし
ては、ロールラミネート、プレス等の手段を用いるが、
積層時のボイドを防止するため、真空雰囲気で実施する
のが好ましい。
に、銅箔２を積層した状態を示すもので、積層方法とし
ては、ロールラミネート、プレス等の手段を用いるが、
積層時のボイドを防止するため、真空雰囲気で実施する
のが好ましい。
【００１３】図１ｄは、積層された銅箔２上に、回路パ
ターン形状の金属レジスト層１２を形成した状態を示す
もので、銅箔２上にドライフィルムレジストをラミネー
ト、または、液状レジストを塗布、乾燥してレジスト層
を形成した後、回路パターンが刻まれたフォトマスクを
用いて、露光・現像工程を行い、メッキレジストを形成
する。続いて、電解メッキまたは無電解メッキ法によ
り、金メッキまたはニッケル／金メッキを行い、メッキ
レジストを剥離することにより、金属レジスト層１２を
形成する。
ターン形状の金属レジスト層１２を形成した状態を示す
もので、銅箔２上にドライフィルムレジストをラミネー
ト、または、液状レジストを塗布、乾燥してレジスト層
を形成した後、回路パターンが刻まれたフォトマスクを
用いて、露光・現像工程を行い、メッキレジストを形成
する。続いて、電解メッキまたは無電解メッキ法によ
り、金メッキまたはニッケル／金メッキを行い、メッキ
レジストを剥離することにより、金属レジスト層１２を
形成する。
【００１４】図２ｅは、金属レジスト層１２により銅箔
２をエッチングして、金属レジスト層と銅箔からなる回
路パターン１３を形成した状態を示すもので、金属レジ
ストが金の場合は、塩化第２銅溶液、塩化第２鉄溶液、
又はアルカリエッチング液が使用できるが、金属レジス
トがニッケル／金の２層構成の場合は、ニッケルの溶解
防止のため、アルカリエッチング液を使用する。
２をエッチングして、金属レジスト層と銅箔からなる回
路パターン１３を形成した状態を示すもので、金属レジ
ストが金の場合は、塩化第２銅溶液、塩化第２鉄溶液、
又はアルカリエッチング液が使用できるが、金属レジス
トがニッケル／金の２層構成の場合は、ニッケルの溶解
防止のため、アルカリエッチング液を使用する。
【００１５】図２ｆは、半導体ウエハー１のボンドパッ
ド３を露出するために、感光性絶縁樹脂層１の未露光部
２２を除去して開口部１４を形成した状態を示すもの
で、未露光の感光性樹脂材料をＴＭＡＨで現像すること
により、開口部１４を形成後、感光性絶縁樹脂層１を加
熱して硬化する。感光性絶縁樹脂１上に銅箔２を積層す
る前に、開口部１４以外の部分を、予め露光しない場合
は、感光性絶縁樹脂がネガ型の場合、上記回路パターン
１３を形成後、開口部１４以外の範囲を露光後、現像工
程を経て開口部１４を形成するが、回路パターン１３直
下の感光性絶縁樹脂１は回路パターン１３により遮光さ
れるため、現像液に可溶の状態であり、回路パターン１
３直下の感光性絶縁樹脂層１が現像され、回路パターン
１３と感光性絶縁樹脂１の間で剥離が発生する。また、
感光性絶縁樹脂１上に銅箔２を積層する前に、開口部１
４以外の部分を、予め露光、現像することにより開口部
１４を形成後、銅箔２を積層する方法も考えられるが、
銅箔２のエッチング工程で、半導体ウエハー上のボンド
パッド３がエッチング液にさらされることにより、Ａｌ
が溶解し、ワイヤーボンド強度を著しく低下させる。前
記のように感光性絶縁樹脂１上に銅箔２を積層する前
に、開口部１４以外の範囲を予め露光することにより回
路パターン１３直下の感光性絶縁樹脂１の現像工程での
溶解を防止することができる。
ド３を露出するために、感光性絶縁樹脂層１の未露光部
２２を除去して開口部１４を形成した状態を示すもの
で、未露光の感光性樹脂材料をＴＭＡＨで現像すること
により、開口部１４を形成後、感光性絶縁樹脂層１を加
熱して硬化する。感光性絶縁樹脂１上に銅箔２を積層す
る前に、開口部１４以外の部分を、予め露光しない場合
は、感光性絶縁樹脂がネガ型の場合、上記回路パターン
１３を形成後、開口部１４以外の範囲を露光後、現像工
程を経て開口部１４を形成するが、回路パターン１３直
下の感光性絶縁樹脂１は回路パターン１３により遮光さ
れるため、現像液に可溶の状態であり、回路パターン１
３直下の感光性絶縁樹脂層１が現像され、回路パターン
１３と感光性絶縁樹脂１の間で剥離が発生する。また、
感光性絶縁樹脂１上に銅箔２を積層する前に、開口部１
４以外の部分を、予め露光、現像することにより開口部
１４を形成後、銅箔２を積層する方法も考えられるが、
銅箔２のエッチング工程で、半導体ウエハー上のボンド
パッド３がエッチング液にさらされることにより、Ａｌ
が溶解し、ワイヤーボンド強度を著しく低下させる。前
記のように感光性絶縁樹脂１上に銅箔２を積層する前
に、開口部１４以外の範囲を予め露光することにより回
路パターン１３直下の感光性絶縁樹脂１の現像工程での
溶解を防止することができる。
【００１６】図２ｇは、回路パターン１３を保護するた
めのソルダーレジスト１５をボンドフィンガー１６およ
びソルダーボールランド１７が露出されるように形成し
た状態を示すのもで、感光性ドライフィルムソルダーレ
ジストをラミネート、または、感光性液状ソルダーレジ
ストを塗布、乾燥して、ソルダーレジスト層を形成した
後、所定のパターンが刻まれたフォトマスクを用いて、
露光・現像工程を行い、硬化工程を経て、ソルダーレジ
スト１５を形成する。使用されるソルダーレジスト材料
は、現像工程での半導体ウエハーのボンドパッドの浸食
防止の観点から、ＴＭＡＨで現像可能な材料が好まし
い。
めのソルダーレジスト１５をボンドフィンガー１６およ
びソルダーボールランド１７が露出されるように形成し
た状態を示すのもで、感光性ドライフィルムソルダーレ
ジストをラミネート、または、感光性液状ソルダーレジ
ストを塗布、乾燥して、ソルダーレジスト層を形成した
後、所定のパターンが刻まれたフォトマスクを用いて、
露光・現像工程を行い、硬化工程を経て、ソルダーレジ
スト１５を形成する。使用されるソルダーレジスト材料
は、現像工程での半導体ウエハーのボンドパッドの浸食
防止の観点から、ＴＭＡＨで現像可能な材料が好まし
い。
【００１７】図２ｈは、半導体ウエハー１０のボンドパ
ッド３と回路パターン１３のボンドフィンガー１６を金
ワイヤ１８で接続後、開口部１４、ボンドフィンガー１
６、および、金ワイヤ１８を樹脂封止した状態を示すも
ので、感光性絶縁樹脂層１の開口部１４を通して露出さ
れた半導体ウエハー１０のボンドパッド３と回路パター
ン１３のボンドフィンガー１６を、ワイヤーボンダーを
用いて金ワイヤ１８で接続する。続いて、金ワイヤ１８
および半導体ウエハー１０の面を保護するように、エポ
キシ系液状樹脂やシリコン系エラストマー等を印刷また
はディスペンスにより、金ワイヤ１８が露出されない状
態まで供給後、硬化することにより、封止部１９を形成
する。
ッド３と回路パターン１３のボンドフィンガー１６を金
ワイヤ１８で接続後、開口部１４、ボンドフィンガー１
６、および、金ワイヤ１８を樹脂封止した状態を示すも
ので、感光性絶縁樹脂層１の開口部１４を通して露出さ
れた半導体ウエハー１０のボンドパッド３と回路パター
ン１３のボンドフィンガー１６を、ワイヤーボンダーを
用いて金ワイヤ１８で接続する。続いて、金ワイヤ１８
および半導体ウエハー１０の面を保護するように、エポ
キシ系液状樹脂やシリコン系エラストマー等を印刷また
はディスペンスにより、金ワイヤ１８が露出されない状
態まで供給後、硬化することにより、封止部１９を形成
する。
【００１８】図３ｉは、ソルダーボールランド１７に半
田ボール２０を配置、リフローして外部端子を形成後、
半導体ウエハーをダイシングにより、半導体チップのサ
イズに個片化した状態を示すもので、ソルダーボールラ
ンド１７に半田フラックスを供給後、半田ボール２０を
安着させた状態で、ＩＲリフロー炉を用いて半田ボール
２０をリフローして、ソルダーボールランドに融着す
る。その後、フラックスの残存物を除去するために洗浄
工程を行う。次に、ダイシング装置を用いて所定の半導
体チップのサイズに個片化することにより、半導体チッ
プと同一サイズの半導体パッケージを得ることができ
る。
田ボール２０を配置、リフローして外部端子を形成後、
半導体ウエハーをダイシングにより、半導体チップのサ
イズに個片化した状態を示すもので、ソルダーボールラ
ンド１７に半田フラックスを供給後、半田ボール２０を
安着させた状態で、ＩＲリフロー炉を用いて半田ボール
２０をリフローして、ソルダーボールランドに融着す
る。その後、フラックスの残存物を除去するために洗浄
工程を行う。次に、ダイシング装置を用いて所定の半導
体チップのサイズに個片化することにより、半導体チッ
プと同一サイズの半導体パッケージを得ることができ
る。
【００１９】
【実施例】以下、本発明の手段を用いた例を示すが、な
んらこれらに限定されない。
んらこれらに限定されない。
【００２０】実施例１ [ワニス調整例]フェノールノボラック（大日本インキ化
学工業（株）製、フェノライトＴＤ−２０９０−６０
Ｍ）の不揮発分７０％ＭＥＫ溶液６００ｇ（ＯＨ基約４
当量）を２ｌのフラスコ中に投入し、これにトリブチル
アミン１ｇ、およびハイドロキノン０．２ｇを添加し、
１１０℃に加温した。その中へ、グリシジルメタクリレ
ート２８４ｇ（２モル）を３０分間で滴下した後、１１
０℃で５時間攪拌反応させることにより、不揮発分約８
０％メタクリロイル基含有フェノールノボラック（メタ
クリロイル基変性率５０％）ａを得た。上記メタクリロ
イル基含有フェノールノボラックａ（メタクリロイル基
変性率５０％，ＯＨ当量３５０）を１００ｇ、ビスフェ
ノールＦ型エポキシ（日本化薬(株)製、ＲＥ−４０４
Ｓ、エポキシ当量１６５）５０ｇと、光重合開始剤とし
てベンジルジメチルケタール（チバ・ガイギー社製、イ
ルガキュア６５１）３ｇを、シクロヘキサノン６０ｇに
溶解し、硬化触媒として２−フェニル−４，５−ジヒド
ロキシメチルイミダゾール０．２ｇを添加し、フィラー
としてシリカ（アドマテックス社製、ＳＥ５１０１）２
０ｇを添加し、ネガ型感光性樹脂ワニスを作製した。
学工業（株）製、フェノライトＴＤ−２０９０−６０
Ｍ）の不揮発分７０％ＭＥＫ溶液６００ｇ（ＯＨ基約４
当量）を２ｌのフラスコ中に投入し、これにトリブチル
アミン１ｇ、およびハイドロキノン０．２ｇを添加し、
１１０℃に加温した。その中へ、グリシジルメタクリレ
ート２８４ｇ（２モル）を３０分間で滴下した後、１１
０℃で５時間攪拌反応させることにより、不揮発分約８
０％メタクリロイル基含有フェノールノボラック（メタ
クリロイル基変性率５０％）ａを得た。上記メタクリロ
イル基含有フェノールノボラックａ（メタクリロイル基
変性率５０％，ＯＨ当量３５０）を１００ｇ、ビスフェ
ノールＦ型エポキシ（日本化薬(株)製、ＲＥ−４０４
Ｓ、エポキシ当量１６５）５０ｇと、光重合開始剤とし
てベンジルジメチルケタール（チバ・ガイギー社製、イ
ルガキュア６５１）３ｇを、シクロヘキサノン６０ｇに
溶解し、硬化触媒として２−フェニル−４，５−ジヒド
ロキシメチルイミダゾール０．２ｇを添加し、フィラー
としてシリカ（アドマテックス社製、ＳＥ５１０１）２
０ｇを添加し、ネガ型感光性樹脂ワニスを作製した。
【００２１】２５μｍ厚のＰＥＴフィルム上に上記で得
たネガ型感光性樹脂ワニスを、ギャップ間隔１８０μｍ
に調節したコンマコータで流延塗布後、８０℃で２０分
乾燥させ、絶縁層厚が７０μｍのドライフィルムを得
た。上記で得たドライフィルムをロール温度８０℃、ロ
ール圧力０．３ＭＰａ、ラミネート速度０．３ｍ／分の
条件でロールラミネーターを用いて半導体ウエハーに積
層後、ボンドパッド開口部以外を、９００ｍＪの紫外線
照射条件でマスク露光し、ＰＥＴフィルムを剥離後、１
８μｍ厚の電解銅箔（三井金属鉱業（株）製）銅箔をロ
ール温度１００℃、ロール圧力０．３ＭＰａ、ラミネー
ト速度０．３ｍ／分の条件でロールラミネーターを用い
て、ネガ型感光性樹脂層上に積層した。上記銅箔上にド
ライフィルムメッキレジスト（日合モートン製）をラミ
ネートし、マスク露光、ドライフィルム現像後、スルフ
ァミン酸ニッケルメッキ浴にてニッケルメッキを５μｍ
電解メッキし、シアン金浴にて金メッキを０．３μｍ電
解メッキして、金属レジスト層を形成した。上記金属レ
ジスト層をエッチングマスクとして、アルカリエッチン
グ液にて銅箔をエッチングし、回路パターンを形成した
後、ＴＭＡＨ３％水溶液で１２０秒現像後、１５０℃で
１時間硬化することにより、感光性絶縁樹脂層に開口部
を形成した。その後、ドライフィルムソルダーレジスト
（住友ベークライト製）を真空ラミネータでラミネート
し、マスク露光、ドライフィルム現像後、硬化させ、ソ
ルダーレジストを形成、ワイヤーボンダーにて、半導体
ウエハーのボンドパッドと回路パターンを金ワイヤで電
気的に接続後、液状エポキシ封止樹脂を印刷・硬化する
ことにより、金ワイヤおよび半導体ウエハー開口部表面
を封止した。さらに、半田ボールを回路パターンのソル
ダーランド上にＩＲリフロー炉を用いて融着し、ダイシ
ング装置にて半導体チップサイズに個片化することによ
り、半導体チップと同一サイズの半導体パッケージを得
た。得られた半導体パッケージの断面を電子顕微鏡で観
察したところ、回路パターン下の感光性絶縁樹脂層に現
像工程で浸食されたような空隙は観察されなかった。
たネガ型感光性樹脂ワニスを、ギャップ間隔１８０μｍ
に調節したコンマコータで流延塗布後、８０℃で２０分
乾燥させ、絶縁層厚が７０μｍのドライフィルムを得
た。上記で得たドライフィルムをロール温度８０℃、ロ
ール圧力０．３ＭＰａ、ラミネート速度０．３ｍ／分の
条件でロールラミネーターを用いて半導体ウエハーに積
層後、ボンドパッド開口部以外を、９００ｍＪの紫外線
照射条件でマスク露光し、ＰＥＴフィルムを剥離後、１
８μｍ厚の電解銅箔（三井金属鉱業（株）製）銅箔をロ
ール温度１００℃、ロール圧力０．３ＭＰａ、ラミネー
ト速度０．３ｍ／分の条件でロールラミネーターを用い
て、ネガ型感光性樹脂層上に積層した。上記銅箔上にド
ライフィルムメッキレジスト（日合モートン製）をラミ
ネートし、マスク露光、ドライフィルム現像後、スルフ
ァミン酸ニッケルメッキ浴にてニッケルメッキを５μｍ
電解メッキし、シアン金浴にて金メッキを０．３μｍ電
解メッキして、金属レジスト層を形成した。上記金属レ
ジスト層をエッチングマスクとして、アルカリエッチン
グ液にて銅箔をエッチングし、回路パターンを形成した
後、ＴＭＡＨ３％水溶液で１２０秒現像後、１５０℃で
１時間硬化することにより、感光性絶縁樹脂層に開口部
を形成した。その後、ドライフィルムソルダーレジスト
（住友ベークライト製）を真空ラミネータでラミネート
し、マスク露光、ドライフィルム現像後、硬化させ、ソ
ルダーレジストを形成、ワイヤーボンダーにて、半導体
ウエハーのボンドパッドと回路パターンを金ワイヤで電
気的に接続後、液状エポキシ封止樹脂を印刷・硬化する
ことにより、金ワイヤおよび半導体ウエハー開口部表面
を封止した。さらに、半田ボールを回路パターンのソル
ダーランド上にＩＲリフロー炉を用いて融着し、ダイシ
ング装置にて半導体チップサイズに個片化することによ
り、半導体チップと同一サイズの半導体パッケージを得
た。得られた半導体パッケージの断面を電子顕微鏡で観
察したところ、回路パターン下の感光性絶縁樹脂層に現
像工程で浸食されたような空隙は観察されなかった。
【００２２】比較例１ ２５μｍ厚のＰＥＴフィルム上にノボラック系ネガ型感
光性樹脂のＭＥＫ溶液をギャップ間隔１８０μｍに調節
したコンマコータで流延塗布後、８０℃で２０分乾燥さ
せ、絶縁層厚が７０μｍのドライフィルムを得た。上記
で得たドライフィルムをロール温度８０℃、ロール圧力
０．３ＭＰａ、ラミネート速度０．３ｍ／分の条件でロ
ールラミネーターを用いて半導体ウエハーに積層、ＰＥ
Ｔフィルムを剥離後、１８μｍ厚の電解銅箔（三井金属
鉱業（株）製）銅箔をロール温度１００℃、ロール圧力
０．３ＭＰａ、ラミネート速度０．３ｍ／分の条件でロ
ールラミネーターを用いて、ネガ型感光性樹脂層上に積
層した。上記銅箔上にドライフィルムメッキレジスト
（日合モートン製）をラミネートし、マスク露光、ドラ
イフィルム現像後、スルファミン酸ニッケルメッキ浴に
てニッケルメッキを５μｍ電解メッキし、シアン金浴に
て金メッキを０．３μｍ電解メッキして、金属レジスト
層を形成した。上記金属レジスト層をエッチングマスク
として、アルカリエッチング液にて銅箔をエッチング
し、回路パターンを形成した後、９００ｍＪの条件でマ
スク露光、ＴＭＡＨ３％水溶液で１２０秒現像後、１５
０℃で１時間硬化することにより、感光性絶縁樹脂層に
開口部を形成した。その後、ドライフィルムソルダーレ
ジスト（住友ベークライト製）を真空ラミネータでラミ
ネートし、マスク露光、ドライフィルム現像後、硬化さ
せ、ソルダーレジストを形成、ワイヤーボンダーにて、
半導体ウエハーのボンドパッドと回路パターンを金ワイ
ヤで電気的に接続後、液状エポキシ樹脂を印刷・硬化す
ることにより、金ワイヤおよび半導体ウエハー開口部表
面を封止した。さらに、半田ボールを回路パターンのソ
ルダーランド上にＩＲリフロー炉を用いて融着し、ダイ
シング装置にて半導体チップサイズに個片化することに
より、半導体チップと同一サイズの半導体パッケージを
得た。得られた半導体パッケージの断面を電子顕微鏡で
観察したところ、回路パターン下の感光性絶縁樹脂層と
銅箔の間に剥離が観察された。
光性樹脂のＭＥＫ溶液をギャップ間隔１８０μｍに調節
したコンマコータで流延塗布後、８０℃で２０分乾燥さ
せ、絶縁層厚が７０μｍのドライフィルムを得た。上記
で得たドライフィルムをロール温度８０℃、ロール圧力
０．３ＭＰａ、ラミネート速度０．３ｍ／分の条件でロ
ールラミネーターを用いて半導体ウエハーに積層、ＰＥ
Ｔフィルムを剥離後、１８μｍ厚の電解銅箔（三井金属
鉱業（株）製）銅箔をロール温度１００℃、ロール圧力
０．３ＭＰａ、ラミネート速度０．３ｍ／分の条件でロ
ールラミネーターを用いて、ネガ型感光性樹脂層上に積
層した。上記銅箔上にドライフィルムメッキレジスト
（日合モートン製）をラミネートし、マスク露光、ドラ
イフィルム現像後、スルファミン酸ニッケルメッキ浴に
てニッケルメッキを５μｍ電解メッキし、シアン金浴に
て金メッキを０．３μｍ電解メッキして、金属レジスト
層を形成した。上記金属レジスト層をエッチングマスク
として、アルカリエッチング液にて銅箔をエッチング
し、回路パターンを形成した後、９００ｍＪの条件でマ
スク露光、ＴＭＡＨ３％水溶液で１２０秒現像後、１５
０℃で１時間硬化することにより、感光性絶縁樹脂層に
開口部を形成した。その後、ドライフィルムソルダーレ
ジスト（住友ベークライト製）を真空ラミネータでラミ
ネートし、マスク露光、ドライフィルム現像後、硬化さ
せ、ソルダーレジストを形成、ワイヤーボンダーにて、
半導体ウエハーのボンドパッドと回路パターンを金ワイ
ヤで電気的に接続後、液状エポキシ樹脂を印刷・硬化す
ることにより、金ワイヤおよび半導体ウエハー開口部表
面を封止した。さらに、半田ボールを回路パターンのソ
ルダーランド上にＩＲリフロー炉を用いて融着し、ダイ
シング装置にて半導体チップサイズに個片化することに
より、半導体チップと同一サイズの半導体パッケージを
得た。得られた半導体パッケージの断面を電子顕微鏡で
観察したところ、回路パターン下の感光性絶縁樹脂層と
銅箔の間に剥離が観察された。
【００２３】
【発明の効果】本発明の半導体パッケージの製造方法に
よれば、容易に半導体ウエハー上にワイヤボンディング
用の開口部を一括して形成することが可能であり、半導
体チップと同一サイズの半導体パッケージを低コストで
製造できる。
よれば、容易に半導体ウエハー上にワイヤボンディング
用の開口部を一括して形成することが可能であり、半導
体チップと同一サイズの半導体パッケージを低コストで
製造できる。
【図１】本発明による半導体パッケージの製造方法の例
の順次図。
の順次図。
【図２】本発明による半導体パッケージの製造方法の例
の順次図（図１の続き）。
の順次図（図１の続き）。
【図３】本発明による半導体パッケージの製造方法の例
により得られた半導体パッケージを示す図。
により得られた半導体パッケージを示す図。
１ ：ネガ型感光性絶縁樹脂層 ２ ：銅箔 ３ ：ボンドパッド １２：金属レジスト層 １３：金属レジスト／銅の２層構成からなる回路パター
ン １４：感光性絶縁樹脂の開口部 １５：ソルダーレジスト層 １６：ボンドフィンガー １７：ソルダーボールランド １８：金ワイヤ １９：封止部 ２０：外部接続用半田ボール ２１：フォトマスク ２２：感光性絶縁樹脂層の未露光部 ２３：開口部のパターン
ン １４：感光性絶縁樹脂の開口部 １５：ソルダーレジスト層 １６：ボンドフィンガー １７：ソルダーボールランド １８：金ワイヤ １９：封止部 ２０：外部接続用半田ボール ２１：フォトマスク ２２：感光性絶縁樹脂層の未露光部 ２３：開口部のパターン
Claims (2)
- 【請求項１】１）半導体ウエハーにネガ型感光性絶縁樹
脂層を積層する工程、 ２）前記半導体ウエハーのボンドパッドを露出させるた
め、前記ネガ型感光性絶縁樹脂層を除去する部分以外を
予め露光する工程、 ３）前記ネガ型感光性絶縁樹脂層上に銅箔を積層する工
程、 ４）銅箔上に、複数のボンドフィンガー部および複数の
ソルダーボールランド部を含む回路パターン形状の金属
レジスト層を、メッキにより形成する工程、 ５）前記金属レジスト層により銅箔をエッチングするこ
とにより、前記回路パターンを形成する工程、 ６）前記ネガ型感光性絶縁樹脂を現像することによりボ
ンドパッド用開口部を形成する工程、 ７）前記回路パターンを保護するためのソルダーレジス
トを、前記ボンドフィンガー部およびソルダーボールラ
ンド部が露出されるように形成する工程、 ８）前記半導体ウエハーのボンドパッドと前記回路パタ
ーンのボンドフィンガーとをワイヤボンディングで接続
する工程、 ９）前記ボンドパッド用開口部、ボンドフィンガー、お
よび、ワイヤを、樹脂封止する工程、 １０）前記ソルダーボールランドに半田ボールを配置し
た後に、リフローして外部端子を形成する工程、 １１）前記外部端子形成後の半導体ウエハーを、ダイシ
ングにより半導体チップのサイズに個片化する工程、 を含むことを特徴とする半導体パッケージの製造方法。 - 【請求項２】金属レジスト層が、金またはニッケル／金
の２層構成からなることを特徴とする請求項１記載の半
導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001088682A JP4461628B2 (ja) | 2001-03-26 | 2001-03-26 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001088682A JP4461628B2 (ja) | 2001-03-26 | 2001-03-26 | 半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002289731A true JP2002289731A (ja) | 2002-10-04 |
| JP4461628B2 JP4461628B2 (ja) | 2010-05-12 |
Family
ID=18943736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001088682A Expired - Fee Related JP4461628B2 (ja) | 2001-03-26 | 2001-03-26 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4461628B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335845A (ja) * | 2006-06-16 | 2007-12-27 | Samsung Electro-Mechanics Co Ltd | 電子素子パッケージ用印刷回路基板及びその製造方法 |
-
2001
- 2001-03-26 JP JP2001088682A patent/JP4461628B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335845A (ja) * | 2006-06-16 | 2007-12-27 | Samsung Electro-Mechanics Co Ltd | 電子素子パッケージ用印刷回路基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4461628B2 (ja) | 2010-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8169065B2 (en) | Stackable circuit structures and methods of fabrication thereof | |
| KR100425559B1 (ko) | 열경화성 수지로 제조된 스트레스 흡수층을 구비하는플립칩형 반도체 장치 및 그 제조방법 | |
| US20060030140A1 (en) | Method of making bondable leads using positive photoresist and structures made therefrom | |
| JP2002203869A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4352294B2 (ja) | 半導体装置の製造方法 | |
| JP2002043467A (ja) | 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法 | |
| JP2784122B2 (ja) | 半導体装置の製法 | |
| KR20160001827A (ko) | 인쇄회로기판 제조방법 | |
| KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
| EP1926144B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4461628B2 (ja) | 半導体パッケージの製造方法 | |
| JP7347440B2 (ja) | 半導体パッケージ用配線基板の製造方法 | |
| TW202247384A (zh) | 半導體裝置和製造半導體裝置的方法 | |
| JP2008204968A (ja) | 半導体パッケージ基板とその製造方法 | |
| KR100925669B1 (ko) | 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법 | |
| JP7196936B2 (ja) | 半導体装置用配線基板の製造方法、及び半導体装置用配線基板 | |
| JP2002076180A (ja) | 半導体パッケージの製造方法 | |
| JP3041290B1 (ja) | テープ形チップサイズパッケージの製造方法 | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| JP2005268442A (ja) | 半導体装置およびその製造方法 | |
| JP2002158313A (ja) | 半導体装置およびその製造方法 | |
| JP2002299361A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3879973B2 (ja) | 半導体装置 | |
| JP3326779B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP6849799B2 (ja) | 半導体パッケージ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080111 |
|
| A977 | Report on retrieval |
Effective date: 20091130 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100208 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20140226 |
|
| LAPS | Cancellation because of no payment of annual fees |