JP4513969B2 - 電子デバイス - Google Patents

Description

本発明は、電子デバイスに関する。

液晶パネルに駆動用の半導体チップを電気的に接続するのに、ＴＡＢ（Tape Automated Bonding）又はＣＯＦ（Chip On Film）実装が適用されている。ＴＡＢ実装又はＣＯＦ実装では、基板に形成された配線と液晶パネルの配線とを電気的に接続する。しかしながら、従来の形態によれば、ポリイミド樹脂などから形成される基板を透過して水分が浸入し、配線の電気的接続部が腐食することがある。これにより、半導体装置の信頼性の低下を招くおそれがある。
特開２００４−１３４４７１号公報

本発明の目的は、電気的接続部の腐食耐性の向上を図ることにある。

（１）本発明に係る電子デバイスは、
複数の第１の端子を有する第１の配線パターンが形成された第１の基板と、
複数の第２の端子を有する第２の配線パターンが形成された第２の基板と、
を含み、
前記第１及び第２の端子は、オーバーラップして電気的に接続されており、
前記第１の基板は、樹脂により形成され、
前記第１の基板における前記第１の端子が形成された面とは反対側の面には、複数の前記第１及び第２の端子のオーバーラップする領域を被覆する被覆層が設けられ、
前記被覆層は、前記第１の基板の前記樹脂よりも水分を透過しにくい性質を有する。本発明によれば、被覆層が第１の基板の樹脂よりも水分を透過しにくいので、外部環境からの電気的接続部の吸湿量を減らすことができる。したがって、電気的接続部の腐食耐性の向上を図ることができる。
（２）この電子デバイスにおいて、
前記第１の基板には、複数の電極を有する半導体チップが実装され、
前記第１の配線パターンは、複数の半導体チップ用端子をさらに含み、
前記電極及び前記半導体チップ用端子は、オーバーラップして電気的に接続されており、
前記被覆層は、複数の前記電極及び前記半導体チップ用端子のオーバーラップする領域をさらに被覆して設けられていてもよい。これによれば、電極及び半導体チップ用端子の電気的接続部の吸湿量も減らすことができる。
（３）この電子デバイスにおいて、
前記被覆層は、金属により形成されていてもよい。
（４）この電子デバイスにおいて、
前記被覆層は、前記第１の配線パターンと同一の金属により形成されていてもよい。
（５）この電子デバイスにおいて、
前記被覆層は、ガラスにより形成されていてもよい。
（６）この電子デバイスにおいて、
前記被覆層は、基材と、前記基材と前記第１の基板との間に設けられた金属層と、を有してもよい。
（７）この電子デバイスにおいて、
前記被覆層は、接着材料により前記第１の基板に貼り付けられていてもよい。
（８）この電子デバイスにおいて、
前記第２の基板は、電気光学パネルの一部であってもよい。

以下、本発明の実施の形態について図面を参照して説明する。

図１は、本発明の実施の形態に係る電子デバイスを示す図であり、図２は、電子デバイスの一部を拡大した断面図である。なお、図３〜図５は、それぞれ本実施の形態の変形例を示す図である。

電子デバイスは、第１の基板１０を有する。第１の基板１０は例えばフレキシブル基板又はフィルムであってもよい。第１の基板１０は、熱膨張率や湿度膨張率が、第２の基板２０よりも大きい材料で形成されていてもよい。第１の基板１０は、例えばポリイミドなどの樹脂により形成されている。第１の基板１０は、第２の基板２０よりも薄くなっていてもよい。第１の基板１０には、第１の配線パターン１２が形成されている。第１の配線パターン１２は、第１の基板１０の一方の面に形成されていてもよい。第１の配線パターン１２は、第１の基板１０に、直接形成されているものでもよいし、接着剤を介して形成されているものでもよい。第１の配線パターン１２が形成された第１の基板１０は、配線基板である。

第１の配線パターン１２は、複数の第１の端子１４を有する。第１の端子１４は、第１の基板１０の端部に形成されている。また、第１の配線パターン１２は、半導体チップ３０の電極３２と電気的に接続する複数の半導体チップ用端子１６を有する。複数の半導体チップ用端子１６は、半導体チップ３０の搭載領域内に形成されている。

図１に示す例では、電子デバイスは、第１の基板１０に実装された半導体チップ３０を含む。半導体チップ３０は、直方体（平面において長方形）になっていてもよい。半導体チップ３０は、集積回路チップ（ＩＣチップ）である。半導体チップ３０には、内部の集積回路と電気的に接続された複数の電極３２が形成されている。半導体チップ３０における平行な二辺（例えば平面において長方形の長辺）のうち一方の辺に沿って第１列の電極３２が並び、他方の辺に沿って第２列の電極３２が並んでいてもよい。例えば、この場合の電極配列について、半導体チップ３０はペリフェラル型である。第１列の電極３２と第２列の電極３２のそれぞれは、例えば、アルミニウム等で形成されたパッドと、その上に金等で形成されたバンプ等を含んでもよい。このパッドとバンプ等の間にさらにアンダーバンプメタル等の金属膜又は金属化合物膜を含んでもよい。半導体チップ３０は、第１の配線パターン１２と電気的に接続されている。詳しくは、半導体チップ３０には複数の電極３２が形成され、電極３２及び半導体チップ用端子１６が電気的に接続されている。

半導体チップ３０は、ドライバ（例えば電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の駆動回路）を内部に有するものでもよい。この場合、第１列の電極３２（外部端子１８側の電極）は、ドライバに対する入力端子であり、第２列の電極３２（第１の端子１４側の電極）は、ドライバからの出力端子である。

第１の基板１０において、第１の端子１４が形成された端部とは反対側の端部に、外部（例えば図示しない回路基板（マザーボード）等）に電気的に接続するための外部端子（アウターリード）１８が形成されていてもよい。第１の基板１０には、半導体チップ３０以外の図示しない電子部品（例えば表面実装部品）が搭載されていてもよい。

電子デバイスは、第２の基板２０を有する。第２の基板２０は例えばガラス基板であってもよい。第２の基板２０は、電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の一部であってもよい。第２の基板２０には、第２の配線パターン２２が形成されている。第２の配線パターン２２は、第２の基板２０の一方の面に形成されていてもよい。なお、液晶パネルの場合、第２の配線パターン２２は、液晶を駆動する電極（走査電極、信号電極、対向電極等）に電気的に接続されている。第２の配線パターン２２は、ＩＴＯ（Indium Tin Oxide）、Ｃｒ、Ａｌ、Ｔａなどの金属膜や金属化合物膜によって形成されていてもよい。第２の配線パターン２２は、複数の第２の端子２４を有する。第２の端子２４は、第２の基板２０の端部に形成されている。

図２に示すように、第１及び第２の端子１４，２４は、オーバーラップして電気的に接続されている。その電気的接続には、導電粒子５２を含有する異方性導電材料５０（例えばＡＣＦ（Anisotropic Conductive Film））による接合のほか、絶縁樹脂接合（例えばＮＣＰ（Non Conductive Paste）やＮＣＦ（Non Conductive Film）等を使用した接合）、合金接合（例えばＡｕ−Ａｕ又はＡｕ−Ｓｎ接合等）、はんだ接合等の既知の接合方法のいずれを適用してもよい。また、電気的接続部の周囲を被覆するようにコート材５４（例えばシリコン系樹脂）が設けられていてもよい。

電子デバイスは、被覆層４０を含む。被覆層４０は、第１の基板１０における第１の端子１４（第１の配線パターン１２）とは反対側の面に設けられ、複数の第１及び第２の端子１４，２４のオーバーラップする領域を被覆している。被覆層４０は、複数の第１及び第２の端子１４，２４の全部同士がオーバーラップする領域の全部を被覆してもよい。図２に示すように、被覆層４０における一方の端面は、複数の第１の端子１４の先端が位置する第１の基板１０の端面とがほぼ一致していてもよい。また、被覆層４０における他方の端面は、複数の第２の端子２４の先端が位置する第２の基板２０の端面よりも半導体チップ３０側に位置していてもよいし（図２参照）、第２の基板２０の当該端面とほぼ一致していてもよい。被覆層４０は、第１の端子１４の配列方向と平行な方向の幅が第１の基板１０よりも小さくてもよいし（図１参照）、第１の基板１０とほぼ同一であってもよい。第１の基板１０及び被覆層４０のそれぞれの平面形状の少なくとも１辺同士が一致していてもよい。

被覆層４０は、第１の基板１０の樹脂（例えばポリイミド樹脂）よりも水分を透過（吸湿）しにくい性質を有する。被覆層４０は、無機物質により形成されていてもよい。具体的には、被覆層４０は、図２に示すように金属（例えばＣｕ）により形成されていてもよい。その場合、被覆層４０の材料である金属は、第１の配線パターン１２の材料である金属と同一であってもよい。被覆層４０としての金属層は、スパッタ法、蒸着法、電気めっき法、無電解めっき法などにより形成することができる。被覆層４０としての金属層を第１の配線パターン１２と同一工程により（例えば同時に）形成してもよい。被覆層４０は、接着材料なしに第１の基板１０の面に形成されていてもよい。

変形例として、被覆層４０としての金属層を図示しない接着材料（例えば熱硬化性接着材料）により第１の基板１０の面に貼り付けてもよい。電子デバイスの製造方法がフィルム（又はテープ）から複数の第１の基板１０をその外形に沿って打ち抜く工程を含む場合、被覆層４０の貼り付け工程は、第１の基板１０の打ち抜き工程前後のいずれに行ってもよい。打ち抜き工程前の場合、第１の基板１０及び被覆層４０の両方を同時に打ち抜いてもよい。

本実施の形態に係る電子デバイスによれば、被覆層４０が第１の基板１０の樹脂よりも水分を透過（吸湿）しにくいので、外部環境からの電気的接続部（第１及び第２の端子１４，２４の電気的接続部）の吸湿量を減らすことができる。言い換えれば、外部から第１の基板１０を透過して浸入する水分を被覆層４０により遮ることができる。したがって、電気的接続部の腐食耐性の向上を図ることができる。また、吸湿量を減らすことができるので、第１及び第２の端子１４，２４の機械的強度（剛性）も向上する。

次に、本実施の形態に係る電子デバイスの変形例を説明する。

図３の変形例では、被覆層４２はガラスにより形成されている。これによれば、ガラスは樹脂よりも水分を透過しにくいので上述したように電気的接続部の腐食耐性の向上を図ることができる。

図４の変形例では、被覆層６０は、基材６２と、基材６２と第１の基板１０との間に設けられた金属層６４（例えばＣｕ層）と、を有する。基材６２の材質は、上述した第１の基板１０の内容が該当し、例えば樹脂により形成されたフレキシブル基板又はフィルムであってもよい。また、被覆層６０は、接着材料６６により第１の基板１０に貼り付けられていてもよい。これによれば、基材６２により支持されているので、金属層６４における第１の基板１０への貼り付けが簡単である。

図５の変形例では、被覆層７０は、複数の電極３２及び半導体チップ用端子１６のオーバーラップする領域をさらに被覆して設けられている。すなわち、被覆層７０は、第１及び第２の端子１４，２４のオーバーラップする領域と、電極３２及び半導体チップ用端子１６のオーバーラップする領域とを一体的に被覆する形状を有する。被覆層７０は、第１の配線パターン１２のうち半導体チップ用端子１６から第１の端子１４まで連続する部分の全部を被覆していてもよい。これによれば、第１及び第２の端子１２，１４の電気的接続部のみならず、電極３２及び半導体チップ用端子１６の電気的接続部の腐食耐性の向上を図ることができる。

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

図１は、本発明の実施の形態に係る電子デバイスを示す図である。 図２は、電子デバイスの一部を拡大した断面図である。 図３は、本発明の実施の形態の変形例を示す図である。 図４は、本発明の実施の形態の変形例を示す図である。 図５は、本発明の実施の形態の変形例を示す図である。

符号の説明

１０…第１の基板 １２…第１の配線パターン １４…第１の端子
１６…半導体チップ用端子 ２０…第２の基板 ２２…第２の配線パターン
２４…第２の端子 ３０…半導体チップ ３２…電極 ４０…被覆層 ４２…被覆層
６０…被覆層 ６２…基材 ６４…金属層 ６６…接着材料 ７０…被覆層

Claims (5)

1. 複数の第１の端子を有する第１の配線パターンが形成された第１の基板と、
   複数の第２の端子を有する第２の配線パターンが形成された第２の基板と、
   を含み、
   前記第１及び第２の端子は、オーバーラップして電気的に接続されており、
   前記第１の基板は、樹脂により形成され、
   前記第１の基板における前記第１の端子が形成された面とは反対側の面には、複数の前記第１及び第２の端子のオーバーラップする領域を被覆する被覆層が設けられ、
   前記被覆層は、前記第１の配線パターンと同一の金属により形成されている、電子デバイス。
2. 請求項１において、
   前記第１の配線パターンおよび前記被覆層は、銅で形成される、電子デバイス。
3. 複数の第１の端子を有する第１の配線パターンが形成された第１の基板と、
   複数の第２の端子を有する第２の配線パターンが形成された第２の基板と、
   を含み、
   前記第１及び第２の端子は、オーバーラップして電気的に接続されており、
   前記第１の基板は、樹脂により形成され、
   前記第１の基板における前記第１の端子が形成された面とは反対側の面には、複数の前記第１及び第２の端子のオーバーラップする領域を被覆する被覆層が設けられ、
   前記被覆層は、ガラスにより形成されている、電子デバイス。
4. 請求項１から３のいずれか１項に記載の電子デバイスにおいて、
   前記第１の基板には、複数の電極を有する半導体チップが実装され、
   前記第１の配線パターンは、複数の半導体チップ用端子をさらに含み、
   前記電極及び前記半導体チップ用端子は、オーバーラップして電気的に接続されており、
   前記被覆層は、複数の前記電極及び前記半導体チップ用端子のオーバーラップする領域をさらに被覆して設けられている電子デバイス。
5. 請求項１から請求項４のいずれか１項に記載の電子デバイスにおいて、
   前記第２の基板は、電気光学パネルの一部である電子デバイス。

Images