JP3685196B2 - 配線基板、半導体装置及びその製造方法並びに電子機器 - Google Patents
配線基板、半導体装置及びその製造方法並びに電子機器 Download PDFInfo
- Publication number
- JP3685196B2 JP3685196B2 JP2003331492A JP2003331492A JP3685196B2 JP 3685196 B2 JP3685196 B2 JP 3685196B2 JP 2003331492 A JP2003331492 A JP 2003331492A JP 2003331492 A JP2003331492 A JP 2003331492A JP 3685196 B2 JP3685196 B2 JP 3685196B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- semiconductor chip
- region
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
Description
前記配線基板の半導体チップを搭載するための領域に複数の電極を有する半導体チップを搭載し、前記電極と前記配線パターンとを対向させて電気的に接続すること、及び、
前記樹脂ペーストを硬化させて、前記配線基板と前記半導体チップとを固着することを含み、
前記配線パターンは、前記半導体チップを搭載するための領域の内側に配置された2つ以上の第1の部分と、前記半導体チップを搭載するための領域の外側に配置されて少なくとも2つの前記第1の部分を結ぶ第2の部分とを連続的に有する配線を含む。本発明によれば、配線パターンは、半導体チップを搭載するための領域の内側に配置された2つ以上の第1の部分と、半導体チップを搭載するための領域の外側に配置されて少なくとも2つの第1の部分を結ぶ第2の部分とを有する。すなわち、第2の部分が、半導体チップを搭載するための領域の外側に配置される。そのため、半導体チップを搭載する際に、樹脂ペーストを容易に流動させることができる。これにより、半導体チップと配線基板との間に気泡が入り込むことを防止することができ、信頼性の高い半導体装置を製造することができる。
(2)この半導体装置の製造方法において、
前記半導体チップを搭載するための領域の外形は長方形をなし、
それぞれの前記第1の部分は、前記半導体チップを搭載するための領域の外形の長辺と交差する方向に延びていてもよい。これによれば、樹脂ペーストは、半導体チップを搭載するための領域の外形の短辺に沿った方向に流動しやすくなる。そのため、容易に半導体チップと配線基板との間に樹脂ペーストを充填させることができ、さらに信頼性の高い半導体装置を製造することができる。
(3)この半導体装置の製造方法において、
それぞれの前記第1の部分は、前記半導体チップを搭載するための領域の外形の短辺に平行に延びていてもよい。これによれば、樹脂ペーストは、半導体チップを搭載するための領域の外形の短辺に沿った方向に流動しやすくなる。そのため、容易に半導体チップと配線基板との間に樹脂ペーストを充填させることができ、さらに信頼性の高い半導体装置を製造することができる。
(4)この半導体装置の製造方法において、
前記樹脂ペーストを、前記半導体チップを搭載するための領域の外形の長辺に沿って延びた形状に設けてもよい。これによれば、半導体チップと配線基板との間に樹脂ペーストを充填させることがさらに容易となる。そのため、さらに信頼性の高い半導体装置を製造することができる。
(5)本発明に係る半導体装置の製造方法は、配線パターンを有する配線基板に樹脂ペーストを設けること、その後、
前記配線基板の半導体チップを搭載するための領域に複数の電極を有する半導体チップを搭載し、前記電極と前記配線パターンとを対向させて電気的に接続すること、及び、
前記樹脂ペーストを硬化させて、前記配線基板と前記半導体チップとを固着することを含み、
前記配線パターンは、前記半導体チップを搭載するための領域の外側から内側に入って屈曲して再び外側に出るように形成された配線を含み、
前記配線は、鋭角を形成するように屈曲する部分が1つを超えないように形成されてなる。本発明によれば、配線パターンは、半導体チップを搭載するための領域の内側で、鋭角を形成するように屈曲する部分が1つを超えないように形成された配線を含む。そのため、半導体チップを搭載する際に、半導体チップを搭載するための領域の内側で、樹脂ペーストを容易に流動させることができる。これにより、半導体チップと配線基板との間に気泡が入り込むことを防止することができ、信頼性の高い半導体装置を製造することができる。
(6)この半導体装置の製造方法において、
前記半導体チップを搭載するための領域の外形は長方形をなし、
前記樹脂ペーストを、前記半導体チップを搭載するための領域の外形の長辺に沿って延びた形状に設けてもよい。これによれば、半導体チップと配線基板との間に樹脂ペーストを充填させることがさらに容易となる。そのため、さらに信頼性の高い半導体装置を製造することができる。
(7)この半導体装置の製造方法において、
前記樹脂ペーストを、前記半導体チップを搭載するための領域の中央部に設けてもよい。
(8)本発明に係る半導体装置は、上記方法によって製造されてなる。
(9)本発明に係る電子機器は、上記半導体装置を有する。
(10)本発明に係る配線基板は、電子素子を搭載するための領域を有するベース基板と、
前記ベース基板に形成された配線パターンと、
を有し、
前記配線パターンは、前記電子素子を搭載するための領域の内側に配置された2つ以上の第1の部分と、前記電子素子を搭載するための領域の外側に配置されて少なくとも2つの前記第1の部分を結ぶ第2の部分とを連続的に有する配線を含む。本発明によれば、配線パターンは、電子素子を搭載するための領域の内側に配置された2つ以上の第1の部分と、電子素子を搭載するための領域の外側に配置されて少なくとも2つの第1の部分を結ぶ第2の部分とを有する。すなわち、第2の部分が、電子素子を搭載するための領域の外側に配置される。そのため、電子素子を搭載する際に、電子素子を搭載するための領域の内側で、樹脂ペーストを容易に流動させることができる。これにより、電子素子との間に気泡が入りにくい、信頼性の高い配線基板を提供することができる。
(11)この配線基板において、
前記電子素子を搭載するための領域の外形は長方形をなし、
それぞれの前記第1の部分は、前記電子素子を搭載するための領域の外形の長辺と交差する方向に延びていてもよい。これによれば、電子素子を搭載するための領域の外形の短辺に沿った方向に、樹脂ペーストを流動させることが容易となる。そのため、電子素子と配線基板との間に気泡が入りにくい、信頼性の高い配線基板を提供することができる。
(12)この配線基板において、
それぞれの前記第1の部分は、前記電子素子を搭載するための領域の外形の短辺に平行に延びていてもよい。これによれば、電子素子を搭載するための領域の外形の短辺に沿った方向に、樹脂ペーストを流動させることが容易となる。そのため、電子素子と配線基板との間に気泡が入りにくい、信頼性の高い配線基板を提供することができる。
(13)本発明に係る配線基板は、電子素子を搭載するための領域を有するベース基板と、
前記ベース基板に形成された配線パターンと、
を有し、
前記配線パターンは、前記電子素子を搭載するための領域の外側から内側に入って屈曲して再び外側に出るように形成された配線を含み、
前記配線は、鋭角を形成するように屈曲する部分が1つを超えないように形成されてなる。本発明によれば、配線パターンは、半導体チップを搭載するための領域の内側で、鋭角を形成するように屈曲する部分が1つを超えないように形成された配線を含む。そのため、電子素子を搭載する際に、電子素子を搭載するための領域の内側で、樹脂ペーストを容易に流動させることができる。これにより、電子素子との間に気泡が入りにくい、信頼性の高い配線基板を提供することができる。
図1〜図5は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法について説明するための図である。
図7は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法について説明するための図である。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。
Claims (11)
- 配線パターンを有する配線基板に樹脂ペーストを設けること、その後、
前記配線基板の半導体チップを搭載するための領域に複数の電極を有する半導体チップを搭載し、前記電極と前記配線パターンとを対向させて電気的に接続すること、及び、
前記樹脂ペーストを硬化させて、前記配線基板と前記半導体チップとを固着することを含み、
前記配線パターンは、前記半導体チップを搭載するための領域の内側に配置された2つ以上の第1の部分と、前記半導体チップを搭載するための領域の外側に配置されて少なくとも2つの前記第1の部分を結ぶ第2の部分とを連続的に有する配線を含む半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記半導体チップを搭載するための領域の外形は長方形をなし、
それぞれの前記第1の部分は、前記半導体チップを搭載するための領域の外形の長辺と交差する方向に延びてなる半導体装置の製造方法。 - 請求項2記載の半導体装置の製造方法において、
それぞれの前記第1の部分は、前記半導体チップを搭載するための領域の外形の短辺に平行に延びてなる半導体装置の製造方法。 - 請求項2又は請求項3記載の半導体装置の製造方法において、
前記樹脂ペーストを、前記半導体チップを搭載するための領域の外形の長辺に平行に延びた形状に設ける半導体装置の製造方法。 - 配線パターンを有する配線基板に樹脂ペーストを設けること、その後、
前記配線基板の半導体チップを搭載するための領域に複数の電極を有する半導体チップを搭載し、前記電極と前記配線パターンとを対向させて電気的に接続すること、及び、
前記樹脂ペーストを硬化させて、前記配線基板と前記半導体チップとを固着することを含み、
前記配線パターンは、前記半導体チップを搭載するための領域の外側から内側に入って屈曲して再び外側に出るように形成された配線を含み、
前記配線は、鋭角を形成するように屈曲する部分が1つを超えないように形成されてなり、
前記半導体チップを搭載するための領域の外形は長方形をなし、
前記樹脂ペーストを、前記半導体チップを搭載するための領域の外形の長辺に沿った形状に設ける半導体装置の製造方法。 - 請求項1から請求項5のいずれかに記載の半導体装置の製造方法において、
前記樹脂ペーストを、前記半導体チップを搭載するための領域の中央部に設ける半導体装置の製造方法。 - 請求項1から請求項6のいずれかに記載の方法によって製造された半導体装置。
- 請求項7記載の半導体装置を有する電子機器。
- 電子素子を搭載するための領域を有するベース基板と、
前記ベース基板に形成された配線パターンと、
を有し、
前記配線パターンは、前記電子素子を搭載するための領域の内側に配置された2つ以上の第1の部分と、前記電子素子を搭載するための領域の外側に配置されて少なくとも2つの前記第1の部分を結ぶ第2の部分とを連続的に有する配線を含む配線基板。 - 請求項9記載の配線基板において、
前記電子素子を搭載するための領域の外形は長方形をなし、
それぞれの前記第1の部分は、前記電子素子を搭載するための領域の外形の長辺と交差する方向に延びてなる配線基板。 - 請求項10記載の配線基板において、
それぞれの前記第1の部分は、前記電子素子を搭載するための領域の外形の短辺に平行に延びてなる配線基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331492A JP3685196B2 (ja) | 2003-09-24 | 2003-09-24 | 配線基板、半導体装置及びその製造方法並びに電子機器 |
US10/948,075 US7262496B2 (en) | 2003-09-24 | 2004-09-23 | Wiring base with wiring extending inside and outside of a mounting region |
US11/879,993 US7547580B2 (en) | 2003-09-24 | 2007-07-19 | Method for manufacturing a semiconductor wiring base that includes a wiring base with wiring extending inside and outside of a mounting region |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331492A JP3685196B2 (ja) | 2003-09-24 | 2003-09-24 | 配線基板、半導体装置及びその製造方法並びに電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005101167A JP2005101167A (ja) | 2005-04-14 |
JP2005101167A5 JP2005101167A5 (ja) | 2005-07-07 |
JP3685196B2 true JP3685196B2 (ja) | 2005-08-17 |
Family
ID=34460144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003331492A Expired - Fee Related JP3685196B2 (ja) | 2003-09-24 | 2003-09-24 | 配線基板、半導体装置及びその製造方法並びに電子機器 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7262496B2 (ja) |
JP (1) | JP3685196B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4287882B2 (ja) * | 2007-01-22 | 2009-07-01 | シャープ株式会社 | フレキシブル基板及び半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2518569B2 (ja) | 1991-09-19 | 1996-07-24 | 三菱電機株式会社 | 半導体装置 |
JP3779789B2 (ja) * | 1997-01-31 | 2006-05-31 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
JP2000340934A (ja) | 1999-05-27 | 2000-12-08 | Matsushita Electric Ind Co Ltd | 半導体装置の装着方法 |
US6278264B1 (en) * | 2000-02-04 | 2001-08-21 | Volterra Semiconductor Corporation | Flip-chip switching regulator |
JP2001237265A (ja) | 2000-02-22 | 2001-08-31 | Sanyo Electric Co Ltd | 電気装置の接続に用いる基板 |
JP2001284413A (ja) | 2000-04-03 | 2001-10-12 | Fujitsu Ltd | 半導体装置及び半導体装置用基板 |
-
2003
- 2003-09-24 JP JP2003331492A patent/JP3685196B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-23 US US10/948,075 patent/US7262496B2/en not_active Expired - Fee Related
-
2007
- 2007-07-19 US US11/879,993 patent/US7547580B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005101167A (ja) | 2005-04-14 |
US20050112797A1 (en) | 2005-05-26 |
US7547580B2 (en) | 2009-06-16 |
US7262496B2 (en) | 2007-08-28 |
US20080014683A1 (en) | 2008-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
WO2001026155A1 (fr) | Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique | |
JP2006269605A (ja) | フレキシブル回路基板及びその製造方法 | |
JP4013071B2 (ja) | 半導体装置 | |
JP3722223B2 (ja) | 半導体装置及びその製造方法、電子モジュール並びに電子機器 | |
JP3693060B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3685196B2 (ja) | 配線基板、半導体装置及びその製造方法並びに電子機器 | |
JP3736639B2 (ja) | 半導体装置及び電子デバイス並びにそれらの製造方法 | |
JP2005321707A (ja) | 液晶表示装置 | |
JP3654113B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2000124249A (ja) | 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器 | |
JP2003332380A (ja) | 電子デバイス及びその製造方法並びに電子機器 | |
JP3722224B2 (ja) | 半導体チップ及び半導体装置並びに半導体装置の製造方法 | |
JP4905621B2 (ja) | 半導体装置及びその製造方法並びに電子機器 | |
JP4491380B2 (ja) | 半導体装置の製造方法 | |
JP2004207296A (ja) | 半導体装置及びその製造方法 | |
JP4513969B2 (ja) | 電子デバイス | |
JP2009070866A5 (ja) | ||
JP4123371B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2005340294A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 | |
JP3565142B2 (ja) | 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器 | |
JP2005101166A (ja) | 半導体装置及びその製造方法、ディスペンサ、半導体装置の製造装置並びに電子機器 | |
JP2005340292A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 | |
JP3714388B2 (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 | |
JP4720992B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050111 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3685196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |