JP2005101166A - 半導体装置及びその製造方法、ディスペンサ、半導体装置の製造装置並びに電子機器 - Google Patents
半導体装置及びその製造方法、ディスペンサ、半導体装置の製造装置並びに電子機器 Download PDFInfo
- Publication number
- JP2005101166A JP2005101166A JP2003331491A JP2003331491A JP2005101166A JP 2005101166 A JP2005101166 A JP 2005101166A JP 2003331491 A JP2003331491 A JP 2003331491A JP 2003331491 A JP2003331491 A JP 2003331491A JP 2005101166 A JP2005101166 A JP 2005101166A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- opening
- resin paste
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29016—Shape in side view
- H01L2224/29018—Shape in side view comprising protrusions or indentations
- H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】信頼性の高い半導体装置及びその製造方法、ディスペンサ、半導体装置の製造装置並びに電子機器を提供することにある。
【解決手段】半導体装置の製造方法は、配線パターン12と配線パターン12を覆う開口を有する保護膜20とを含む配線基板10に、樹脂ペースト30を、開口からの露出部を覆うとともに、保護膜20における開口の周縁に至るように設けること、その後、配線基板10に半導体チップ50を搭載し、配線パターン12と電極54とを対向させて電気的に接続すること、及び、樹脂ペースト30を硬化させて配線基板10と半導体チップ50とを固着することを含む。そして、樹脂ペースト30は、開口の中央部に凸部を有するように設ける。
【選択図】図7
【解決手段】半導体装置の製造方法は、配線パターン12と配線パターン12を覆う開口を有する保護膜20とを含む配線基板10に、樹脂ペースト30を、開口からの露出部を覆うとともに、保護膜20における開口の周縁に至るように設けること、その後、配線基板10に半導体チップ50を搭載し、配線パターン12と電極54とを対向させて電気的に接続すること、及び、樹脂ペースト30を硬化させて配線基板10と半導体チップ50とを固着することを含む。そして、樹脂ペースト30は、開口の中央部に凸部を有するように設ける。
【選択図】図7
Description
本発明は、半導体装置及びその製造方法、ディスペンサ、半導体装置の製造装置並びに電子機器に関する。
配線基板に半導体チップを固着するために、樹脂ペーストを利用することが知られている。そして、配線基板に樹脂ペーストを設けた後に、半導体チップを搭載することも知られている。このとき、配線基板と半導体チップとの間の樹脂内部に気泡が入らないようにすることができれば、半導体装置の信頼性を高めることができる。
本発明は、信頼性の高い半導体装置及びその製造方法、ディスペンサ、半導体装置の製造装置並びに電子機器を提供することにある。
特開昭60−262430号公報
(1)本発明に係る半導体装置の製造方法は、配線パターンと前記配線パターンの一部を露出させる開口が形成された前記配線パターンを覆う保護膜とを有する配線基板に、樹脂ペーストを、前記開口からの露出部を覆うとともに、前記保護膜における前記開口の周縁に至るように設けること、その後、
前記配線基板に、集積回路が形成されてなり内部と電気的に接続された電極を有する半導体チップを搭載し、前記配線パターンと前記電極とを対向させて電気的に接続すること、及び、
前記樹脂ペーストを硬化させて前記配線基板と前記半導体チップとを固着することを含み、
前記樹脂ペーストを、前記開口の中央部に凸部を有するように設ける。本発明によれば、樹脂ペーストは予め保護膜における開口の周縁に至るように設けられる。そのため、配線パターンが露出することを防止することができる。また、樹脂ペーストは、開口の中央部に凸部を有するように設けられる。そのため、半導体チップを搭載する際に、樹脂ペーストは開口の端部方向へ流動する。これにより、半導体チップと配線パターンとの間に気泡が入り込むことを防止することができ、信頼性の高い半導体装置を製造することができる。
(2)この半導体装置の製造方法において、
前記開口は長方形をなし、
前記凸部が前記開口の長辺に沿って延びる形状となるように、前記樹脂ペーストを設けてもよい。
(3)この半導体装置の製造方法において、
前記樹脂ペーストを設ける工程は、
(a)前記配線基板の前記開口の中央部に前記樹脂ペーストを設けること、及び、
(b)前記保護膜における前記開口の周縁に至るように前記樹脂ペーストを設けること、
を含んでもよい。
(4)この半導体装置の製造方法において、
前記(a)工程で、前記樹脂ペーストを、前記開口の長辺に沿って延びる形状となるように設けてもよい。
(5)この半導体装置の製造方法において、
前記(b)工程で前記樹脂ペーストを、前記(a)工程よりも流動性が高い状態で設けてもよい。これによれば、樹脂ペーストの形状を容易に制御することが可能となる。
(6)この半導体装置の製造方法において、
前記(b)工程で前記樹脂ペーストを、前記(a)工程よりも温度が高い状態で設けてもよい。
(7)この半導体装置の製造方法において、
前記(a)工程の後に、前記(b)工程を行ってもよい。
(8)この半導体装置の製造方法において、
前記(b)工程の後に、前記(a)工程を行ってもよい。
(9)本発明に係る半導体装置は、上記方法によって製造されてなる。
(10)本発明に係る電子機器は、上記半導体装置を有する。
(11)本発明に係るディスペンサは、樹脂ペーストを吐出する吐出口を有し、
前記吐出口は、長形の第1の開口領域と、前記第1の開口領域の中央部から長軸に交差する方向に拡がる第2の開口領域と、を有する。本発明によれば、樹脂ペーストを、広い範囲に設けることができる。そして、中央部付近からは、それ以外の領域よりも多量の樹脂ペーストを吐出させることができ、中央部に凸部を設けることができる。これによれば、樹脂ペーストを、配線パターン等が露出しにくく、かつ、内部に気泡が残りにくい形状に設けることができる。そのため、信頼性の高い半導体装置を製造することができる。
(12)本発明に係る半導体装置の製造装置は、上記ディスペンサを含む。これによれば、信頼性の高い半導体装置を製造することができる。
前記配線基板に、集積回路が形成されてなり内部と電気的に接続された電極を有する半導体チップを搭載し、前記配線パターンと前記電極とを対向させて電気的に接続すること、及び、
前記樹脂ペーストを硬化させて前記配線基板と前記半導体チップとを固着することを含み、
前記樹脂ペーストを、前記開口の中央部に凸部を有するように設ける。本発明によれば、樹脂ペーストは予め保護膜における開口の周縁に至るように設けられる。そのため、配線パターンが露出することを防止することができる。また、樹脂ペーストは、開口の中央部に凸部を有するように設けられる。そのため、半導体チップを搭載する際に、樹脂ペーストは開口の端部方向へ流動する。これにより、半導体チップと配線パターンとの間に気泡が入り込むことを防止することができ、信頼性の高い半導体装置を製造することができる。
(2)この半導体装置の製造方法において、
前記開口は長方形をなし、
前記凸部が前記開口の長辺に沿って延びる形状となるように、前記樹脂ペーストを設けてもよい。
(3)この半導体装置の製造方法において、
前記樹脂ペーストを設ける工程は、
(a)前記配線基板の前記開口の中央部に前記樹脂ペーストを設けること、及び、
(b)前記保護膜における前記開口の周縁に至るように前記樹脂ペーストを設けること、
を含んでもよい。
(4)この半導体装置の製造方法において、
前記(a)工程で、前記樹脂ペーストを、前記開口の長辺に沿って延びる形状となるように設けてもよい。
(5)この半導体装置の製造方法において、
前記(b)工程で前記樹脂ペーストを、前記(a)工程よりも流動性が高い状態で設けてもよい。これによれば、樹脂ペーストの形状を容易に制御することが可能となる。
(6)この半導体装置の製造方法において、
前記(b)工程で前記樹脂ペーストを、前記(a)工程よりも温度が高い状態で設けてもよい。
(7)この半導体装置の製造方法において、
前記(a)工程の後に、前記(b)工程を行ってもよい。
(8)この半導体装置の製造方法において、
前記(b)工程の後に、前記(a)工程を行ってもよい。
(9)本発明に係る半導体装置は、上記方法によって製造されてなる。
(10)本発明に係る電子機器は、上記半導体装置を有する。
(11)本発明に係るディスペンサは、樹脂ペーストを吐出する吐出口を有し、
前記吐出口は、長形の第1の開口領域と、前記第1の開口領域の中央部から長軸に交差する方向に拡がる第2の開口領域と、を有する。本発明によれば、樹脂ペーストを、広い範囲に設けることができる。そして、中央部付近からは、それ以外の領域よりも多量の樹脂ペーストを吐出させることができ、中央部に凸部を設けることができる。これによれば、樹脂ペーストを、配線パターン等が露出しにくく、かつ、内部に気泡が残りにくい形状に設けることができる。そのため、信頼性の高い半導体装置を製造することができる。
(12)本発明に係る半導体装置の製造装置は、上記ディスペンサを含む。これによれば、信頼性の高い半導体装置を製造することができる。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。図1〜図9は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。はじめに、配線基板10を用意する。図1は、本実施の形態で使用される配線基板10の概略図である。配線基板10は、有機系又は無機系のいずれの材料で形成されていてもよく、これらの複合構造であってもよい。有機系の材料から形成された配線基板10として、例えばポリイミド樹脂からなるフレキシブル基板が挙げられる。フレキシブル基板として、FPC(Flexible Printed Circuit)や、COF(Chip On Film)実装で使用されるテープを使用してもよい。また、無機系の材料から形成された配線基板10として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ樹脂が挙げられる。図1に示すように、配線基板10の全体形状はテープ状をなしてもよい。ただし、本発明の配線基板は、テープ状の基板に限られるものではない。
図1に示すように、配線基板10は配線パターン12を有する。配線パターン12は、銅(Cu)、クローム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)のうちのいずれかを積層して、あるいはいずれかの一層で形成してもよい。配線パターン12を、図示しない接着材料を介して基板10に貼り付けて、3層基板(又は3層テープ)を構成してもよい。あるいは、配線パターン12を、接着剤なしで基板に形成して2層基板(2層テープ)を構成してもよい。例えば、スパッタリング等によって配線パターン12を形成してもよいし、無電解メッキで配線パターン12を形成するアディティブ法を適用してもよい。配線パターン12は、ハンダ、スズ、金、ニッケル等でメッキされていてもよい。基板10には図示しないメッキリードが形成されていてもよく、メッキリードを配線パターン12と電気的に接続するように形成してもよい。こうすることで、メッキリードを介して配線パターン12にメッキ処理を行うことができる。
図1に示すように、配線基板10は保護膜20を有する。保護膜20を、レジストと称してもよい。保護膜20は、配線パターン12を覆うように形成されてなる。保護膜20によって、配線パターン12の耐食性が向上し、また、配線パターン12のショートを防止できる等、半導体装置の信頼性を高めることができる。図1に示すように、保護膜20は開口22を有する。開口22の形状は特に限定されないが、矩形であることが一般的である。例えば図1に示すように、開口22の形状は、長方形であってもよい。あるいは、開口22の形状は、正方形であってもよい(図示せず)。開口22は、配線パターン12の一部を露出させる。配線パターン12の開口22から露出した部分が、後述するように、半導体チップ50との電気的な接続に利用される。
本実施の形態に係る半導体装置の製造方法は、図2及び図3に示すように、配線基板10に樹脂ペースト30を設けることを含む。樹脂ペースト30の材料は特に限定されないが、例えばエポキシ樹脂であってもよい。樹脂ペースト30は、絶縁性のペースト(NCP)であってもよい。あるいは、樹脂ペースト30は、内部に導電粒子(図示せず)を含む異方性導電ペースト(ACP)であってもよい。なお、図3は、図2のIII−III線断面の一部拡大図である。
本実施の形態では、樹脂ペースト30を、開口22からの露出部を覆うように設ける。また、樹脂ペースト30を、保護膜20における開口22の周縁に至るように設ける(図2及び図3参照)。これにより、配線基板10における開口22から露出した部分を、樹脂ペースト30によって完全に覆うことができる。そのため、配線パターン12の耐食性を向上させること等が可能となり、信頼性の高い半導体装置を製造することができる。
図2及び図3に示すように、本実施の形態では、樹脂ペースト30を、保護膜20の開口22の中央部に凸部32を有するように設ける。これにより、後述する、配線基板10に半導体チップ50を搭載する工程で、樹脂ペースト30は開口22の端部方向に流動する。そのため、樹脂ペースト30は、配線基板10と半導体チップ50との間に充填される。すなわち、配線基板10と半導体チップ50との間に気泡が入り込まないように、半導体チップ50を搭載することができる。これにより、信頼性の高い半導体装置を製造することができる。なお、開口22が長方形をなす場合、凸部32が開口22の長辺に沿って延びる形状となるように、樹脂ペースト30を設けてもよい(図2参照)。これにより、配線基板10と半導体チップ50との間に、樹脂ペースト30を充填させることが容易となる。なお、開口22は正方形をなしていてもよく、このとき凸部32は、正方形の中心(対角線の交点)に設けられてもよい。
樹脂ペースト30は、1つの工程でこれを設けてもよい。例えば、図4に示すディスペンサ40を利用して、樹脂ペースト30を形成してもよい。ディスペンサ40は、吐出口42を有する。図5は、ディスペンサ40の吐出口42の平面図である。吐出口42は、長形の第1の開口領域44と、第1の開口領域44の中央部から長軸に交差する方向に拡がる第2の開口領域46と、を有する。なお、第2の開口領域46は、第1の開口領域44の両側に形成されてもよく(図5参照)、第1の開口領域44の一方側のみに形成されていてもよい(図示せず)。吐出口42は、長形の第1の開口領域44を有する。そのため、樹脂ペースト30を広い領域に塗布することができる。これにより、配線基板10の開口22からの露出部を覆うように、樹脂ペースト30を設けることができる。特に、開口22が長方形をなす場合、第1の開口領域44の長軸方向の長さを、開口22の短辺以上の長さとすることで、開口22からの露出部を覆うように樹脂ペースト30を設けることができる。また、吐出口42は、第1の開口領域44の中央部から長軸に交差する方向に広がる第2の開口領域46を有する。そのため、吐出口42の中央部付近では、それ以外の領域よりも多量の樹脂ペーストを吐出させることができる。これにより、開口22の中央部に凸部32を有するように、樹脂ペースト30を設けることができる。このとき、図3に示すように、樹脂ペースト30は一体的に形成される。そして、ディスペンサ40を含む半導体装置の製造装置を利用すれば、効率よく半導体装置を製造することができる。
本実施の形態に係る半導体装置の製造方法は、図6及び図7に示すように、配線基板10に半導体チップ50を搭載することを含む。なお、本工程は、配線基板10に樹脂ペースト30を設ける工程の後に行う。先に述べたように、樹脂ペースト30は開口22の中央部に凸部32を有するように設けられる。そのため、樹脂ペースト30を設けた後に半導体チップ50を搭載することで、樹脂ペースト30は開口22の端部方向へ流動する。これにより、配線基板10と半導体チップ50との間に気泡が入り込むことを防止することができるため、信頼性の高い半導体装置を製造することができる。半導体チップ50の形状は特に限定されない。例えば、半導体チップ50の平面形状は、長方形であってもよい(図6参照)。半導体チップ50には、トランジスタやメモリ素子等からなる集積回路52が形成されている(図7参照)。半導体チップ50は、内部と電気的に接続した複数の電極54を有してもよい。電極54は、例えば、パッドと該パッド上に設けられたバンプとを含んでもよい。そして、図8に示すように、電極54と配線パターン12とを対向させて電気的に接続する。このとき、電極54を、配線パターン12の開口22から露出した部分と対向させる。すなわち、配線パターン12の開口22から露出した部分が、半導体チップ50(電極54)との電気的な接続に利用される。半導体チップ50は、図6及び図7に示すように、開口22とオーバーラップするように搭載する。これにより、電極54と配線パターン12との電気的な接続を図ることができる。電極54と配線パターン12とを接触させて、両者の電気的な接続を図ってもよい(図8参照)。あるいは、樹脂ペーストとしてACFを使用する場合、電極54と配線パターン12との間に導電粒子を介在させて、該導電粒子を介して電気的な接続を図ってもよい。なお、図7は、図6のVII−VII線断面の一部拡大図である。
本実施の形態に係る半導体装置の製造方法は、樹脂ペースト30を硬化させて、配線基板10と半導体チップ50とを固着することを含む(図8参照)。半導体チップ50を、配線基板10に搭載した後に、樹脂ペースト30を硬化させる処理(加熱処理や紫外線照射処理等)を行って、配線基板10と半導体チップ50とを固着してもよい。あるいは、半導体チップ50を配線基板10に搭載する工程と、樹脂ペースト30を硬化させる工程とを同時に行ってもよい。例えば、樹脂ペーストとして熱硬化性樹脂を利用する場合、過熱しながら半導体チップ50を配線基板10に搭載することで、これらの工程を同時に行ってもよい。
そして、検査工程や、配線基板10を切断する工程等を経て、図9に示す、半導体装置1を製造してもよい。また、図10には、半導体装置1を有する表示デバイス1000を示す。表示デバイス1000は、例えば液晶表示デバイスやEL(Electrical Luminescence)表示デバイスであってもよい。さらに、半導体装置1を有する電子機器として、図11にノート型パーソナルコンピュータ2000を、図12に携帯電話3000を、それぞれ示す。
本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、樹脂ペースト30を、配線基板10の開口22の中央部に樹脂ペースト30を設ける(a)工程と、保護膜20における開口22の周縁に至るように樹脂ペースト30を設ける(b)工程と、によって設けてもよい。このとき、図13(A)及び図13(B)に示すように、先に(a)工程を行って、配線基板10の開口22の中央部に樹脂ペースト30を設け(図13(A)参照)、その後、(b)工程を行って、保護膜20における開口22の周縁に至るように樹脂ペースト30を設けてもよい(図13(B)参照)。あるいは、図14(A)及び図14(B)に示すように、先に(b)工程を行って、保護膜20における開口22の周縁に至るように樹脂ペースト30を設け(図14(A)参照)、その後、(a)工程を行って、開口22の中央部に樹脂ペースト30を設けてもよい(図14(B)参照)。すなわち、これらの方法によって、中央部に凸部を有し、保護膜20における開口22の周縁に至るように樹脂ペースト30を設けてもよい(図13(B)及び図14(B)参照)。なお、(a)工程では、樹脂ペースト30を、開口22の中央部のみに設けてもよい(図13(A)及び図14(B)参照)。開口22が長方形をなす場合、(a)工程で、樹脂ペースト30を、開口22の長辺に沿って延びる形状となるように設けてもよい。また、(b)工程は、例えば、長形の吐出口を有するディスペンサ(図示せず)を利用して行ってもよい。これにより、(b)工程を容易に行うことができる。
本変形例に係る半導体装置の製造方法では、(b)工程で、樹脂ペースト30を、(a)工程よりも流動性が高い状態で設けてもよい。これによれば、容易に、凸部を有し、かつ、開口22を覆うように樹脂ペースト30を設けることができる。このとき、(b)工程で、樹脂ペースト30を、(a)工程よりも温度が高い状態で設けてもよい。樹脂ペーストは、一般的に、その温度を高くすると流動性が増すためである。なお、樹脂ペースト30として熱硬化性の樹脂を利用する場合、樹脂ペースト30を設けた後に、これを硬化させるための熱処理を行う。このとき、はじめに温度の低い状態(流動性の低い状態)で樹脂ペースト30を設け、その後、温度が高い状態(流動性の高い状態)で樹脂ペースト30を設ければ、その後効率よく熱処理を行うことができる。すなわち、はじめに、開口22の中央部に樹脂ペースト30を設け(図13(A)参照)、その後、開口22の周縁に至るように樹脂ペースト30を設ける(図13(B)参照)ことで、効率よく半導体装置を製造することができる。ただし、(a)工程と(b)工程とを、異なる粘性を有する、異なる樹脂ペーストを利用して行ってもよい。なお、以上に説明した変形例では、具体的に説明した内容以外の点については、上述した実施の形態と同じ内容が当てはまり、同じ効果を達成することができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
10 配線基板、 12 配線パターン、 20 保護膜、 22 開口、 30 樹脂ペースト、 32 凸部、 40 ディスペンサ、 42 吐出口、 44 第1の開口領域、 46 第2の開口領域、 50 半導体チップ、 52 集積回路、 54 電極
Claims (12)
- 配線パターンと前記配線パターンの一部を露出させる開口が形成された前記配線パターンを覆う保護膜とを有する配線基板に、樹脂ペーストを、前記開口からの露出部を覆うとともに、前記保護膜における前記開口の周縁に至るように設けること、その後、
前記配線基板に、集積回路が形成されてなり内部と電気的に接続された電極を有する半導体チップを搭載し、前記配線パターンと前記電極とを対向させて電気的に接続すること、及び、
前記樹脂ペーストを硬化させて前記配線基板と前記半導体チップとを固着することを含み、
前記樹脂ペーストを、前記開口の中央部に凸部を有するように設ける半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記開口は長方形をなし、
前記凸部が前記開口の長辺に沿って延びる形状となるように、前記樹脂ペーストを設ける半導体装置の製造方法。 - 請求項1又は請求項2記載の半導体装置の製造方法において、
前記樹脂ペーストを設ける工程は、
(a)前記配線基板の前記開口の中央部に前記樹脂ペーストを設けること、及び、
(b)前記保護膜における前記開口の周縁に至るように前記樹脂ペーストを設けること、
を含む半導体装置の製造方法。 - 請求項2を引用する請求項3記載の半導体装置の製造方法において、
前記(a)工程で、前記樹脂ペーストを、前記開口の長辺に沿って延びる形状となるように設ける半導体装置の製造方法。 - 請求項3又は請求項4記載の半導体装置の製造方法において、
前記(b)工程で前記樹脂ペーストを、前記(a)工程よりも流動性が高い状態で設ける半導体装置の製造方法。 - 請求項5記載の半導体装置の製造方法において、
前記(b)工程で前記樹脂ペーストを、前記(a)工程よりも温度が高い状態で設ける半導体装置の製造方法。 - 請求項3から請求項6のいずれかに記載の半導体装置の製造方法において、
前記(a)工程の後に、前記(b)工程を行う半導体装置の製造方法。 - 請求項3から請求項6のいずれかに記載の半導体装置の製造方法において、
前記(b)工程の後に、前記(a)工程を行う半導体装置の製造方法。 - 請求項1から請求項8のいずれかに記載の方法によって製造された半導体装置。
- 請求項9記載の半導体装置を有する電子機器。
- 樹脂ペーストを吐出する吐出口を有し、
前記吐出口は、長形の第1の開口領域と、前記第1の開口領域の中央部から長軸に交差する方向に拡がる第2の開口領域と、を有するディスペンサ。 - 請求項11記載のディスペンサを含む半導体装置の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331491A JP2005101166A (ja) | 2003-09-24 | 2003-09-24 | 半導体装置及びその製造方法、ディスペンサ、半導体装置の製造装置並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331491A JP2005101166A (ja) | 2003-09-24 | 2003-09-24 | 半導体装置及びその製造方法、ディスペンサ、半導体装置の製造装置並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005101166A true JP2005101166A (ja) | 2005-04-14 |
Family
ID=34460143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003331491A Withdrawn JP2005101166A (ja) | 2003-09-24 | 2003-09-24 | 半導体装置及びその製造方法、ディスペンサ、半導体装置の製造装置並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005101166A (ja) |
-
2003
- 2003-09-24 JP JP2003331491A patent/JP2005101166A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3722223B2 (ja) | 半導体装置及びその製造方法、電子モジュール並びに電子機器 | |
JP3693060B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3654113B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004207296A (ja) | 半導体装置及びその製造方法 | |
US20050127493A1 (en) | Semiconductor device and electronic device, and methods for manufacturing thereof | |
JP2005101166A (ja) | 半導体装置及びその製造方法、ディスペンサ、半導体装置の製造装置並びに電子機器 | |
JP2003332380A (ja) | 電子デバイス及びその製造方法並びに電子機器 | |
JP3685196B2 (ja) | 配線基板、半導体装置及びその製造方法並びに電子機器 | |
JP4491380B2 (ja) | 半導体装置の製造方法 | |
JP2003197812A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2007042868A (ja) | 半導体装置 | |
US20030159282A1 (en) | Wiring board and method of fabricating the same, semiconductor device, and electronic instrument | |
JP7416607B2 (ja) | 半導体装置 | |
JP2009070866A5 (ja) | ||
JP4310631B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006173435A (ja) | 配線基板、半導体装置及びその製造方法 | |
JP2007067317A (ja) | 半導体装置の実装構造、及び半導体装置の実装方法 | |
US20190373713A1 (en) | Stacked structure and method for manufacturing the same | |
JP2001358245A (ja) | 配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2005259988A (ja) | 多層配線基板及びその製造方法 | |
JP2005197412A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
JP2005223067A (ja) | 電子デバイス及びその製造方法 | |
JP2002026083A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2007035942A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061205 |