JP2007042868A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007042868A
JP2007042868A JP2005225452A JP2005225452A JP2007042868A JP 2007042868 A JP2007042868 A JP 2007042868A JP 2005225452 A JP2005225452 A JP 2005225452A JP 2005225452 A JP2005225452 A JP 2005225452A JP 2007042868 A JP2007042868 A JP 2007042868A
Authority
JP
Japan
Prior art keywords
semiconductor device
straight line
semiconductor substrate
resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005225452A
Other languages
English (en)
Other versions
JP4273347B2 (ja
Inventor
Shuichi Tanaka
秀一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005225452A priority Critical patent/JP4273347B2/ja
Priority to CNB2006101009992A priority patent/CN100452374C/zh
Priority to EP06016109A priority patent/EP1750304A2/en
Priority to US11/497,578 priority patent/US7576424B2/en
Priority to TW095128496A priority patent/TWI309867B/zh
Publication of JP2007042868A publication Critical patent/JP2007042868A/ja
Application granted granted Critical
Publication of JP4273347B2 publication Critical patent/JP4273347B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 実装性に優れた半導体装置を提供する。
【解決手段】 半導体装置は、電極１４が形成されてなる半導体基板１０と、半導体基板１０上に形成された、１つの直線１００に沿って配列されてなる複数の樹脂突起２０と、樹脂突起２０上に形成された、電極１４と電気的に接続されてなる複数の電気的接続部３０と、を含む。複数の樹脂突起２０は、それぞれ、直線１００に交差する方向に延びる形状をなす。
【選択図】 図１

Description

本発明は、半導体装置に関する。
配線基板に半導体装置が実装されたタイプの電子モジュールが知られている。信頼性の高い電子モジュールを製造するためには、配線基板の配線パターンと半導体装置の電気的接続部とを電気的に接続させることが重要である。
本発明の目的は、実装性の高い半導体装置を提供することにある。
特開平２−２７２７３７号公報
（１）本発明に係る半導体装置は、電極が形成されてなる半導体基板と、
前記半導体基板上に形成された、１つの直線に沿って配列されてなる複数の樹脂突起と、
前記樹脂突起上に形成された、前記電極と電気的に接続されてなる複数の電気的接続部と、
を含み、
前記複数の樹脂突起は、それぞれ、前記直線に交差する方向に延びる形状をなす。本発明によると、実装性に優れた半導体装置を提供することができる。
（２）この半導体装置において、
前記樹脂突起は、前記直線と斜めに交差するように延びる形状をなしていてもよい。
（３）この半導体装置において、
前記樹脂突起は、前記直線と直交するように延びる形状をなしていてもよい。
（４）この半導体装置において、
前記半導体基板は半導体チップであり、
前記直線は、前記半導体基板の前記電極が形成された面の辺に沿って延びていてもよい。
（５）この半導体装置において、
前記半導体基板の前記電極が形成された面は長方形をなし、
前記直線は、前記長方形の長辺に沿って延びていてもよい。
（６）この半導体装置において、
それぞれの前記樹脂突起上には、複数の前記電気的接続部が形成されていてもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。また、本発明は、以下の実施の形態及び変形例を自由に組み合わせたものを含むものとする。
図１（Ａ）〜図３は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。ここで、図１（Ａ）は、本発明を適用した実施の形態に係る半導体装置１の上視図である。ただし、図１（Ａ）では、説明のため、電極１４及び電気的接続部３０（配線３２）については省略してある。また、図１（Ｂ）は、図１（Ａ）の一部拡大図であり、図１（Ｃ）は、図１（Ｂ）のIC−IC線断面図である。
本実施の形態に係る半導体装置は、半導体基板１０を含む。半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、図１（Ａ）に示すように、チップ状をなしていてもよい。すなわち、半導体基板１０は半導体チップであってもよい。あるいは、半導体基板１０は、ウエハ状をなしていてもよい（図示せず）。このとき、半導体基板１０は、複数の半導体チップ（半導体装置）となる領域を含んでいてもよい。半導体基板１０には、集積回路１２が形成されていてもよい（図１（Ｃ）参照）。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体基板１０がチップ状をなす場合、半導体基板１０の集積回路１２が形成された面（能動面）は長方形をなしていてもよい（図１（Ａ）参照）。ただし、半導体基板１０の能動面は、正方形をなしていてもよい（図示せず）。
半導体基板１０には、図１（Ｂ）及び図１（Ｃ）に示すように、複数の電極１４が形成されてなる。電極１４は、例えば、半導体基板１０の集積回路１２が形成された面（能動面）に形成されていてもよい。電極１４は、半導体基板１０の１つの辺に沿って配列されていてもよい。電極１４は、半導体基板１０の複数の辺に沿って配列されていてもよい。半導体基板１０の能動面が長方形をなす場合、電極１４は、その２つの長辺（のみ）に沿って配列されていてもよい。ただし、半導体装置は、半導体基板１０の能動面の短辺に沿って配列された電極をさらに含んでいてもよい（図示せず）。電極１４は、半導体基板１０の１つの辺に沿って一列に配列されていてもよい。ただし、電極１４は、１つの辺に沿って複数列に配列されていてもよい（図示せず）。
電極１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない導電体を含めて、電極１４と称してもよい。電極１４は、半導体基板の内部配線（電極）の一部であってもよい。電極１４は、アルミニウム又は銅等の金属で形成されていてもよい。
半導体基板１０は、図１（Ｃ）に示すように、パッシベーション膜１６を有していてもよい。パッシベーション膜１６は、電極１４を露出させるように形成されていてもよい。パッシベーション膜１６は、電極１４を露出させる開口を有していてもよい。パッシベーション膜は、例えば、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。あるいは、パッシベーション膜１６は、ポリイミド樹脂などの有機絶縁膜であってもよい。
本実施の形態に係る半導体装置は、図１（Ａ）〜図１（Ｃ）に示すように、複数の樹脂突起２０を含む。樹脂突起２０は、半導体基板１０上に形成されてなる。複数の樹脂突起２０は、１つの直線１００に沿って配列されてなる。すなわち、本実施の形態に係る半導体装置は、１つの直線１００に沿って配列されたグループに分けることが可能な複数の樹脂突起２０を含むと言ってもよい。このとき、樹脂突起２０は、１つ又は複数のグループに分けることができるように設けられていてもよい。また、直線１００は、半導体基板１０（半導体チップ）の外形の１つの辺に沿って延びる直線であってもよい。半導体基板１０の電極１４が形成された面の外形が長方形をなす場合、直線１００は、その長辺に沿って延びる直線であってもよい。すなわち、複数の樹脂突起２０は、半導体チップの長辺に沿って配列されていてもよい。なお、複数の樹脂突起２０は、間隔をあけて配列されていてもよい。
樹脂突起２０は、それぞれ、直線１００に交差する方向に延びる形状をなす。樹脂突起２０は、図１（Ａ）及び図１（Ｂ）に示すように、直線１００と斜めに交差するように延びる形状をなしていてもよい。樹脂突起２０は、例えば、半導体基板１０（半導体チップ）の中心から放射状に延びる直線に沿って延びる形状をなしていてもよい。
樹脂突起２０の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起２０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）、フェノール樹脂等の樹脂で形成されていてもよい。
本実施の形態に係る半導体装置は、複数の電気的接続部３０を含む。電気的接続部３０は、樹脂突起２０上に形成されてなる。このとき、１つの樹脂突起２０上に、複数の電気的接続部３０が形成されていてもよい（図１（Ｂ）参照）。あるいは、１つの樹脂突起２０上に、１つの電気的接続部３０のみが形成されていてもよい（図示せず）。電気的接続部３０は、それぞれ、電極１４と電気的に接続されていてもよい。例えば、電気的接続部３０は、電極１４上から引き出されて樹脂突起２０上に至るように形成された配線３２の一部（樹脂突起２０とオーバーラップする領域）を指していてもよい。このとき、電気的接続部３０は、配線３２のうち、外部端子として利用される部分を指していてもよい。なお、配線３２は、樹脂突起２０の両側で、半導体基板１０（パッシベーション膜１６）と接触するように形成されてもよい。また、配線３２は、直線１００と交差する方向に延びていてもよい。
配線３２（電気的接続部３０）の構造及び材料は、特に限定されるものではない。例えば、配線３２は、単層で形成されていてもよい。あるいは、配線３２は、複数層で形成されていてもよい。このとき、配線３２は、チタンタングステンによって形成された第１の層と、金によって形成された第２の層とを含んでいてもよい（図示せず）。
本実施の形態に係る半導体装置１は、以上の構成をなしていてもよい。半導体装置１によると、実装性に優れた半導体装置を提供することができる。すなわち、半導体装置１によると、信頼性の高い電子モジュール１０００（図３参照）を、効率よく製造することが可能になる。以下、その効果について説明する。
半導体装置１を配線基板４０に実装する方法は特に限定されないが、図２（Ａ）〜図２（Ｃ）を参照して、その一例について説明する。はじめに、配線基板４０について説明する。配線基板４０は、ベース基板４２と配線パターン４４とを含んでいてもよい。ベース基板４２の材料は特に限定されず、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。ベース基板４２として、無機系の材料から形成された基板を利用してもよい。このとき、ベース基板４２は、セラミックス基板やガラス基板であってもよい。ベース基板４２がガラス基板である場合、配線基板４０は、電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の一部であってもよい。配線パターン４４は、ＩＴＯ（Indium Tin Oxide）、Ｃｒ、Ａｌなどの金属膜、金属化合物膜、又は、それらの複合膜によって形成されていてもよい。このとき、配線パターン４４は、液晶を駆動する電極（走査電極、信号電極、対向電極等）に電気的に接続されていてもよい。あるいは、ベース基板４２は、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムであってもよい。あるいは、ベース基板４２としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。このとき、配線パターン４４は、例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のうちのいずれかを積層して形成されていてもよい。そして、配線パターン４４は、電気的接続部４５を含む。電気的接続部４５は、配線パターン４４のうち、他の部材との電気的な接続に利用される部分である。また、配線パターン４４は、その一部がベース基板４２の内側を通るように形成されていてもよい（図示せず）。
以下、配線基板４０に半導体装置１を搭載する工程について説明する。はじめに、図２（Ａ）に示すように、半導体装置１を配線基板４０上に配置して、半導体装置１の電気的接続部３０（樹脂突起２０）と配線基板４０の配線パターン４４（電気的接続部４５）とが対向するように位置合わせをする。このとき、半導体装置１と配線基板４０との間に接着剤５０を設けておいてもよい。接着剤５０は、図２（Ａ）に示すように、配線基板４０上に設けてもよい。接着剤５０は、例えば、フィルム状の接着剤を利用してもよい。あるいは、接着剤５０として、ペースト状の接着剤を利用してもよい。接着剤５０は、絶縁性の接着剤であってもよい。接着剤５０は、樹脂系接着剤であってもよい。その後、図２（Ｂ）に示すように、半導体装置１と配線基板４０とを押圧する。本工程で、樹脂突起２０によって、接着剤５０を流動させてもよい（図２（Ｂ）参照）。そして、電気的接続部３０と配線パターン４４（電気的接続部４５）とを接触させる（図２（Ｃ）参照）。本工程は、加熱環境下で行ってもよい。これにより、接着剤５０の流動性を高めることができる。なお、本工程では、半導体基板１０と配線基板４０とによって樹脂突起２０を押しつぶして、樹脂突起２０を弾性変形させてもよい（図２（Ｃ）参照）。これにより、樹脂突起２０の弾性力によって、電気的接続部３０と電気的接続部４５（配線パターン４４）とを押し付けることができるため、電気的な接続信頼性の高い電子モジュールを製造することができる。そして、接着剤５０を硬化させて、図２（Ｃ）に示すように、接着層５２を形成してもよい。接着層５２によって、半導体基板１０と配線基板４０との間隔を維持してもよい。すなわち、接着層５２によって、樹脂突起２０が弾性変形した状態を維持してもよい。例えば、樹脂突起２０を押しつぶした状態で接着剤５０を硬化させることで、樹脂突起２０が弾性変形した状態を維持することができる。
以上の工程によって、半導体装置１を、配線基板４０に実装してもよい。さらに、検査工程などを経て、図３に示す電子モジュール１０００を製造してもよい。電子モジュール１０００は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。そして、半導体装置１（半導体基板１０）は、表示デバイスを制御するドライバＩＣであってもよい。
先に説明したように、半導体装置１を配線基板４０に実装する工程で、予め、半導体装置１と配線基板４０との間に接着剤５０を設けておく場合には、樹脂突起２０（電気的接続部３０）によって接着剤５０を流動させることになる。このとき、半導体装置１の電気的接続部３０と配線パターン４４（電気的接続部４５）とを電気的に接続させるためには、電気的接続部３０と電気的接続部４５との間に、接着剤５０が残らないように半導体装置１の実装工程を行うことが重要である。言い換えると、配線基板４０に半導体装置１を実装する工程で、電気的接続部３０と電気的接続部４５との間から、接着剤５０を効率よく排出させることができれば、信頼性の高い電子モジュールを効率よく製造することが可能である。すなわち、半導体装置１と配線基板４０との間で接着剤５０を効率よく流動させることができれば、信頼性の高い電子モジュールを、効率よく製造することができる。
ところで、先に説明したように、半導体装置１は、１つの直線１００に沿って配列された複数の樹脂突起２０を含む。そして、樹脂突起２０は、直線１００と交差する方向に延びる形状をなす。そのため、半導体装置１によると、接着剤５０を、直線１００と交差する方向に流動させやすくなる。詳しくは、半導体装置１によると、接着剤５０は、隣り合う２つの樹脂突起２０の間を流動することができる。すなわち、接着剤５０は、樹脂突起２０の間を通って、直線１００と交差する方向に流動することができる。また、樹脂突起２０は、直線１００と交差する方向に延びる形状をなす。そのため、接着剤５０が直線１００と交差する方向に流動する場合には、接着剤５０は、樹脂突起２０に沿って流動する。すなわち、樹脂突起２０によって、接着剤５０の流動方向が制御される。このことから、半導体装置１によると、実装時の接着剤５０の流動抵抗を小さくすることができる。そのため、半導体装置１によると、実装時に、接着剤５０が、樹脂突起２０と配線基板４０（電気的接続部４５）との間に残りにくくなり、電気的接続部３０と電気的接続部４５とを、確実に電気的に接続させることができる。また、接着剤５０の流動抵抗が小さくなることから、半導体装置１を、効率よく実装することができる。
すなわち、本実施の形態に係る半導体装置によると、信頼性の高い電子モジュールを、効率よく製造することが可能な半導体装置を提供することができる。
図４及び図５は、本発明を適用した実施の形態の変形例に係る半導体装置について説明するための図である。
図４に示す例では、樹脂突起２１は、直線１００に直交するように延びる形状をなす。また、図４に示す例では、電極１４は、直線１００に交差する方向に並んで配列されていてもよい。言い換えると、電極１４は、直線１００に交差する方向に延びる複数のグループに分けることができるように配置されていてもよい。このとき、当該グループは、樹脂突起２１と平行に配列された複数の電極１４によって構成されていてもよい。
図５に示す例では、樹脂突起２２は、中心が半導体基板１０の対角線の交点と一致する仮想の円又は楕円（図示せず）の接線方向に延びる形状をなす。
これらの半導体装置によっても、半導体装置１と同様の効果を得られる。そのため、信頼性の高い電子モジュールを効率よく製造することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１（Ａ）〜図１（Ｃ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図２（Ａ）〜図２（Ｃ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図３は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図４は、本発明を適用した実施の形態の変形例に係る半導体装置について説明するための図である。 図５は、本発明を適用した実施の形態の変形例に係る半導体装置について説明するための図である。
符号の説明
１…半導体装置、 １０…半導体基板、 １２…集積回路、 １４…電極、 １６…パッシベーション膜、 ２０…樹脂突起、 ２１…樹脂突起、 ２２…樹脂突起、 ３０…電気的接続部、 ３２…配線、 ４０…配線基板、 ４２…ベース基板、 ４４…配線パターン、 ４５…電気的接続部、 ５０…接着剤、 ５２…接着層、 １００…直線

Claims (6)

  1. 電極が形成されてなる半導体基板と、
    前記半導体基板上に形成された、１つの直線に沿って配列されてなる複数の樹脂突起と、
    前記樹脂突起上に形成された、前記電極と電気的に接続されてなる複数の電気的接続部と、
    を含み、
    前記複数の樹脂突起は、それぞれ、前記直線に交差する方向に延びる形状をなす半導体装置。
  2. 請求項１記載の半導体装置において、
    前記樹脂突起は、前記直線と斜めに交差するように延びる形状をなす半導体装置。
  3. 請求項１記載の半導体装置において、
    前記樹脂突起は、前記直線と直交するように延びる形状をなす半導体装置。
  4. 請求項１から請求項３のいずれかに記載の半導体装置において、
    前記半導体基板は半導体チップであり、
    前記直線は、前記半導体基板の前記電極が形成された面の辺に沿って延びてなる半導体装置。
  5. 請求項４記載の半導体装置において、
    前記半導体基板の前記電極が形成された面は長方形をなし、
    前記直線は、前記長方形の長辺に沿って延びてなる半導体装置。
  6. 請求項１から請求項５のいずれかに記載の半導体装置において、
    それぞれの前記樹脂突起上には、複数の前記電気的接続部が形成されてなる半導体装置。
JP2005225452A 2005-08-03 2005-08-03 半導体装置 Expired - Fee Related JP4273347B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005225452A JP4273347B2 (ja) 2005-08-03 2005-08-03 半導体装置
CNB2006101009992A CN100452374C (zh) 2005-08-03 2006-08-01 半导体装置
EP06016109A EP1750304A2 (en) 2005-08-03 2006-08-02 Semiconductor device
US11/497,578 US7576424B2 (en) 2005-08-03 2006-08-02 Semiconductor device
TW095128496A TWI309867B (en) 2005-08-03 2006-08-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005225452A JP4273347B2 (ja) 2005-08-03 2005-08-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2007042868A true JP2007042868A (ja) 2007-02-15
JP4273347B2 JP4273347B2 (ja) 2009-06-03

Family

ID=37106460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005225452A Expired - Fee Related JP4273347B2 (ja) 2005-08-03 2005-08-03 半導体装置

Country Status (5)

Country Link
US (1) US7576424B2 (ja)
EP (1) EP1750304A2 (ja)
JP (1) JP4273347B2 (ja)
CN (1) CN100452374C (ja)
TW (1) TWI309867B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106509B2 (en) 2007-08-20 2012-01-31 Seiko Epson Corporation Electronic device and electronic apparatus
JP2016159592A (ja) * 2015-03-04 2016-09-05 セイコーエプソン株式会社 Ｍｅｍｓデバイス、ヘッド及び液体噴射装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6443146B2 (ja) * 2015-03-16 2018-12-26 セイコーエプソン株式会社 電子デバイス

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272737A (ja) * 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
US5144823A (en) * 1991-03-05 1992-09-08 Robert Gene Smith Bend angle indicator
JPH05144823A (ja) 1991-11-15 1993-06-11 Tanaka Kikinzoku Kogyo Kk 高密度バンプ形成方法
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
JP3336859B2 (ja) 1996-05-29 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
CN1110846C (zh) 1996-07-12 2003-06-04 富士通株式会社 半导体装置的制造方法
TW324847B (en) * 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
US6051489A (en) * 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2001110831A (ja) * 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2001127256A (ja) * 1999-10-29 2001-05-11 Fuji Xerox Co Ltd 半導体装置
TW478089B (en) * 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
US6710446B2 (en) * 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
JP4465891B2 (ja) 2001-02-07 2010-05-26 パナソニック株式会社 半導体装置
US6759311B2 (en) * 2001-10-31 2004-07-06 Formfactor, Inc. Fan out of interconnect elements attached to semiconductor wafer
JP3969295B2 (ja) * 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器
JP2005005306A (ja) * 2003-06-09 2005-01-06 Seiko Epson Corp 半導体装置、半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法
JP3938128B2 (ja) 2003-09-30 2007-06-27 セイコーエプソン株式会社 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP4218622B2 (ja) 2003-10-09 2009-02-04 セイコーエプソン株式会社 半導体装置の製造方法
JP3994989B2 (ja) * 2004-06-14 2007-10-24 セイコーエプソン株式会社 半導体装置、回路基板、電気光学装置および電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106509B2 (en) 2007-08-20 2012-01-31 Seiko Epson Corporation Electronic device and electronic apparatus
US8421248B2 (en) 2007-08-20 2013-04-16 Seiko Epson Corporation Electronic device and electronic apparatus
US8508042B2 (en) 2007-08-20 2013-08-13 Seiko Epson Corporation Electronic device and electronic apparatus
JP2016159592A (ja) * 2015-03-04 2016-09-05 セイコーエプソン株式会社 Ｍｅｍｓデバイス、ヘッド及び液体噴射装置

Also Published As

Publication number Publication date
JP4273347B2 (ja) 2009-06-03
US7576424B2 (en) 2009-08-18
US20070029672A1 (en) 2007-02-08
TWI309867B (en) 2009-05-11
CN100452374C (zh) 2009-01-14
CN1909222A (zh) 2007-02-07
TW200721334A (en) 2007-06-01
EP1750304A2 (en) 2007-02-07

Similar Documents

Publication Publication Date Title
JP4235835B2 (ja) 半導体装置
JP4645832B2 (ja) 半導体装置及びその製造方法
US7582967B2 (en) Semiconductor device, electronic module, and method of manufacturing electronic module
US8115309B2 (en) Semiconductor device
JP2007081039A (ja) 半導体装置
JP4656311B2 (ja) 電子モジュール
JP4273347B2 (ja) 半導体装置
JP2007027482A (ja) 半導体装置及びその製造方法
JP4968424B2 (ja) 半導体装置
JP2007019410A (ja) 半導体装置、及び、電子モジュールの製造方法
JP5098204B2 (ja) 半導体装置及びその製造方法、並びに、電子機器
KR100755354B1 (ko) 반도체 장치
JP4720992B2 (ja) 半導体装置
JP4894999B2 (ja) 半導体装置
JP4858161B2 (ja) 半導体装置及び電子デバイスの製造方法
KR100773408B1 (ko) 반도체 장치
JP2008103584A (ja) 半導体装置及び電子デバイス、並びに、それらの製造方法
JP2010171191A (ja) 半導体装置、半導体モジュール及びその製造方法
JP2010171190A (ja) 半導体装置および電子モジュール、並びに半導体装置および電子モジュールの製造方法、並びに電子モジュールの検査方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090204

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees