JP2004207296A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004207296A JP2004207296A JP2002371412A JP2002371412A JP2004207296A JP 2004207296 A JP2004207296 A JP 2004207296A JP 2002371412 A JP2002371412 A JP 2002371412A JP 2002371412 A JP2002371412 A JP 2002371412A JP 2004207296 A JP2004207296 A JP 2004207296A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- protrusions
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Abstract
【課題】アンダーフィル材を均一に充填することにある。
【解決手段】半導体装置の製造方法は、半導体チップ10と基板20との間にアンダーフィル材40を設けることを含み、基板20には、半導体チップと10重なる領域に、いずれかの方向に細長く延びる複数の凸部30が形成され、アンダーフィル材40を、半導体チップ10よりも外側から、隣同士の凸部30の間に入り込むように注入する。
【選択図】 図2
【解決手段】半導体装置の製造方法は、半導体チップ10と基板20との間にアンダーフィル材40を設けることを含み、基板20には、半導体チップと10重なる領域に、いずれかの方向に細長く延びる複数の凸部30が形成され、アンダーフィル材40を、半導体チップ10よりも外側から、隣同士の凸部30の間に入り込むように注入する。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。
【0002】
【発明の背景】
COF(Chip On Film)実装では、半導体チップと基板との間にアンダーフィル材(樹脂)を設けることが多い。アンダーフィル材は、半導体チップの外側からニードルなどで注入する。アンダーフィル材は、半導体チップと基板との間に均一に充填することが重要である。従来、基板の半導体チップと重なる領域は平らな面であったので、アンダーフィル材の流れを抑制できなかった。すなわち、アンダーフィル材が複数の方向に流れてしまい、気泡が発生することがあった。これによって、半導体装置の外観不良が生じていた。
【0003】
本発明の目的は、アンダーフィル材を均一に充填することにある。
【0004】
【課題を解決するための手段】
(1)本発明に係る半導体装置の製造方法は、半導体チップと基板との間にアンダーフィル材を設けることを含み、
前記基板には、前記半導体チップと重なる領域に、いずれかの方向に細長く延びる複数の凸部が形成され、
前記アンダーフィル材を、前記半導体チップよりも外側から、隣同士の前記凸部の間に入り込むように注入する。本発明によれば、基板には、半導体チップと重なる領域に、いずれかの方向に細長く延びる複数の凸部が形成されている。隣同士の凸部の間には、アンダーフィル材の流路が形成されている。これによって、アンダーフィル材の流れをコントロールして、気泡の発生を少なくすることができる。したがって、アンダーフィル材を半導体チップと基板との間に均一に充填することができる。
(2)この半導体装置の製造方法において、
前記複数の凸部の上端面は、前記半導体チップから間隔をあけて配置されていてもよい。
(3)この半導体装置の製造方法において、
前記半導体チップの平面形状は、長方形をなし、
前記複数の凸部は、前記半導体チップの短手方向に延びてなり、
前記アンダーフィル材を前記半導体チップの長辺側から注入してもよい。これによって、アンダーフィル材を半導体チップの短手方向に流し込むことができる。
(4)この半導体装置の製造方法において、
前記半導体チップの平面形状は、長方形をなし、
前記複数の凸部は、前記半導体チップの長手方向に延びてなり、
前記アンダーフィル材を前記半導体チップの短辺側から注入してもよい。これによって、アンダーフィル材を半導体チップの長手方向に流し込むことができる。
(5)この半導体装置の製造方法において、
前記複数の凸部は、前記半導体チップの端部の所定部分から放射状に広がるように延びてなり、
前記アンダーフィル材を前記半導体チップの前記所定部分に注入してもよい。これによって、アンダーフィル材を半導体チップの端部の所定部分から広がるように流し込むことができる。
(6)この半導体装置の製造方法において、
前記基板には、配線パターンが形成され、
前記複数の凸部は、前記配線パターンの少なくとも一部と同一材料から形成されていてもよい。これによって、部品点数を少なくしてコストを低減することができる。
(7)この半導体装置の製造方法において、
前記複数の凸部を前記配線パターンと同一工程で形成してもよい。これによって、簡単に複数の凸部を形成することができる。
(8)本発明に係る半導体装置は、基板と、
前記基板にフェースダウン実装された半導体チップと、
前記半導体チップと前記基板との間に設けられたアンダーフィル材と、
を含み、
前記基板には、前記半導体チップと重なる領域に、いずれかの方向に細長く延びる複数の凸部が形成されてなる。本発明によれば、アンダーフィル材は、基板及び凸部によって形成された凹凸面にかみ合うので、基板との密着性を向上させることができる。
(9)この半導体装置において、
前記複数の凸部は、前記半導体チップとは電気的に導通していなくてもよい。
(10)本発明に係る回路基板には、上記半導体装置が実装されている。
(11)本発明に係る電子機器は、上記半導体装置を有する。
【0005】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図1及び図2は、本発明を適用した実施の形態に係る半導体装置及びその製造方法を説明する図である。詳しくは、図1は、図2のI−I線断面図である。図3及び図4は、本実施の形態の変形例を説明する図である。本実施の形態では、半導体チップ10と、基板20と、を用意する。
【0006】
半導体チップ10は、集積回路を内蔵したチップである。半導体チップ10は、複数の電極12を有する。例えば、半導体チップ10に複数のパッド14が形成されており、各パッド14にバンプ16が設けられている。この場合、電極12は、パッド14及びバンプ16を含む。パッド14はアルミニウム又は銅で形成してもよい。バンプ16は、金で形成してもよく、基板20の配線パターンとの金属接合を達成できる材料で形成されることが好ましい。バンプ16は、例えば、ワイヤボンディング技術を適用したボールバンプであってもよいし、メッキ(電解又は無電解メッキ)処理によるメッキバンプであってもよい。なお、パッド14の少なくとも中央部を除いて、図示しないパッシベーション膜(SiO2、SiN、ポリイミド樹脂等)が形成されていてもよい。半導体チップ10は、ベアチップであってもよいし、バンプ16の下に応力緩和構造(例えばポリイミド樹脂等の樹脂からなる層)が設けられていてもよい。
【0007】
半導体チップ10の外形(平面形状)は矩形であってもよい。例えば、半導体チップ10の外形は、図2に示すように長方形であってもよいし、あるいは正方形であってもよい。
【0008】
図2に示すように、複数の電極12は、半導体チップ10の外周端部に形成されてもよい。複数の電極12は、半導体チップ10の少なくとも1つの辺に沿って、少なくとも1列に配列されてもよい。例えば、半導体チップ10の外形が矩形(例えば長方形)をなす場合、複数の電極12は、半導体チップ10の対向する2辺(例えば長辺)に沿って配列されてもよい。あるいは、複数の電極12は、半導体チップ10の4辺(矩形の全部の辺)に沿って配列されてもよい。なお、半導体チップ10の外形は限定されず、電極12の配列も上述に限定されない。
【0009】
基板20の材料は、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。基板20として、例えば、ポリエチレンテレフタレート(PET)又はポリイミド樹脂からなるフレキシブル基板を使用してもよい。あるいは、基板20として、エポキシ樹脂からなるリジッド基板を使用してもよい。
【0010】
本実施の形態では、基板20は、COF(Chip On Film)用基板である。基板20は、長尺状をなし、その長さ方向にリール・トゥ・リール搬送できるようになっている。その場合、基板20には、複数の半導体チップ10が実装される。
【0011】
基板20には、配線パターン22が形成されている。配線パターン22は、複数のリードから構成されてもよい。配線パターン22は、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)のうちのいずれかを積層して、あるいはいずれかの一層で形成することができる。配線パターン22は、ハンダ、スズ、金、ニッケルなどでメッキされていることが好ましい。共晶が作られるような金属メッキが施されていると、金属接合が達成されやすくて好ましい。なお、基板20には、配線パターン22を覆う保護膜24が形成されてもよい。保護膜24は、絶縁性の材料で形成され、配線パターン22の接合部を避けて形成される。保護膜24は、ソルダレジストとして使用してもよい。なお、図2では保護膜24は省略してある。
【0012】
基板20には、複数の凸部30が形成されている。複数の凸部30は、基板20の半導体チップ10が実装される側に形成されている。複数の凸部30は、半導体チップ10と重なる領域(半導体チップ10に覆われる領域)に形成され、いずれかの方向に延びるように形成されている。複数の凸部30は、半導体チップ10と重なる領域からはみ出さないように形成されてもよい。半導体チップ10の端部に電極12が形成される場合、複数の凸部30は、半導体チップ10の中央部(電極12よりも内側)に形成されてもよい。複数の凸部30は、リード(ライン)になるように細長く形成されてもよい。複数の凸部30の全部が同一方向に延びてもよい(図2及び図3参照)。
【0013】
凸部30は、一直線状に延びてもよいし、あるいは屈曲部(例えば湾曲部)を有してもよい。凸部30の幅及び長さは限定されるものではない。複数の凸部30の全部が同一の幅(又は長さ)で形成されてもよい。あるいは、複数の凸部30のうち、いずれかの凸部30の幅(又は長さ)と、他の凸部30の幅(又は長さ)とは異なっていてもよい。また、1つの凸部30は、一定の幅で延びていてもよいし、部分的に異なる幅で延びていてもよい。凸部30は、上端方向に細くなるテーパが付されてもよい。凸部30の高さは、基板20に実装される半導体チップ10の面(電極12の形成された面)に接触しない程度の高さであることが好ましい。すなわち、複数の凸部30の上端面は、半導体チップ10から間隔をあけて配置されることが好ましい。こうすることで、凸部30の上方にもアンダーフィル材40を充填することができる。凸部30の高さは、配線パターン22の高さ以下であってもよい。例えば、半導体チップ10と基板20との対向面同士の距離が15〜20μm程度である場合に、配線パターン22の高さを12μm程度に設定し、凸部30の高さを8〜12μm程度に設定してもよい。
【0014】
複数の凸部30を形成することで、隣同士の凸部30の間には溝31が形成される。すなわち、溝31は、アンダーフィル材40の流路になる。溝31は、凹状であってもよいし、V字状になっていてもよい。複数の溝31を形成することが好ましい。すなわち、基板20に3つ以上の凸部30を配列することが好ましい。
【0015】
凸部30は、導電部材で形成してもよいし、絶縁部材で形成してもよい。金属箔(例えば銅箔)をエッチングすることで凸部30を形成してもよい。その場合、フォトリソグラフィ技術を適用してパターニングした図示しないレジスト層(例えば感光性レジスト)をマスクとして、金属箔をエッチングしてもよい。金属箔は、スパッタリングによって基板20に被着させてもよいし、接着剤で基板20に貼り付けてもよい。あるいは、凸部30を、電気メッキ又は無電解メッキで形成してもよいし、インクジェット方式又は印刷方式を適用して形成してもよい。
【0016】
複数の凸部30を配線パターン22の少なくとも一部(例えば複数層のうちの一層)と同一の材料で形成してもよい。これによって、部品点数を少なくしてコストを低減することができる。複数の凸部30を配線パターン22と同一工程で形成してもよい。これによって、簡単に複数の凸部30を形成することができる。配線パターン22の形成工程は、周知であるのでその説明は省略する。
【0017】
複数の凸部30は、配線パターン22から独立して形成されてもよい。すなわち、複数の凸部30は、半導体チップ10(例えば電極12)とは電気的に導通していなくてもよい。
【0018】
図2に示す例では、複数の凸部30は、半導体チップ10の短手方向に延びている。詳しくは、複数の凸部30の全部が半導体チップ10の短辺に平行に延びている。図2に示すように、複数の凸部30は、一定のピッチで配列されてもよい。隣同士の凸部30のピッチは、隣同士の電極12のピッチよりも小さくてもよいし、同じであってもよいし、あるいは大きくてもよい。隣同士の凸部30の間の溝31は、一定の幅で延びている。
【0019】
上述の基板20に半導体チップ10をフェースダウン実装する。すなわち、半導体チップ10の電極12の形成された面を基板20に対向させる。電極12(詳しくはバンプ16)と、配線パターン22の接合部と、の電気的な接合の形態は、熱圧着による接合(Au−Au接合)及び共晶接合(Au−Sn、Au−ハンダ接合)などの金属接合を適用することができる。
【0020】
そして、図1に示すように、半導体チップ10と基板20との間にアンダーフィル材40を設ける。詳しくは、アンダーフィル材40を、半導体チップ10よりも外側から、隣同士の凸部30の間(詳しくは溝31)に入り込むように注入する。図2に示すように、複数の凸部30が半導体チップ10の短手方向に延びる場合には、アンダーフィル材40を半導体チップ10の長辺側から注入する。
【0021】
アンダーフィル材40は、樹脂であってもよい。図1に示すように、ニードル42の先端部44からペースト状の樹脂を吐出させてもよい。図2の矢印に示すように、樹脂を吐出させながら、ニードル42の先端部44を半導体チップ10のいずれか1辺(例えば1つの長辺)に沿って移動させてもよい。半導体チップ10の外側に設けられた樹脂は、毛管現象によって、隣同士の凸部30の間の溝31(毛細管)に入り込む。こうして、半導体チップ10の長辺側から樹脂を注入することができる。すなわち、半導体チップ10の短手方向にアンダーフィル材40を流し込むことができる。
【0022】
本実施の形態に係る半導体装置の製造方法によれば、基板20には、半導体チップ10と重なる領域に、いずれかの方向に細長く延びる複数の凸部30が形成されている。隣同士の凸部30の間(溝31)には、アンダーフィル材40の流路が形成されている。これによって、アンダーフィル材40の流れをコントロールして、気泡の発生を少なくすることができる。したがって、アンダーフィル材40を半導体チップ10と基板20との間に均一に充填することができる。そのため、半導体装置の外観不良の発生を少なくすることができる。
【0023】
また、アンダーフィル材40は、基板20及び凸部30によって形成された凹凸面にかみ合うので、基板20との密着性を向上させることができる。
【0024】
図3の変形例に示すように、複数の凸部32は、半導体チップ10の長手方向に延びてもよい。詳しくは、複数の凸部32の全部が半導体チップ10の長辺に平行に延びている。その場合、図3の矢印に示すように、樹脂を吐出させながら、ニードルの先端部44を半導体チップ10の1つの短辺に沿って移動させてもよい。半導体チップ10の外側に設けられた樹脂は、毛管現象によって、隣同士の凸部32の間の溝33(毛細管)に入り込む。こうして、半導体チップ10の短辺側から樹脂を注入して、半導体チップ10の短手方向にアンダーフィル材40を流し込むことができる。なお、その他の内容は上述した通りであり、本変形例においても上述の効果を達成することができる。
【0025】
図4の変形例に示すように、複数の凸部34は、半導体チップ10の端部の所定部分(例えば角部36)から放射状に広がるように延びてもよい。図4に示すように、複数の凸部34は、半導体チップ10のいずれか1つの角部36から、角部36を構成しない2辺及び他の3つの角部に向かって広がるように延びていてもよい。その場合、図3に示すように、樹脂を吐出させながら、ニードルの先端部44を半導体チップ10の角部36に近い位置に固定(停止)させてもよい。半導体チップ10の外側に設けられた樹脂は、毛管現象によって、隣同士の凸部34の間の溝36(毛細管)に入り込む。こうして、半導体チップ10の角部36から樹脂を注入して、半導体チップ10の全体に広がるようにアンダーフィル材40を流し込むことができる。
【0026】
図4に示す例では、複数の凸部34は、全部が異なる方向に延びている。図4に示すように、凸部34の幅は、一方の端部(角部36側の端部)に従って細くなっていてもよい。そして、隣同士の凸部34の間の溝35は、角部36から離れるに従って幅が広くなっている。こうすることで、アンダーフィル材40を流れやすくすることができる。すなわち、アンダーフィル材40が溝35の中間部で留まるのを防止することができる。なお、その他の内容は上述した通りであり、本変形例においても上述の効果を達成することができる。
【0027】
本実施の形態に係る半導体装置は、基板20と、基板20にフェースダウン実装された半導体チップ10と、アンダーフィル材(例えば樹脂)40と、を含む(図1参照)。基板20には、半導体チップ10と重なる領域に、いずれかの方向に細長く延びる複数の凸部30が形成されている。複数の凸部30は、半導体チップ10とは電気的に導通していなくてもよい。詳しくは、上述の製造方法で説明した通りである。
【0028】
図5は、本発明の実施の形態に係る半導体装置の一例を示す図である。この例では、COF(Chip On Film)の形態が適用された半導体装置1が、液晶パネル50に取り付けられている。半導体装置1は、上述した半導体チップ10及び基板20を有する。液晶パネル50を回路基板又は電子機器ということもできる。本発明の実施の形態に係る半導体装置を有する電子機器として、図6にはノート型パーソナルコンピュータ1000が示され、図7には携帯電話2000が示されている。
【0029】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る半導体装置及びその製造方法を説明する図である。
【図2】本発明の実施の形態に係る半導体装置及びその製造方法を説明する図である。
【図3】本発明の実施の形態の変形例に係る半導体装置及びその製造方法を説明する図である。
【図4】本発明の実施の形態の変形例に係る半導体装置及びその製造方法を説明する図である。
【図5】本発明の実施の形態に係る半導体装置の一例を示す図である。
【図6】本発明の実施の形態に係る電子機器を示す図である。
【図7】本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
10 半導体チップ、 20 基板、 22 配線パターン、 30,32,34 凹部、 40 アンダーフィル材
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。
【0002】
【発明の背景】
COF(Chip On Film)実装では、半導体チップと基板との間にアンダーフィル材(樹脂)を設けることが多い。アンダーフィル材は、半導体チップの外側からニードルなどで注入する。アンダーフィル材は、半導体チップと基板との間に均一に充填することが重要である。従来、基板の半導体チップと重なる領域は平らな面であったので、アンダーフィル材の流れを抑制できなかった。すなわち、アンダーフィル材が複数の方向に流れてしまい、気泡が発生することがあった。これによって、半導体装置の外観不良が生じていた。
【0003】
本発明の目的は、アンダーフィル材を均一に充填することにある。
【0004】
【課題を解決するための手段】
(1)本発明に係る半導体装置の製造方法は、半導体チップと基板との間にアンダーフィル材を設けることを含み、
前記基板には、前記半導体チップと重なる領域に、いずれかの方向に細長く延びる複数の凸部が形成され、
前記アンダーフィル材を、前記半導体チップよりも外側から、隣同士の前記凸部の間に入り込むように注入する。本発明によれば、基板には、半導体チップと重なる領域に、いずれかの方向に細長く延びる複数の凸部が形成されている。隣同士の凸部の間には、アンダーフィル材の流路が形成されている。これによって、アンダーフィル材の流れをコントロールして、気泡の発生を少なくすることができる。したがって、アンダーフィル材を半導体チップと基板との間に均一に充填することができる。
(2)この半導体装置の製造方法において、
前記複数の凸部の上端面は、前記半導体チップから間隔をあけて配置されていてもよい。
(3)この半導体装置の製造方法において、
前記半導体チップの平面形状は、長方形をなし、
前記複数の凸部は、前記半導体チップの短手方向に延びてなり、
前記アンダーフィル材を前記半導体チップの長辺側から注入してもよい。これによって、アンダーフィル材を半導体チップの短手方向に流し込むことができる。
(4)この半導体装置の製造方法において、
前記半導体チップの平面形状は、長方形をなし、
前記複数の凸部は、前記半導体チップの長手方向に延びてなり、
前記アンダーフィル材を前記半導体チップの短辺側から注入してもよい。これによって、アンダーフィル材を半導体チップの長手方向に流し込むことができる。
(5)この半導体装置の製造方法において、
前記複数の凸部は、前記半導体チップの端部の所定部分から放射状に広がるように延びてなり、
前記アンダーフィル材を前記半導体チップの前記所定部分に注入してもよい。これによって、アンダーフィル材を半導体チップの端部の所定部分から広がるように流し込むことができる。
(6)この半導体装置の製造方法において、
前記基板には、配線パターンが形成され、
前記複数の凸部は、前記配線パターンの少なくとも一部と同一材料から形成されていてもよい。これによって、部品点数を少なくしてコストを低減することができる。
(7)この半導体装置の製造方法において、
前記複数の凸部を前記配線パターンと同一工程で形成してもよい。これによって、簡単に複数の凸部を形成することができる。
(8)本発明に係る半導体装置は、基板と、
前記基板にフェースダウン実装された半導体チップと、
前記半導体チップと前記基板との間に設けられたアンダーフィル材と、
を含み、
前記基板には、前記半導体チップと重なる領域に、いずれかの方向に細長く延びる複数の凸部が形成されてなる。本発明によれば、アンダーフィル材は、基板及び凸部によって形成された凹凸面にかみ合うので、基板との密着性を向上させることができる。
(9)この半導体装置において、
前記複数の凸部は、前記半導体チップとは電気的に導通していなくてもよい。
(10)本発明に係る回路基板には、上記半導体装置が実装されている。
(11)本発明に係る電子機器は、上記半導体装置を有する。
【0005】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図1及び図2は、本発明を適用した実施の形態に係る半導体装置及びその製造方法を説明する図である。詳しくは、図1は、図2のI−I線断面図である。図3及び図4は、本実施の形態の変形例を説明する図である。本実施の形態では、半導体チップ10と、基板20と、を用意する。
【0006】
半導体チップ10は、集積回路を内蔵したチップである。半導体チップ10は、複数の電極12を有する。例えば、半導体チップ10に複数のパッド14が形成されており、各パッド14にバンプ16が設けられている。この場合、電極12は、パッド14及びバンプ16を含む。パッド14はアルミニウム又は銅で形成してもよい。バンプ16は、金で形成してもよく、基板20の配線パターンとの金属接合を達成できる材料で形成されることが好ましい。バンプ16は、例えば、ワイヤボンディング技術を適用したボールバンプであってもよいし、メッキ(電解又は無電解メッキ)処理によるメッキバンプであってもよい。なお、パッド14の少なくとも中央部を除いて、図示しないパッシベーション膜(SiO2、SiN、ポリイミド樹脂等)が形成されていてもよい。半導体チップ10は、ベアチップであってもよいし、バンプ16の下に応力緩和構造(例えばポリイミド樹脂等の樹脂からなる層)が設けられていてもよい。
【0007】
半導体チップ10の外形(平面形状)は矩形であってもよい。例えば、半導体チップ10の外形は、図2に示すように長方形であってもよいし、あるいは正方形であってもよい。
【0008】
図2に示すように、複数の電極12は、半導体チップ10の外周端部に形成されてもよい。複数の電極12は、半導体チップ10の少なくとも1つの辺に沿って、少なくとも1列に配列されてもよい。例えば、半導体チップ10の外形が矩形(例えば長方形)をなす場合、複数の電極12は、半導体チップ10の対向する2辺(例えば長辺)に沿って配列されてもよい。あるいは、複数の電極12は、半導体チップ10の4辺(矩形の全部の辺)に沿って配列されてもよい。なお、半導体チップ10の外形は限定されず、電極12の配列も上述に限定されない。
【0009】
基板20の材料は、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。基板20として、例えば、ポリエチレンテレフタレート(PET)又はポリイミド樹脂からなるフレキシブル基板を使用してもよい。あるいは、基板20として、エポキシ樹脂からなるリジッド基板を使用してもよい。
【0010】
本実施の形態では、基板20は、COF(Chip On Film)用基板である。基板20は、長尺状をなし、その長さ方向にリール・トゥ・リール搬送できるようになっている。その場合、基板20には、複数の半導体チップ10が実装される。
【0011】
基板20には、配線パターン22が形成されている。配線パターン22は、複数のリードから構成されてもよい。配線パターン22は、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)のうちのいずれかを積層して、あるいはいずれかの一層で形成することができる。配線パターン22は、ハンダ、スズ、金、ニッケルなどでメッキされていることが好ましい。共晶が作られるような金属メッキが施されていると、金属接合が達成されやすくて好ましい。なお、基板20には、配線パターン22を覆う保護膜24が形成されてもよい。保護膜24は、絶縁性の材料で形成され、配線パターン22の接合部を避けて形成される。保護膜24は、ソルダレジストとして使用してもよい。なお、図2では保護膜24は省略してある。
【0012】
基板20には、複数の凸部30が形成されている。複数の凸部30は、基板20の半導体チップ10が実装される側に形成されている。複数の凸部30は、半導体チップ10と重なる領域(半導体チップ10に覆われる領域)に形成され、いずれかの方向に延びるように形成されている。複数の凸部30は、半導体チップ10と重なる領域からはみ出さないように形成されてもよい。半導体チップ10の端部に電極12が形成される場合、複数の凸部30は、半導体チップ10の中央部(電極12よりも内側)に形成されてもよい。複数の凸部30は、リード(ライン)になるように細長く形成されてもよい。複数の凸部30の全部が同一方向に延びてもよい(図2及び図3参照)。
【0013】
凸部30は、一直線状に延びてもよいし、あるいは屈曲部(例えば湾曲部)を有してもよい。凸部30の幅及び長さは限定されるものではない。複数の凸部30の全部が同一の幅(又は長さ)で形成されてもよい。あるいは、複数の凸部30のうち、いずれかの凸部30の幅(又は長さ)と、他の凸部30の幅(又は長さ)とは異なっていてもよい。また、1つの凸部30は、一定の幅で延びていてもよいし、部分的に異なる幅で延びていてもよい。凸部30は、上端方向に細くなるテーパが付されてもよい。凸部30の高さは、基板20に実装される半導体チップ10の面(電極12の形成された面)に接触しない程度の高さであることが好ましい。すなわち、複数の凸部30の上端面は、半導体チップ10から間隔をあけて配置されることが好ましい。こうすることで、凸部30の上方にもアンダーフィル材40を充填することができる。凸部30の高さは、配線パターン22の高さ以下であってもよい。例えば、半導体チップ10と基板20との対向面同士の距離が15〜20μm程度である場合に、配線パターン22の高さを12μm程度に設定し、凸部30の高さを8〜12μm程度に設定してもよい。
【0014】
複数の凸部30を形成することで、隣同士の凸部30の間には溝31が形成される。すなわち、溝31は、アンダーフィル材40の流路になる。溝31は、凹状であってもよいし、V字状になっていてもよい。複数の溝31を形成することが好ましい。すなわち、基板20に3つ以上の凸部30を配列することが好ましい。
【0015】
凸部30は、導電部材で形成してもよいし、絶縁部材で形成してもよい。金属箔(例えば銅箔)をエッチングすることで凸部30を形成してもよい。その場合、フォトリソグラフィ技術を適用してパターニングした図示しないレジスト層(例えば感光性レジスト)をマスクとして、金属箔をエッチングしてもよい。金属箔は、スパッタリングによって基板20に被着させてもよいし、接着剤で基板20に貼り付けてもよい。あるいは、凸部30を、電気メッキ又は無電解メッキで形成してもよいし、インクジェット方式又は印刷方式を適用して形成してもよい。
【0016】
複数の凸部30を配線パターン22の少なくとも一部(例えば複数層のうちの一層)と同一の材料で形成してもよい。これによって、部品点数を少なくしてコストを低減することができる。複数の凸部30を配線パターン22と同一工程で形成してもよい。これによって、簡単に複数の凸部30を形成することができる。配線パターン22の形成工程は、周知であるのでその説明は省略する。
【0017】
複数の凸部30は、配線パターン22から独立して形成されてもよい。すなわち、複数の凸部30は、半導体チップ10(例えば電極12)とは電気的に導通していなくてもよい。
【0018】
図2に示す例では、複数の凸部30は、半導体チップ10の短手方向に延びている。詳しくは、複数の凸部30の全部が半導体チップ10の短辺に平行に延びている。図2に示すように、複数の凸部30は、一定のピッチで配列されてもよい。隣同士の凸部30のピッチは、隣同士の電極12のピッチよりも小さくてもよいし、同じであってもよいし、あるいは大きくてもよい。隣同士の凸部30の間の溝31は、一定の幅で延びている。
【0019】
上述の基板20に半導体チップ10をフェースダウン実装する。すなわち、半導体チップ10の電極12の形成された面を基板20に対向させる。電極12(詳しくはバンプ16)と、配線パターン22の接合部と、の電気的な接合の形態は、熱圧着による接合(Au−Au接合)及び共晶接合(Au−Sn、Au−ハンダ接合)などの金属接合を適用することができる。
【0020】
そして、図1に示すように、半導体チップ10と基板20との間にアンダーフィル材40を設ける。詳しくは、アンダーフィル材40を、半導体チップ10よりも外側から、隣同士の凸部30の間(詳しくは溝31)に入り込むように注入する。図2に示すように、複数の凸部30が半導体チップ10の短手方向に延びる場合には、アンダーフィル材40を半導体チップ10の長辺側から注入する。
【0021】
アンダーフィル材40は、樹脂であってもよい。図1に示すように、ニードル42の先端部44からペースト状の樹脂を吐出させてもよい。図2の矢印に示すように、樹脂を吐出させながら、ニードル42の先端部44を半導体チップ10のいずれか1辺(例えば1つの長辺)に沿って移動させてもよい。半導体チップ10の外側に設けられた樹脂は、毛管現象によって、隣同士の凸部30の間の溝31(毛細管)に入り込む。こうして、半導体チップ10の長辺側から樹脂を注入することができる。すなわち、半導体チップ10の短手方向にアンダーフィル材40を流し込むことができる。
【0022】
本実施の形態に係る半導体装置の製造方法によれば、基板20には、半導体チップ10と重なる領域に、いずれかの方向に細長く延びる複数の凸部30が形成されている。隣同士の凸部30の間(溝31)には、アンダーフィル材40の流路が形成されている。これによって、アンダーフィル材40の流れをコントロールして、気泡の発生を少なくすることができる。したがって、アンダーフィル材40を半導体チップ10と基板20との間に均一に充填することができる。そのため、半導体装置の外観不良の発生を少なくすることができる。
【0023】
また、アンダーフィル材40は、基板20及び凸部30によって形成された凹凸面にかみ合うので、基板20との密着性を向上させることができる。
【0024】
図3の変形例に示すように、複数の凸部32は、半導体チップ10の長手方向に延びてもよい。詳しくは、複数の凸部32の全部が半導体チップ10の長辺に平行に延びている。その場合、図3の矢印に示すように、樹脂を吐出させながら、ニードルの先端部44を半導体チップ10の1つの短辺に沿って移動させてもよい。半導体チップ10の外側に設けられた樹脂は、毛管現象によって、隣同士の凸部32の間の溝33(毛細管)に入り込む。こうして、半導体チップ10の短辺側から樹脂を注入して、半導体チップ10の短手方向にアンダーフィル材40を流し込むことができる。なお、その他の内容は上述した通りであり、本変形例においても上述の効果を達成することができる。
【0025】
図4の変形例に示すように、複数の凸部34は、半導体チップ10の端部の所定部分(例えば角部36)から放射状に広がるように延びてもよい。図4に示すように、複数の凸部34は、半導体チップ10のいずれか1つの角部36から、角部36を構成しない2辺及び他の3つの角部に向かって広がるように延びていてもよい。その場合、図3に示すように、樹脂を吐出させながら、ニードルの先端部44を半導体チップ10の角部36に近い位置に固定(停止)させてもよい。半導体チップ10の外側に設けられた樹脂は、毛管現象によって、隣同士の凸部34の間の溝36(毛細管)に入り込む。こうして、半導体チップ10の角部36から樹脂を注入して、半導体チップ10の全体に広がるようにアンダーフィル材40を流し込むことができる。
【0026】
図4に示す例では、複数の凸部34は、全部が異なる方向に延びている。図4に示すように、凸部34の幅は、一方の端部(角部36側の端部)に従って細くなっていてもよい。そして、隣同士の凸部34の間の溝35は、角部36から離れるに従って幅が広くなっている。こうすることで、アンダーフィル材40を流れやすくすることができる。すなわち、アンダーフィル材40が溝35の中間部で留まるのを防止することができる。なお、その他の内容は上述した通りであり、本変形例においても上述の効果を達成することができる。
【0027】
本実施の形態に係る半導体装置は、基板20と、基板20にフェースダウン実装された半導体チップ10と、アンダーフィル材(例えば樹脂)40と、を含む(図1参照)。基板20には、半導体チップ10と重なる領域に、いずれかの方向に細長く延びる複数の凸部30が形成されている。複数の凸部30は、半導体チップ10とは電気的に導通していなくてもよい。詳しくは、上述の製造方法で説明した通りである。
【0028】
図5は、本発明の実施の形態に係る半導体装置の一例を示す図である。この例では、COF(Chip On Film)の形態が適用された半導体装置1が、液晶パネル50に取り付けられている。半導体装置1は、上述した半導体チップ10及び基板20を有する。液晶パネル50を回路基板又は電子機器ということもできる。本発明の実施の形態に係る半導体装置を有する電子機器として、図6にはノート型パーソナルコンピュータ1000が示され、図7には携帯電話2000が示されている。
【0029】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る半導体装置及びその製造方法を説明する図である。
【図2】本発明の実施の形態に係る半導体装置及びその製造方法を説明する図である。
【図3】本発明の実施の形態の変形例に係る半導体装置及びその製造方法を説明する図である。
【図4】本発明の実施の形態の変形例に係る半導体装置及びその製造方法を説明する図である。
【図5】本発明の実施の形態に係る半導体装置の一例を示す図である。
【図6】本発明の実施の形態に係る電子機器を示す図である。
【図7】本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
10 半導体チップ、 20 基板、 22 配線パターン、 30,32,34 凹部、 40 アンダーフィル材
Claims (11)
- 半導体チップと基板との間にアンダーフィル材を設けることを含み、
前記基板には、前記半導体チップと重なる領域に、いずれかの方向に細長く延びる複数の凸部が形成され、
前記アンダーフィル材を、前記半導体チップよりも外側から、隣同士の前記凸部の間に入り込むように注入する半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記複数の凸部の上端面は、前記半導体チップから間隔をあけて配置されている半導体装置の製造方法。 - 請求項1又は請求項2に記載の半導体装置の製造方法において、
前記半導体チップの平面形状は、長方形をなし、
前記複数の凸部は、前記半導体チップの短手方向に延びてなり、
前記アンダーフィル材を前記半導体チップの長辺側から注入する半導体装置の製造方法。 - 請求項1又は請求項2に記載の半導体装置の製造方法において、
前記半導体チップの平面形状は、長方形をなし、
前記複数の凸部は、前記半導体チップの長手方向に延びてなり、
前記アンダーフィル材を前記半導体チップの短辺側から注入する半導体装置の製造方法。 - 請求項1又は請求項2に記載の半導体装置の製造方法において、
前記複数の凸部は、前記半導体チップの端部の所定部分から放射状に広がるように延びてなり、
前記アンダーフィル材を前記半導体チップの前記所定部分に注入する半導体装置の製造方法。 - 請求項1から請求項5のいずれかに記載の半導体装置の製造方法において、
前記基板には、配線パターンが形成され、
前記複数の凸部は、前記配線パターンの少なくとも一部と同一材料から形成されている半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法において、
前記複数の凸部を前記配線パターンと同一工程で形成する半導体装置の製造方法。 - 基板と、
前記基板にフェースダウン実装された半導体チップと、
前記半導体チップと前記基板との間に設けられたアンダーフィル材と、
を含み、
前記基板には、前記半導体チップと重なる領域に、いずれかの方向に細長く延びる複数の凸部が形成されてなる半導体装置。 - 請求項8記載の半導体装置において、
前記複数の凸部は、前記半導体チップとは電気的に導通していない半導体装置。 - 請求項8又は請求項9に記載の半導体装置が実装された回路基板。
- 請求項8又は請求項9に記載の半導体装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002371412A JP2004207296A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002371412A JP2004207296A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004207296A true JP2004207296A (ja) | 2004-07-22 |
Family
ID=32810299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002371412A Withdrawn JP2004207296A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004207296A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173738A (ja) * | 2005-12-26 | 2007-07-05 | Fuji Xerox Co Ltd | 配線基板及びフリップチップ実装構造 |
JP2007305812A (ja) * | 2006-05-12 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置とその実装方法 |
US7838998B2 (en) | 2005-11-16 | 2010-11-23 | Shinko Electric Industries Co., Ltd. | Mounting substrate and semiconductor device |
JP2014146687A (ja) * | 2013-01-29 | 2014-08-14 | Stanley Electric Co Ltd | フリップチップ型半導体素子、半導体装置及びその製造方法 |
JP2018085522A (ja) * | 2017-12-21 | 2018-05-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US11244883B2 (en) | 2009-07-15 | 2022-02-08 | Renesas Electronics Corporation | Semiconductor device |
-
2002
- 2002-12-24 JP JP2002371412A patent/JP2004207296A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7838998B2 (en) | 2005-11-16 | 2010-11-23 | Shinko Electric Industries Co., Ltd. | Mounting substrate and semiconductor device |
JP2007173738A (ja) * | 2005-12-26 | 2007-07-05 | Fuji Xerox Co Ltd | 配線基板及びフリップチップ実装構造 |
JP2007305812A (ja) * | 2006-05-12 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置とその実装方法 |
US11244883B2 (en) | 2009-07-15 | 2022-02-08 | Renesas Electronics Corporation | Semiconductor device |
JP2014146687A (ja) * | 2013-01-29 | 2014-08-14 | Stanley Electric Co Ltd | フリップチップ型半導体素子、半導体装置及びその製造方法 |
JP2018085522A (ja) * | 2017-12-21 | 2018-05-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4618260B2 (ja) | 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置 | |
JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
TWI429032B (zh) | 封裝基板 | |
US7662673B2 (en) | Semiconductor device and method of manufacturing the same, electronic device and method of manufacturing the same, and electronic instrument | |
JP2004134606A (ja) | 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器 | |
US8786082B2 (en) | Semiconductor structure having no adjacent bumps between two adjacent pads | |
JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004327527A (ja) | 電子装置及びその製造方法並びに電子機器 | |
JP4494249B2 (ja) | 半導体装置 | |
JP2005026301A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004207296A (ja) | 半導体装置及びその製造方法 | |
JP2001223243A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3654113B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH10233401A (ja) | 半導体装置 | |
JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3832558B2 (ja) | 金属箔のパターニング方法及び配線基板の製造方法 | |
JP4905621B2 (ja) | 半導体装置及びその製造方法並びに電子機器 | |
JP2003197812A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004063567A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008103739A (ja) | 配線基板、接続基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
JP4438940B2 (ja) | 配線基板、半導体装置、電子デバイス並びに電子機器 | |
KR100715969B1 (ko) | 금속리드를 갖는 반도체 칩과 그 제조 방법 | |
JP3685196B2 (ja) | 配線基板、半導体装置及びその製造方法並びに電子機器 | |
JP4280907B2 (ja) | 半導体装置及びその製造方法 | |
JP2003249524A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |