JP2003249524A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2003249524A JP2003249524A JP2002047859A JP2002047859A JP2003249524A JP 2003249524 A JP2003249524 A JP 2003249524A JP 2002047859 A JP2002047859 A JP 2002047859A JP 2002047859 A JP2002047859 A JP 2002047859A JP 2003249524 A JP2003249524 A JP 2003249524A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- hole
- semiconductor device
- manufacturing
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
- H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 バンプと配線の接合信頼性を向上させること
にある。 【解決手段】 バンプ１２を有する半導体チップ１０
を、配線２２が形成された基板２０にフェースダウン実
装する。バンプ１２は、ベース部１６と、ベース部１６
から突出する頭部１８と、を有する。配線２２は、穴２
４を有する。頭部１８の幅は、穴２４の幅よりも大き
い。頭部１８を変形させて少なくともその一部が穴２４
に入り込むように、バンプ１２を配線２２に接合する。
にある。 【解決手段】 バンプ１２を有する半導体チップ１０
を、配線２２が形成された基板２０にフェースダウン実
装する。バンプ１２は、ベース部１６と、ベース部１６
から突出する頭部１８と、を有する。配線２２は、穴２
４を有する。頭部１８の幅は、穴２４の幅よりも大き
い。頭部１８を変形させて少なくともその一部が穴２４
に入り込むように、バンプ１２を配線２２に接合する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【背景技術】フェースダウン実装では、半導体チップの
バンプと基板に形成された配線とを接合することで電気
的接続を図っていた。しかし、これによれば、バンプ及
び配線の平面同士を接合していたので、両者の電気的な
接続を確実にすることは難しかった。特に、半導体チッ
プと基板の間に、予め樹脂を設けて接合部の封止を行う
場合、バンプと配線の間に樹脂が入り込み、両者の接触
面積が小さくなることがあった。
バンプと基板に形成された配線とを接合することで電気
的接続を図っていた。しかし、これによれば、バンプ及
び配線の平面同士を接合していたので、両者の電気的な
接続を確実にすることは難しかった。特に、半導体チッ
プと基板の間に、予め樹脂を設けて接合部の封止を行う
場合、バンプと配線の間に樹脂が入り込み、両者の接触
面積が小さくなることがあった。
【０００３】本発明は、従来の問題点を解決するもので
あり、その目的は、バンプと配線の接合信頼性を向上さ
せることにある。
あり、その目的は、バンプと配線の接合信頼性を向上さ
せることにある。
【０００４】
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、バンプを有する半導体チップを、
配線が形成された基板にフェースダウン実装することを
含み、前記バンプは、ベース部と、前記ベース部から突
出する頭部と、を有し、前記配線は、穴を有し、前記頭
部の幅は、前記穴の幅よりも大きく、前記頭部を変形さ
せて少なくともその一部が前記穴に入り込むように、前
記バンプを前記配線に接合する。
体装置の製造方法は、バンプを有する半導体チップを、
配線が形成された基板にフェースダウン実装することを
含み、前記バンプは、ベース部と、前記ベース部から突
出する頭部と、を有し、前記配線は、穴を有し、前記頭
部の幅は、前記穴の幅よりも大きく、前記頭部を変形さ
せて少なくともその一部が前記穴に入り込むように、前
記バンプを前記配線に接合する。
【０００５】本発明によれば、配線に穴が形成されてお
り、バンプの頭部を穴に入れ込む。頭部の幅は穴の幅よ
りも大きいので、頭部の一部を穴の内面に密着させるこ
とができる。こうして、バンプと配線の接合信頼性を向
上させることができる。
り、バンプの頭部を穴に入れ込む。頭部の幅は穴の幅よ
りも大きいので、頭部の一部を穴の内面に密着させるこ
とができる。こうして、バンプと配線の接合信頼性を向
上させることができる。
【０００６】（２）この半導体装置の製造方法におい
て、前記穴は、凹部である半導体装置の製造方法。
て、前記穴は、凹部である半導体装置の製造方法。
【０００７】（３）この半導体装置の製造方法におい
て、前記穴は、貫通穴である半導体装置の製造方法。
て、前記穴は、貫通穴である半導体装置の製造方法。
【０００８】（４）この半導体装置の製造方法におい
て、前記配線は、それが延びる方向に沿った縦溝を有
し、前記縦溝は、前記穴と連通するとともに、前記配線
の先端に至るように形成されてなる半導体装置の製造方
法。
て、前記配線は、それが延びる方向に沿った縦溝を有
し、前記縦溝は、前記穴と連通するとともに、前記配線
の先端に至るように形成されてなる半導体装置の製造方
法。
【０００９】（５）この半導体装置の製造方法におい
て、前記配線は、その幅方向に沿った横溝を有し、前記
横溝は、前記穴と連通するとともに、前記配線の両側端
に至るように形成されてなる半導体装置の製造方法。
て、前記配線は、その幅方向に沿った横溝を有し、前記
横溝は、前記穴と連通するとともに、前記配線の両側端
に至るように形成されてなる半導体装置の製造方法。
【００１０】（６）この半導体装置の製造方法におい
て、前記フェースダウン実装の前に、前記半導体チップ
と前記基板との間に樹脂を設けることをさらに含み、前
記樹脂の一部を、前記バンプと前記配線の間に挟みなが
ら、前記フェースダウン実装を行う半導体装置の製造方
法。
て、前記フェースダウン実装の前に、前記半導体チップ
と前記基板との間に樹脂を設けることをさらに含み、前
記樹脂の一部を、前記バンプと前記配線の間に挟みなが
ら、前記フェースダウン実装を行う半導体装置の製造方
法。
【００１１】（７）この半導体装置の製造方法におい
て、前記ベース部の幅は、前記配線の幅より大きい半導
体装置の製造方法。
て、前記ベース部の幅は、前記配線の幅より大きい半導
体装置の製造方法。
【００１２】（８）本発明に係る半導体装置は、上記方
法によって製造されてなる。
法によって製造されてなる。
【００１３】（９）本発明に係る回路基板には、上記半
導体装置が実装されてなる。
導体装置が実装されてなる。
【００１４】（１０）本発明に係る電子機器は、上記半
導体装置を有する電子機器。
導体装置を有する電子機器。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１〜図３は、本発明の実
施の形態に係る半導体装置の製造方法を説明する図であ
る。本実施の形態では、半導体チップ１０を基板２０に
フェースダウン実装（例えばフリップチップ実装）す
る。
て図面を参照して説明する。図１〜図３は、本発明の実
施の形態に係る半導体装置の製造方法を説明する図であ
る。本実施の形態では、半導体チップ１０を基板２０に
フェースダウン実装（例えばフリップチップ実装）す
る。
【００１６】半導体チップ１０は、集積回路を内蔵した
チップである。半導体チップ１０は、バンプ１２を有す
る。例えば、半導体チップ１０に複数のパッド１４が形
成されており、各パッド１４上にバンプ１２が設けられ
ている。パッド１４はアルミニウムで形成してもよい。
なお、パッド１４の少なくとも中央部を除いて、図示し
ないパッシベーション膜（ＳｉＯ2、ＳｉＮ、ポリイミ
ド樹脂等）が形成されていてもよい。半導体チップ１０
は、ベアチップであってもよいし、バンプ１４の下に応
力緩和構造（例えばポリイミド樹脂等の樹脂からなる
層）が設けられていてもよい。
チップである。半導体チップ１０は、バンプ１２を有す
る。例えば、半導体チップ１０に複数のパッド１４が形
成されており、各パッド１４上にバンプ１２が設けられ
ている。パッド１４はアルミニウムで形成してもよい。
なお、パッド１４の少なくとも中央部を除いて、図示し
ないパッシベーション膜（ＳｉＯ2、ＳｉＮ、ポリイミ
ド樹脂等）が形成されていてもよい。半導体チップ１０
は、ベアチップであってもよいし、バンプ１４の下に応
力緩和構造（例えばポリイミド樹脂等の樹脂からなる
層）が設けられていてもよい。
【００１７】バンプ１２は、金、銀、銅又は錫で形成し
てもよい。バンプ１２は、配線２２を構成する材料より
も軟らかい材料で形成されていてもよい。なお、導電ペ
ーストは、金、銀、銅及びニッケルよりも軟らかい。ニ
ッケルは、金、銀及び銅よりも硬い。バンプ１２は、ボ
ールバンプであってもよい。ボールバンプは、ワイヤボ
ンディング技術を適用して形成することができる。すな
わち、ワイヤ（図示せず）の先端にボールを形成し、こ
のボールをパッド１４にボンディングしてワイヤを切断
し、パッド１４上に、切断されたワイヤ片とボールを残
し、ワイヤ片を押圧して、バンプ１２を形成してもよ
い。バンプ１２は、銀ペーストなどの導電ペーストで形
成してもよいし、無電解メッキで形成してもよい。
てもよい。バンプ１２は、配線２２を構成する材料より
も軟らかい材料で形成されていてもよい。なお、導電ペ
ーストは、金、銀、銅及びニッケルよりも軟らかい。ニ
ッケルは、金、銀及び銅よりも硬い。バンプ１２は、ボ
ールバンプであってもよい。ボールバンプは、ワイヤボ
ンディング技術を適用して形成することができる。すな
わち、ワイヤ（図示せず）の先端にボールを形成し、こ
のボールをパッド１４にボンディングしてワイヤを切断
し、パッド１４上に、切断されたワイヤ片とボールを残
し、ワイヤ片を押圧して、バンプ１２を形成してもよ
い。バンプ１２は、銀ペーストなどの導電ペーストで形
成してもよいし、無電解メッキで形成してもよい。
【００１８】図２には、バンプ１２の斜視図が示されて
いる。バンプ１２は、ベース部１６を有する。ベース部
１６は、半導体チップ１０（例えばそのパッド１４上）
に直接設けられる部分であってもよい。ベース部１６の
平面形状は、円形又は楕円形あるいはこれらの近似形状
であってもよいし、矩形等の多角形又はその近似形状で
あってもよい。
いる。バンプ１２は、ベース部１６を有する。ベース部
１６は、半導体チップ１０（例えばそのパッド１４上）
に直接設けられる部分であってもよい。ベース部１６の
平面形状は、円形又は楕円形あるいはこれらの近似形状
であってもよいし、矩形等の多角形又はその近似形状で
あってもよい。
【００１９】バンプ１２は、頭部１８を有する。頭部１
８は、ベース部１６から突出する。詳しくは、頭部１８
は、ベース部１６の高さ方向にさらに突出する。頭部１
８は、ベース部１６の中央部に設けられていてもよい。
頭部１８の周囲に、ベース部１６の外周部があってもよ
い。頭部１８の上端面（先端面）は、平らであってもよ
いし、凹凸があってもよいし、粗面になっていてもよ
い。ベース部１６の、頭部１８の周囲に位置する面は、
平らであってもよいし、凹凸があってもよいし、粗面に
なっていてもよいし、傾斜していてもよい。
８は、ベース部１６から突出する。詳しくは、頭部１８
は、ベース部１６の高さ方向にさらに突出する。頭部１
８は、ベース部１６の中央部に設けられていてもよい。
頭部１８の周囲に、ベース部１６の外周部があってもよ
い。頭部１８の上端面（先端面）は、平らであってもよ
いし、凹凸があってもよいし、粗面になっていてもよ
い。ベース部１６の、頭部１８の周囲に位置する面は、
平らであってもよいし、凹凸があってもよいし、粗面に
なっていてもよいし、傾斜していてもよい。
【００２０】基板２０の材料は、有機系又は無機系のい
ずれの材料であってもよく、これらの複合構造からなる
ものであってもよい。基板２０として、例えば、ポリエ
チレンテレフタレート（ＰＥＴ）からなる基板又はフィ
ルムを使用してもよい。あるいは、基板２０としてポリ
イミド樹脂からなるフレキシブル基板を使用してもよ
い。フレキシブル基板として、ＦＰＣ（Flexible Print
ed Circuit）や、ＴＡＢ（Tape Automated Bonding）技
術で使用されるテープを使用してもよい。また、無機系
の材料から形成された基板２０として、例えばセラミッ
ク基板やガラス基板が挙げられる。有機系及び無機系の
材料の複合構造として、例えばガラスエポキシ基板が挙
げられる。基板２０の全体形状は特に限定されず、矩
形、多角形、あるいは複数の矩形を組み合わせた形状の
いずれであってもよい。基板２０の厚みも限定されな
い。
ずれの材料であってもよく、これらの複合構造からなる
ものであってもよい。基板２０として、例えば、ポリエ
チレンテレフタレート（ＰＥＴ）からなる基板又はフィ
ルムを使用してもよい。あるいは、基板２０としてポリ
イミド樹脂からなるフレキシブル基板を使用してもよ
い。フレキシブル基板として、ＦＰＣ（Flexible Print
ed Circuit）や、ＴＡＢ（Tape Automated Bonding）技
術で使用されるテープを使用してもよい。また、無機系
の材料から形成された基板２０として、例えばセラミッ
ク基板やガラス基板が挙げられる。有機系及び無機系の
材料の複合構造として、例えばガラスエポキシ基板が挙
げられる。基板２０の全体形状は特に限定されず、矩
形、多角形、あるいは複数の矩形を組み合わせた形状の
いずれであってもよい。基板２０の厚みも限定されな
い。
【００２１】基板２０には、配線２２が形成されてい
る。複数の配線２２によって配線パターンが構成され
る。図２には、配線２２の斜視図が示されている。配線
２２は、少なくとも２点の電気的な接続を図る部分であ
る。そのため、配線２２は、直線、曲線又は角を描いて
延びている。図１に示すように、配線２２の幅方向に沿
った線で切った断面は、台形であってもよい。その場
合、配線２２の側面（立ち上がる面）は、テーパ面（傾
斜した面）であってもよい。配線２２の表面は、平らで
あってもよいし、凹凸があってもよいし、粗面になって
いてもよい。
る。複数の配線２２によって配線パターンが構成され
る。図２には、配線２２の斜視図が示されている。配線
２２は、少なくとも２点の電気的な接続を図る部分であ
る。そのため、配線２２は、直線、曲線又は角を描いて
延びている。図１に示すように、配線２２の幅方向に沿
った線で切った断面は、台形であってもよい。その場
合、配線２２の側面（立ち上がる面）は、テーパ面（傾
斜した面）であってもよい。配線２２の表面は、平らで
あってもよいし、凹凸があってもよいし、粗面になって
いてもよい。
【００２２】配線２２には、穴２４が形成されている。
図１に示す穴２４は、貫通穴である。穴２４の内面は、
テーパ面（傾斜した面）であってもよい。穴２４は、バ
ンプ１２との接合部に形成される。穴２４が形成される
部分にランド（他の部分よりも広い部分）を形成しても
よい。
図１に示す穴２４は、貫通穴である。穴２４の内面は、
テーパ面（傾斜した面）であってもよい。穴２４は、バ
ンプ１２との接合部に形成される。穴２４が形成される
部分にランド（他の部分よりも広い部分）を形成しても
よい。
【００２３】配線２２は、銅（Ｃｕ）、クローム（Ｃ
ｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタン
グステン（Ｔｉ−Ｗ）のうちのいずれかを積層して、あ
るいはいずれかの一層で形成してもよい。この場合、配
線２２は、ハンダ、スズ、金、ニッケルなどでメッキさ
れていることが好ましい。配線２２を構成する材料は、
バンプ１２を構成する材料よりも硬くてもよい。例え
ば、配線２２は、パターニング（エッチング）しやすい
材料（例えば銅）からなるコア層と、その表面を覆う硬
度の高い材料（例えばニッケル）からなる中間層と、さ
らにその表面を覆う導電性の高い材料（例えば金）から
なる表面層と、で形成してもよい。この構造によれば、
バンプ１２を硬くするとともに、電気的な接続信頼性を
高めることができる。また、ニッケルは硬い材料であ
り、ニッケルで配線２２の表面層を形成すれば、バンプ
１２が穴に入り込みやすい。
ｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタン
グステン（Ｔｉ−Ｗ）のうちのいずれかを積層して、あ
るいはいずれかの一層で形成してもよい。この場合、配
線２２は、ハンダ、スズ、金、ニッケルなどでメッキさ
れていることが好ましい。配線２２を構成する材料は、
バンプ１２を構成する材料よりも硬くてもよい。例え
ば、配線２２は、パターニング（エッチング）しやすい
材料（例えば銅）からなるコア層と、その表面を覆う硬
度の高い材料（例えばニッケル）からなる中間層と、さ
らにその表面を覆う導電性の高い材料（例えば金）から
なる表面層と、で形成してもよい。この構造によれば、
バンプ１２を硬くするとともに、電気的な接続信頼性を
高めることができる。また、ニッケルは硬い材料であ
り、ニッケルで配線２２の表面層を形成すれば、バンプ
１２が穴に入り込みやすい。
【００２４】バンプ１２の頭部１８の幅Ａと、配線２２
の穴２４の幅Ｂとは、 Ｂ＜Ａ の関係を有する。また、バンプ１２のベース部１６の幅
Ｃと、配線２２の幅Ｄとは、 Ｄ＜Ｃ の関係を有する。
の穴２４の幅Ｂとは、 Ｂ＜Ａ の関係を有する。また、バンプ１２のベース部１６の幅
Ｃと、配線２２の幅Ｄとは、 Ｄ＜Ｃ の関係を有する。
【００２５】なお、頭部１８の幅Ａとは、例えば、その
直径又は対角線（詳しくはその上端面（先端面）の直径
又は対角線）の長さである。穴２４の幅Ｂとは、例え
ば、その直径又は対角線（詳しくはその開口の直径又は
対角線）の長さである。ベース部１６の幅Ｃとは、例え
ば、その直径又は対角線の長さである。配線２２の幅Ｄ
とは、例えば、それが延びる方向に直角な方向の長さ
（最も長い部分の長さ）である。配線２２が、図１及び
図２に示すように、上面よりも下面が広くなり、断面が
台形である場合、広い下面が幅Ｄの基準となる。狭い上
面を基準とする幅Ｅと、頭部１８の幅Ａとは、 Ａ＜Ｅ の関係を有していてもよい。
直径又は対角線（詳しくはその上端面（先端面）の直径
又は対角線）の長さである。穴２４の幅Ｂとは、例え
ば、その直径又は対角線（詳しくはその開口の直径又は
対角線）の長さである。ベース部１６の幅Ｃとは、例え
ば、その直径又は対角線の長さである。配線２２の幅Ｄ
とは、例えば、それが延びる方向に直角な方向の長さ
（最も長い部分の長さ）である。配線２２が、図１及び
図２に示すように、上面よりも下面が広くなり、断面が
台形である場合、広い下面が幅Ｄの基準となる。狭い上
面を基準とする幅Ｅと、頭部１８の幅Ａとは、 Ａ＜Ｅ の関係を有していてもよい。
【００２６】本実施の形態では、フェースダウン実装の
前に、半導体チップ１０と基板２０との間に樹脂３０を
設ける。例えば、図１に示すように、基板１０上に樹脂
３０を設ける。樹脂３０は、配線２２を覆ってもよい。
樹脂３０は、異方性導電材料、例えばＡＣＦ（Anisotor
opic Conductive Film）やＡＣＰ（Anisotoropic Condu
ctive Paste）であってもよい。あるいは、樹脂３０
は、絶縁性材料、例えばＮＣＦ（Non-Conductive Fil
m）やＮＣＰ（Non-Conductive Paste）であってもよ
い。
前に、半導体チップ１０と基板２０との間に樹脂３０を
設ける。例えば、図１に示すように、基板１０上に樹脂
３０を設ける。樹脂３０は、配線２２を覆ってもよい。
樹脂３０は、異方性導電材料、例えばＡＣＦ（Anisotor
opic Conductive Film）やＡＣＰ（Anisotoropic Condu
ctive Paste）であってもよい。あるいは、樹脂３０
は、絶縁性材料、例えばＮＣＦ（Non-Conductive Fil
m）やＮＣＰ（Non-Conductive Paste）であってもよ
い。
【００２７】図３に示すように、半導体チップ１０を基
板２０にフェースダウン実装（例えばフリップチップ実
装）する。そして、バンプ１２と配線２２とを接合す
る。ここで、頭部１８を変形させて少なくともその一部
が穴２４に入り込ませる。上述したように、頭部１８の
幅は穴２４の幅よりも大きいので、頭部１８の一部を穴
２４の内面に密着させることができる。こうして、バン
プ１２と配線２２の接合信頼性を向上させることができ
る。また、樹脂３０の一部を、バンプ１２と配線２２の
間に挟みながら、フェースダウン実装を行ってもよい。
板２０にフェースダウン実装（例えばフリップチップ実
装）する。そして、バンプ１２と配線２２とを接合す
る。ここで、頭部１８を変形させて少なくともその一部
が穴２４に入り込ませる。上述したように、頭部１８の
幅は穴２４の幅よりも大きいので、頭部１８の一部を穴
２４の内面に密着させることができる。こうして、バン
プ１２と配線２２の接合信頼性を向上させることができ
る。また、樹脂３０の一部を、バンプ１２と配線２２の
間に挟みながら、フェースダウン実装を行ってもよい。
【００２８】以上の工程によって、本実施の形態では、
図３に示すように半導体装置を製造することができる。
半導体装置は、半導体チップ１０と、基板２０と、これ
らの間の樹脂３０とを有する。樹脂３０は、アンダーフ
ィル材となっている。配線２２の穴２４には、バンプ１
２の頭部１８の少なくとも一部が入り込んでいる。ま
た、穴２４の内面と頭部１８とが密着しているので、バ
ンプ１２と配線２２の接合信頼性が高い。その他の構成
は、上述した製造方法の記載で説明した通りである。
図３に示すように半導体装置を製造することができる。
半導体装置は、半導体チップ１０と、基板２０と、これ
らの間の樹脂３０とを有する。樹脂３０は、アンダーフ
ィル材となっている。配線２２の穴２４には、バンプ１
２の頭部１８の少なくとも一部が入り込んでいる。ま
た、穴２４の内面と頭部１８とが密着しているので、バ
ンプ１２と配線２２の接合信頼性が高い。その他の構成
は、上述した製造方法の記載で説明した通りである。
【００２９】（変形例）図４〜図１０は、上述した実施
の形態に係る配線の変形例を説明する図である。図４に
示す配線４０に形成される穴４２は、凹部である。これ
によれば、穴４２が配線４０を貫通していないので、配
線４０と基板２０との密着性が高い。
の形態に係る配線の変形例を説明する図である。図４に
示す配線４０に形成される穴４２は、凹部である。これ
によれば、穴４２が配線４０を貫通していないので、配
線４０と基板２０との密着性が高い。
【００３０】図５に示す配線５０には、上述した穴（貫
通穴）２４に加えて、配線５０が延びる方向に沿った縦
溝５２が形成されている。縦溝５２は、穴２４と連通す
るとともに、配線５０の先端に至るように形成されてい
る。また、縦溝５２は、配線５０を厚み方向に貫通する
貫通溝である。これによれば、穴２４をバンプ１２で塞
いでも、縦溝５２によって、穴２４が外部と連通する。
したがって、穴２４に入った樹脂３０を縦溝５２から排
出することができる。これにより接続信頼性が一層向上
する。
通穴）２４に加えて、配線５０が延びる方向に沿った縦
溝５２が形成されている。縦溝５２は、穴２４と連通す
るとともに、配線５０の先端に至るように形成されてい
る。また、縦溝５２は、配線５０を厚み方向に貫通する
貫通溝である。これによれば、穴２４をバンプ１２で塞
いでも、縦溝５２によって、穴２４が外部と連通する。
したがって、穴２４に入った樹脂３０を縦溝５２から排
出することができる。これにより接続信頼性が一層向上
する。
【００３１】図６に示す配線６０には、上述した穴（凹
部）４２に加えて、配線６０が延びる方向に沿った縦溝
６２が形成されている。縦溝６２は、穴４２と連通する
とともに、配線６０の先端に至るように形成されてい
る。また、縦溝５２は、配線５０を厚み方向に貫通しな
い凹部である。これによれば、穴４２をバンプ１２で塞
いでも、縦溝６２によって、穴４２が外部と連通する。
したがって、穴４２に入った樹脂３０を縦溝６２から排
出することができる。これにより接続信頼性が一層向上
する。
部）４２に加えて、配線６０が延びる方向に沿った縦溝
６２が形成されている。縦溝６２は、穴４２と連通する
とともに、配線６０の先端に至るように形成されてい
る。また、縦溝５２は、配線５０を厚み方向に貫通しな
い凹部である。これによれば、穴４２をバンプ１２で塞
いでも、縦溝６２によって、穴４２が外部と連通する。
したがって、穴４２に入った樹脂３０を縦溝６２から排
出することができる。これにより接続信頼性が一層向上
する。
【００３２】図７に示す配線７０には、上述した穴（貫
通穴）２４に加えて、配線７０の幅方向に沿った横溝７
２が形成されている。横溝７２は、穴２４と連通すると
ともに、配線７０の両側端（幅方向の両端）に至るよう
に形成されている。また、横溝７２は、配線７０を厚み
方向に貫通する貫通溝である。これによれば、穴２４を
バンプ１２で塞いでも、横溝７２によって、穴２４が外
部と連通する。したがって、穴２４に入った樹脂３０を
横溝７２から排出することができる。これにより接続信
頼性が一層向上する。
通穴）２４に加えて、配線７０の幅方向に沿った横溝７
２が形成されている。横溝７２は、穴２４と連通すると
ともに、配線７０の両側端（幅方向の両端）に至るよう
に形成されている。また、横溝７２は、配線７０を厚み
方向に貫通する貫通溝である。これによれば、穴２４を
バンプ１２で塞いでも、横溝７２によって、穴２４が外
部と連通する。したがって、穴２４に入った樹脂３０を
横溝７２から排出することができる。これにより接続信
頼性が一層向上する。
【００３３】図８に示す配線８０には、上述した穴（凹
部）４２に加えて、配線８０の幅方向に沿った横溝８２
が形成されている。横溝８２は、穴４２と連通するとと
もに、配線８０の両側端（幅方向の両端）に至るように
形成されている。また、横溝８２は、配線８０を厚み方
向に貫通しない凹部である。これによれば、穴４２をバ
ンプ１２で塞いでも、横溝８２によって、穴４２が外部
と連通する。したがって、穴４２に入った樹脂３０を横
溝８２から排出することができる。これにより接続信頼
性が一層向上する。
部）４２に加えて、配線８０の幅方向に沿った横溝８２
が形成されている。横溝８２は、穴４２と連通するとと
もに、配線８０の両側端（幅方向の両端）に至るように
形成されている。また、横溝８２は、配線８０を厚み方
向に貫通しない凹部である。これによれば、穴４２をバ
ンプ１２で塞いでも、横溝８２によって、穴４２が外部
と連通する。したがって、穴４２に入った樹脂３０を横
溝８２から排出することができる。これにより接続信頼
性が一層向上する。
【００３４】図９に示す配線９０には、上述した穴（貫
通穴）２４、縦溝（貫通溝）５２、横溝（貫通溝）７２
が形成されている。その詳細は、上述した通りである。
通穴）２４、縦溝（貫通溝）５２、横溝（貫通溝）７２
が形成されている。その詳細は、上述した通りである。
【００３５】図１０に示す配線１００には、上述した穴
（凹部）４２、縦溝（凹部）６２、横溝（凹部）８２が
形成されている。その詳細は、上述した通りである。
（凹部）４２、縦溝（凹部）６２、横溝（凹部）８２が
形成されている。その詳細は、上述した通りである。
【００３６】図１１には、上述した半導体装置１が実装
された回路基板１０００が示されている。半導体装置１
は、複数の外部端子（例えばハンダボール）２を有す
る。外部端子２は、上述した基板１０に形成されたスル
ーホール（図示せず）を介して、配線２２と電気的に接
続されている。
された回路基板１０００が示されている。半導体装置１
は、複数の外部端子（例えばハンダボール）２を有す
る。外部端子２は、上述した基板１０に形成されたスル
ーホール（図示せず）を介して、配線２２と電気的に接
続されている。
【００３７】上述した半導体装置を有する電子機器とし
て、図１２にはノート型パーソナルコンピュータ２００
０が示され、図１３には携帯電話３０００が示されてい
る。
て、図１２にはノート型パーソナルコンピュータ２００
０が示され、図１３には携帯電話３０００が示されてい
る。
【００３８】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
【図１】図１は、本発明の実施の形態に係る半導体装置
の製造方法を説明する図である。
の製造方法を説明する図である。
【図２】図２は、本発明の実施の形態に係る半導体装置
の製造方法を説明する図である。
の製造方法を説明する図である。
【図３】図３は、本発明の実施の形態に係る半導体装置
の製造方法を説明する図である。
の製造方法を説明する図である。
【図４】図４は、本発明の実施の形態における配線の変
形例を説明する図である。
形例を説明する図である。
【図５】図５は、本発明の実施の形態における配線の変
形例を説明する図である。
形例を説明する図である。
【図６】図６は、本発明の実施の形態における配線の変
形例を説明する図である。
形例を説明する図である。
【図７】図７は、本発明の実施の形態における配線の変
形例を説明する図である。
形例を説明する図である。
【図８】図８は、本発明の実施の形態における配線の変
形例を説明する図である。
形例を説明する図である。
【図９】図９は、本発明の実施の形態における配線の変
形例を説明する図である。
形例を説明する図である。
【図１０】図１０は、本発明の実施の形態における配線
の変形例を説明する図である。
の変形例を説明する図である。
【図１１】図１１は、本発明の実施の形態に係る回路基
板を示す図である。
板を示す図である。
【図１２】図１２は、本発明の実施の形態に係る電子機
器を示す図である。
器を示す図である。
【図１３】図１３は、本発明の実施の形態に係る電子機
器を示す図である。
器を示す図である。
１０ 半導体チップ
１２ バンプ
１６ ベース部
１８ 頭部
２０ 基板
２２ 配線
２４ 穴
３０ 樹脂
Claims (10)
- 【請求項１】 バンプを有する半導体チップを、配線が
形成された基板にフェースダウン実装することを含み、 前記バンプは、ベース部と、前記ベース部から突出する
頭部と、を有し、 前記配線は、穴を有し、 前記頭部の幅は、前記穴の幅よりも大きく、 前記頭部を変形させて少なくともその一部が前記穴に入
り込むように、前記バンプを前記配線に接合する半導体
装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記穴は、凹部である半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 前記穴は、貫通穴である半導体装置の製造方法。 - 【請求項４】 請求項１から請求項３のいずれかに記載
の半導体装置の製造方法において、 前記配線は、それが延びる方向に沿った縦溝を有し、 前記縦溝は、前記穴と連通するとともに、前記配線の先
端に至るように形成されてなる半導体装置の製造方法。 - 【請求項５】 請求項１から請求項４のいずれかに記載
の半導体装置の製造方法において、 前記配線は、その幅方向に沿った横溝を有し、 前記横溝は、前記穴と連通するとともに、前記配線の両
側端に至るように形成されてなる半導体装置の製造方
法。 - 【請求項６】 請求項１から請求項５のいずれかに記載
の半導体装置の製造方法において、 前記フェースダウン実装の前に、前記半導体チップと前
記基板との間に樹脂を設けることをさらに含み、 前記樹脂の一部を、前記バンプと前記配線の間に挟みな
がら、前記フェースダウン実装を行う半導体装置の製造
方法。 - 【請求項７】 請求項１から請求項６のいずれかに記載
の半導体装置の製造方法において、 前記ベース部の幅は、前記配線の幅より大きい半導体装
置の製造方法。 - 【請求項８】 請求項１から請求項７のいずれかに記載
の方法によって製造されてなる半導体装置。 - 【請求項９】 請求項８記載の半導体装置が実装されて
なる回路基板。 - 【請求項１０】 請求項８記載の半導体装置を有する電
子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002047859A JP2003249524A (ja) | 2002-02-25 | 2002-02-25 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002047859A JP2003249524A (ja) | 2002-02-25 | 2002-02-25 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003249524A true JP2003249524A (ja) | 2003-09-05 |
Family
ID=28660812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002047859A Withdrawn JP2003249524A (ja) | 2002-02-25 | 2002-02-25 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003249524A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210591A (ja) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2009212195A (ja) * | 2008-03-03 | 2009-09-17 | Panasonic Corp | フレキシブルプリント基板、フレキシブルプリント基板への実装方法及びそれを搭載した光ピックアップ装置 |
| WO2014147355A1 (fr) * | 2013-03-22 | 2014-09-25 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion |
-
2002
- 2002-02-25 JP JP2002047859A patent/JP2003249524A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210591A (ja) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4573657B2 (ja) * | 2005-01-27 | 2010-11-04 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2009212195A (ja) * | 2008-03-03 | 2009-09-17 | Panasonic Corp | フレキシブルプリント基板、フレキシブルプリント基板への実装方法及びそれを搭載した光ピックアップ装置 |
| WO2014147355A1 (fr) * | 2013-03-22 | 2014-09-25 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion |
| FR3003688A1 (fr) * | 2013-03-22 | 2014-09-26 | Commissariat Energie Atomique | Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion |
| KR20150135211A (ko) * | 2013-03-22 | 2015-12-02 | 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 | 프리-코팅 상호연결 요소를 포함하는 플립-칩 조립 방법 |
| EP2976784A1 (fr) * | 2013-03-22 | 2016-01-27 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion |
| JP2016512929A (ja) * | 2013-03-22 | 2016-05-09 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 相互接続部材をプレコーティングすることを含むフリップチップ組立方法 |
| US9406662B2 (en) | 2013-03-22 | 2016-08-02 | Commisariat A L'energie Atomique Et Aux Energies Alternatives | Flip-chip assembly process comprising pre-coating interconnect elements |
| KR102305916B1 (ko) * | 2013-03-22 | 2021-09-27 | 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 | 프리-코팅 상호연결 요소를 포함하는 플립-칩 조립 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4790297B2 (ja) | 半導体装置およびその製造方法 | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH10223688A (ja) | 半導体装置 | |
| US7088007B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP3687610B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| US10276465B2 (en) | Semiconductor package assembly | |
| JP2005191541A (ja) | 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器 | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| JP3582513B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001223243A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005311293A (ja) | 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器 | |
| JP2002368155A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2003249524A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002190544A (ja) | 配線基板、半導体装置、及びその製造方法 | |
| JP3824545B2 (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
| JP2004207296A (ja) | 半導体装置及びその製造方法 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JP2004207293A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| KR100791575B1 (ko) | 테이프캐리어형 반도체 장치 | |
| KR100715969B1 (ko) | 금속리드를 갖는 반도체 칩과 그 제조 방법 | |
| JP2004063567A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050803 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050930 |