KR20150135211A - 프리-코팅 상호연결 요소를 포함하는 플립-칩 조립 방법 - Google Patents

프리-코팅 상호연결 요소를 포함하는 플립-칩 조립 방법 Download PDF

Info

Publication number
KR20150135211A
KR20150135211A KR1020157020381A KR20157020381A KR20150135211A KR 20150135211 A KR20150135211 A KR 20150135211A KR 1020157020381 A KR1020157020381 A KR 1020157020381A KR 20157020381 A KR20157020381 A KR 20157020381A KR 20150135211 A KR20150135211 A KR 20150135211A
Authority
KR
South Korea
Prior art keywords
component
insert
connecting element
solid element
layer
Prior art date
Application number
KR1020157020381A
Other languages
English (en)
Other versions
KR102305916B1 (ko
Inventor
프랑수아 마리옹
알렉시 비두인
프레데릭 베르지
알랑 귀뇨
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20150135211A publication Critical patent/KR20150135211A/ko
Application granted granted Critical
Publication of KR102305916B1 publication Critical patent/KR102305916B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/1465—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/1318—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13616—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/27618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive layer material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81355—Bonding interfaces of the bump connector having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83859—Localised curing of parts of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83868—Infrared [IR] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83871—Visible light curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은, 제1 및 제2 전자 구성요소(50 및 52)를 조립하는 방법으로서,
■ 상기 제1 구성요소(50)의 조립 표면 상에 연결 요소를 형성하고, 상기 제2 구성요소(52)의 조립 표면 상에 연결 요소를 형성하는 단계;
■ 상기 제1 및/또는 상기 제2 구성요소의 조립 표면 상에 전기-절연 경화성 소재(70)의 액체 층을 퇴적하는 단계;
■ 상기 제1 및 상기 제2 구성요소(50 및 52)를 서로의 위에 배치하여, 상기 제1 구성요소의 연결 요소 앞에 상기 제2 구성요소의 연결 요소를 놓는 단계;
■ 상기 제1 및/또는 상기 제2 구성요소(50 및 52) 상에서 미리 결정된 방향(A)을 따라 힘을 적용하여, 전기 상호연결부 - 각각의 상호연결부는 상기 제1 구성요소(50)의 연결 요소(56)와 상기 제2 구성요소(52)의 연결 요소(58)로 형성됨 - 를 만드는 단계; 및
■ 상기 경화성 소재(70)를 경화시키는 단계를 포함하는, 방법에 관한 것이다.
상기 제1 구성요소(50)의 연결 요소(56)는 개방 단부를 갖는 공동 인서트(hollow inserts)이고, 상기 제2 구성요소(52)의 연결 요소(58)는 상기 인서트(56)보다 더 작은 경도를 갖는 고체 요소이며, 힘의 적용이 결국 상기 공동 요소(56)가 상기 고체 요소(58) 내에 삽입되게 한다. 상기 인서트(56)의 기하학적 모양 및 상기 고체 요소(58)의 기하학적 모양 및/또는 삽입 동안의 그 상대적인 위치 지정이 삽입 동안 상기 인서트(56)의 개방 단부의 일부분을 노출시키도록 선택된다.
상기 경화성 소재(70)는 탈산 플럭스(deoxidizing flux)를 포함하지 않는다.

Description

프리-코팅 상호연결 요소를 포함하는 플립-칩 조립 방법{FLIP-CHIP ASSEMBLY PROCESS COMPRISING PRE-COATING INTERCONNECT ELEMENTS}
본 발명은 마이크로일렉트로닉스(microelectronics)에 관한 것이며, 더욱 상세하게는 소위 플립-칩 기술에 따라 두 개의 전자 구성요소를 조립하는 방법에 관한 것이며, 그러한 기술은 두 개의 구성요소 사이의 수직 상호연결부를 형성한다.
본 발명은 그에 따라 구체적으로는 소위 칩 사이, 칩과 웨이퍼 사이, 그리고 웨이퍼 사이의 조립에 적용된다.
본 발명은 유리하게도, 특히, 예컨대 많은 수의 연결부, 콜드-하이브리드화된(cold-hybridized) 온도-민감 검출 어레이, 또는 기계적 응력에 민감한 검출 어레이를 또한 포함하는 대형 이종 어레이와 같은 매우 큰 치수 및 매우 작은 피치의 이미저(imager) 제조를 위한, 매우 작은 피치 금속 패턴 상호연결부를 필요로 하는 디바이스에 적용된다. 본 발명은 또한, 상이한 소재로 만들어지며 그에 따라 열 응력에 민감한 회로 스택을 포함하는 소위 "3D" 구조에 적용된다. 본 발명은 또한 상세하게는, 적은 수의 광자, 상세하게는 단일 광자를 검출할 수 있는 고-민감도 검출기에 적용된다. 본 발명은 또한 구성요소의 콜드 하이브리드화(cold-hybridization)에 적용된다.
두 개의 전자 구성요소를 소위 "플립 -칩" 열압축 기술에 의해 조립하는 방법은, 미리 결정된 연결 패턴에 따라 제1 전자 구성요소의 표면 상과 제2 구성요소의 표면 상에 전기-전도성 납땜 볼을 형성하는 단계를 보통 포함한다. 제1 구성요소는 그 후 제2 구성요소 상에 놓여서 그 각각의 납땜 볼을 서로의 앞에 놓고, 그 후, 조립은 가압되고 가열된다. 접촉하게 놓인 볼은 그 후 변형되고 용융되어, 일반적으로 웨이퍼의 형태인, 전자 구성요소의 주 평면에 수직인 전기 연결부를 형성한다.
비록 "플립 -칩" 하이브리드화는 많은 장점이 있지만, 이러한 타입의 하이브리드화에 있어서는 두 가지 문제점이 그러나 제기된다.
첫째, 이러한 타입의 하이브리드화의 반복되는 문제점으로는, 특정 조치를 취하지 않으면, 볼 표면이 산화하여, 하이브리드화된 구성요소 사이에 열악한 품질의 전기 연결부를 만든다는 점이다. 사실, 금속 산화물은 매우 열악한 전기 전력 도체일 뿐만 아니라, 볼의 표면에 존재하는 이 산화물은 하이브리드화 동안 볼의 융합을 막는다.
볼이, 고유한 산화물 층, 즉 금속이 산소와 접촉할 경우 금속의 자연적 산화에 의해 얻은 산화물 층을 그 표면에 갖는 동안, 볼이 열-압축되는 것을 피하기 위해, 볼은 보통, 하이브리드화 전에 또는 하이브리드화 동안, 산화물 층을 녹이는, 흔히 "탈산 플럭스"라고 불리는 탈산제(deoxidizing agent)를 받는다. 탈산 플럭스는 보통 예컨대 벤조산(benzoic acid)이나 카르복시산(carboxylic acid)과 같은 산이다. 탈산 플럭스에 대해서는 예컨대 문헌(JP 2012077214, EP 1 621 566 또는 US 6 197 560)을 참조할 수 있다.
그러면, 하이브리드화에 의해 얻은 수직 상호연결부는 열 응력에 민감하며, 이점은, 제1 및 제2 구성요소가 상이한 소재로 만들어짐에 따라 더욱 그렇게 된다. 사실, 구성요소는 대부분 상이한 열 팽창 계수를 가져서, 온도 변경의 영향 하에서, 상호연결부는, 이들을 부서지기 쉽게 하여 파괴하는 전단(shearing)을 받는다.
하이브리드화된 조립체의 열-기계 신뢰도를 높이며, 환경에 대한 상호연결부의 보호를 제공하기 위해, 두 개의 구성요소를 분리하는 공간을 "언더 필 ( underfill )"로 알려진 수지 층으로 채우는 것이 일반적으로 제공되며, 이 공간을 채우는 동작은 "언더 필링"으로 알려져 있다. 전단력은 그에 따라 두 개의 하이브리드화된 구성요소를 분리하는 층 위에 모두 분포하고, 더 이상 상호연결부에만 분포하지 않으며, 상호연결부는 그에 따라 효율적으로 보호된다.
납땜 볼에 의해 하이브리드화된 두 개의 구성요소를 분리하는 체적을 채우는 두 가지 기술이 알려져 있으며, 첫 번째 기술은 "패스트 플로우 (fast flow)"로 알려져 있고, 두 번째 기술은 "노우 - 플로우 (no-flow)"로 알려져 있다. 그러한 기술은 예컨대 문헌, "납땜 리플로우 방법 동안의 노-플로우 언더필 인캡슐런트(Encapsulant)의 특징"(C.P. Wong 등, 전자 구성요소 및 기술 회의 회의록, 1998년, 1253-1259페이지)에서 기재되어 있다.
"패스트-플로우" 기술은 구성요소의 하이브리드화를 따른다. 상세하게도, 하이브리드화 동안, 구성요소는 탈산 플럭스를 받아 금속 볼의 용융 온도 이상의 온도까지 가열된다. 볼이 납땜되면, 구성요소 사이에 존재하는 탈산 플럭스의 세척을 이 때 구현하여, 구성요소가 상호연결부 사이에 단락 회로를 생성하고 이들 상호연결부를 부식시키는 것을 회피한다. 세척이 실행되면, "패스트 - 플로우" 기술은, 구성요소 중 하나의 구성요소의 하나의 에지 또는 복수의 에지 상에, 액체 수지, 즉 비-경화된 수지를 퇴적하는 단계를 포함한다. 언더필 수지는 그 후 하이브리드화된 구성요소 사이의 모세관 현상에 의해 이동하며, 이들 구성요소를 분리하는 체적을 채운다. 조립체는 그 후 열처리, 즉 "경화"를 받아, 수지를 응고시킨다.
이 기술은 그러나 수지 이동 및 열처리 모두가 느리기 때문에 매우 오래 걸린다. 또한, 이동 시간은 구성요소 사이의 상호연결부의 밀도에 따라 증가하여, 이 기술은, 높은 상호연결부 밀도를 갖는 구성요소의 제조에는 더더욱 적절하지 않다.
"노우 - 플로우" 기술은 하이브리드화된 구성요소 사이의 체적의 빠른 채움을 실행하도록 주로 개발되었으며, 이제 "플립 칩" 납땜 볼 하이브리드화의 환경에서 도 1 내지 도 3의 간략화한 횡단면도와 관련하여 기재한다.
제1 단계에서, 코팅 수지(40)가, 납땜 볼(18a)이 제공된 제1 전자 구성요소(12a) 상에 퇴적되어 이들 볼을 덮는다(도 1).
제2 단계에서, 납땜 볼(18b)이 제공된 제2 전자 구성요소(12b)가 제1 구성요소(12a) 상에 정렬되고, 그 후, 조립체의 온도를 볼(18a 및 18b) 형성 금속의 용융 온도 이상인 온도까지 더 상승시킴으로써 예시한 화살표를 따라 제2 구성요소에 압력이 가해진다(도 2). 볼(18a 및 18b)은 그 후 열 압축에 의해 서로에게 본딩되어, 상호연결부(42)를 형성하며, 수지(40)는 상호연결부(42)가 하우징된 구성요소(12a 및 12b) 사이의 체적을 또한 점유한다(도 3). 열이 열-압축 납땜 볼(18a 및 18b)에 가해지는 경우에, 이러한 열은 수지(40)의 열 처리를 활성화하여 이것을 경화시키도록 선택된다. "패스트 플로우" 기술과 비교하면, 이전 세척 단계를 실행할 필요가 없으며, 단일 가열 단계가 구현된다. 또한, 후속하여 점유해야 하는 위치에 바로 퇴적되는 수지의 이동이 없다. "노우 - 플로우" 기술은 그에 따라 빠르다.
그러한 기술은 그러나 많은 단점이 있다. 첫째, 앞서 기재한 바와 같이, 고품질의 상호연결부를 형성하기 위해, 볼(18a 및 18b)을 덮는 산화물 층은 열 압축에 의해 이들 볼이 융합하기 전에 제거되어야 한다. 이를 위해, 수지는 탈산 플럭스를 포함한다.
그 자체로 알려져 있는 바와 같이, 수지는, 주 구성요소로서 예컨대 에폭시 접착제와 같은 접착제와, 수지의 점성을 조정할 수 있고 수지의 열처리 동안 증발하는 용매의 혼합물이다. 이 혼합물은 또한 경화제, 상세하게는 예컨대 촉매, 광 개시제(photoinitiator) 또는 열 개시제와 같은 중합제, 및/또는 접촉하게 되는 구성요소의 표면 상에서 수재의 본딩 및 습윤성을 증가시키는 예컨대 실란과 같은 표면-활성제, 및/또는 보통 "필러"로 불리는 수지의 열 팽창 계수를 조정하기 위한 입자를 포함할 수 있다.
"노우 - 플로우"의 환경에서, 탈산 플럭스는 그에 따라 수지에 병합되어 납땜 볼(18a 및 18b)을 덮는 산화물 층을 녹인다.
그러나, 탈산제는 높은 전기 전도성의 이온제(ionic agent)를 포함한다. 이들 탈산제는 수지에 존재하며, 이로부터 제거할 수 없으므로, 코팅이 끝나면, 그러한 수지는 그에 따라 수지의 전기 고유저항을 제한하며, 그러한 고유저항은 1012Ω/cm보다 작은 값을 가질 수 있다. 상세하게는 냉각된 적외선 검출에서의 특정한 응용은 2.1013Ω/cm보다 큰 고유저항을 필요로 하며, 그에 따라 "노우 - 플로우" 기술을 그러한 응용에 맞지 않게 한다.
본 발명은, 증가한 전기 고유저항을 갖는, "노우 - 플로우" 타입의 코팅, 즉 "언더필링"을 형성할 수 있는 "플립 -칩" 하이브리드화 방법을 제공하는 것을 목적으로 한다.
이를 위해, 본 발명은, 제1 및 제2 전자 구성요소를 조립하는 방법으로서,
■ 제1 구성요소의 조립 표면 상에 연결 요소를 형성하고, 제2 구성요소의 조립 표면 상에 연결 요소를 형성하는 단계;
■ 제1 및/또는 제2 구성요소의 조립 표면 상에 전기-절연 경화성 소재의 액체 층을 퇴적하여 그러한 표면 상에 형성된 연결 요소를 적어도 코팅하는 단계;
■ 제1 및 제2 구성요소를 서로의 위에 배치하여, 제1 구성요소의 연결 요소 앞에 제2 구성요소의 연결 요소를 놓는 단계;
■ 제1 및/또는 제2 구성요소 상에서 미리 결정된 방향을 따라 힘을 적용하여, 전기 상호연결부 - 각각의 상호연결부는 제1 구성요소의 하나의 연결 요소와 제2 구성요소의 하나의 연결 요소로 형성됨 - 를 만드는 단계; 및
■ 경화성 소재를 경화시키는 단계를 포함하는, 조립 방법을 제공한다.
본 발명에 따르면:
■ 제1 구성요소의 연결 요소는 개방 단부를 갖는 공동 인서트(hollow inserts)이고, 제2 구성요소의 연결 요소는 인서트보다 더 작은 경도를 갖는 고체 요소이고, 힘의 적용은 결국 공동 요소가 고체 요소 내에 삽입되게 하고;
■ 각각의 인서트는:
○ 그 표면의 적어도 일부분 위에서는 산화되지 않으며 고체 요소보다 큰 경도를 갖는 금속 코어; 및
○ 코어의 그러한 비-산화된 부분을 적어도 덮는 금속 층을 포함하며, 제1 층은 코어보다 큰 가소성(plasticity)을 가지며 및/또는 비-산화성 소재로 이루어지고;
■ 공동 인서트의 기하학적 모양 및 고체 요소의 기하학적 모양 및/또는 삽입 동안의 그 상대적인 위치 지정은 삽입 동안 공동 인서트의 개방 단부의 일부분을 자유롭게 남겨두도록 선택되며;
■ 경화성 소재는 탈산 플럭스를 포함하지 않는다.
"전기 절연"은 고 전기 고유저항의 소재, 상세하게는 1012Ω/cm보다 큰 고유저항을 갖는 소재를 의미한다.
"액체"는 여기서 그러한 소재가 고체가 아닐 때 경화성 소재의 상을 의미한다.
다시 말해, 고체 요소 내로의 공동 인서트의 삽입 동안, 고체 요소는 인서트의 개구를 완전히 막지 못한다. 그에 따라, 인서트에 포함된 소재를 위한 누출 경로 또는 "벤트(vent)"가 있다. 공동 인서트가 고체 요소에서 전진함에 따라, 소재는 그에 따라 배출된다. 그에 따라, 삽입 동안 고체 요소에 관계된 인서트의 부분은 공동 인서트의 부분이다. 상세하게, 인서트는 작은 단면을 가지므로, 인서트에 의해 고체 요소 상에 가해진 압력은 고체 요소를 덮는 산화물 층을 파괴하기에 충분하다.
또한, 제1 변형에 따르면, 인서트가 비-산화성 금속 층으로 덮인 코어로 형성될 때, 이 층은 그에 따라 고체 요소 내에 끼워지며, 그와 함께 고품질 상호연결부를 형성한다. 그에 따라, 코팅 소재에서 탈산 플럭스를 제공하여 상호연결부의 품질을 보장할 필요는 없다. 코팅 소재가 플럭스가 없기 때문에, 이것은 그에 따라 고 전기 고유저항을 갖는다. 따라서, 매우 높은 고유저항, 즉 1012Ω/cm보다 큰 고유저항을 갖는 코팅 소재를 선택할 수 있다.
유사하게, 제2 변형에 따르면, 인서트가 코어보다 큰 가소성을 갖는 금속 층으로 덮인 금속 코어로 이루어질 때, 고체 요소 내로의 삽입의 영향 하에서, 인서트의 상이한 영역은 변형을 겪는다. 코어보다 큰 가소성을 가지므로, 금속 층은 그에 따라 범프(bump) 내로의 관통 동안 그러한 코어보다 더 세게 변형될 것이다. 또한, 이 금속 층이 또한 고유한 산화물 층으로 더 덮인다면, 고유한 산화물 층은 파괴되지 않고 금속 층만큼 많이 변형될 수 없으며, 이는, 매우 부서지기 쉬운 산화물 층이 금속 층보다 더 낮은 가소성을 갖기 때문이다. 금속 층이 경험한 변형을 따를 수 없으므로, 고유한 산화물 층은 "균열이 생긴다". 또한, 산화물 층이, 이것이 유래하는 금속에 대해 낮은 본딩을 가지므로, 고유한 산화물 층은, 삽입 시에 가해진 전단의 영향 하에서 금속 층 상에서 미끄러짐으로써 "벗겨지며", 그에 따라 고체 요소 외부에 남아 있어, 금속 층을 완전히 노출시킨다. 고품질 전기 상호연결부는 그에 따라, 언더필 소재에서 탈산 플럭스를 사용하지 않고도 얻어진다.
본 발명은 그에 따라, "노우 플로우" 언더필 기술의 사용으로 인해, 빠른 언더필링의 장점과, 공동 및 개방 인서트의 사용으로 인한 감소한 압력에서의 "플립 칩" 하이브리드화의 장점을 결합할 수 있다. 상세하게는, 하이브리드화는, 연결 요소를 가열하여 그것의 용융을 얻을 필요 없이도, 유리하게도 주위 온도에서 실행된다.
실시예에 따르면, 조립 방향에 수직인 축을 따른 공동 인서트의 길이는, 그러한 축을 따른 고체 요소의 길이보다 길다.
실시예에 따르면, 공동 인서트는 고체 요소의 일 에지 상에 삽입된다.
실시예에 따르면, 공동 인서트의 개방 단부는, 삽입 동안 고체 요소 외부에 부분적으로 배치되는 복수의 브랜치(branch)를 갖는다.
실시예에 따르면, 경화성 소재는 탈산 플럭스를 포함하지 않는다.
실시예에 따르면, 경화성 소재의 층은 조립 표면의 미리 결정된 부분 상에 퇴적되며, 경화성 소재는, 미리 결정된 방사선의 적용에 연속하여 그리고 공동 인서트의 고체 요소 내로의 삽입에 연속하여, 미리 결정된 현상제에서 불용성일 수 있는 음의 포토레지스트이다:
■ 조립 표면의 그러한 부분을 덮는 레지스트 층 부분을 제외한 레지스트 층에 그러한 방사선이 적용되며;
■ 그러한 구역을 덮는 레지스트는 현상제를 적용함으로써 제거된다.
본 발명은, 수반하는 도면과 관련하여 예를 들어서만 제공된 다음의 상세한 설명을 읽음으로써 더 잘 이해될 것이며, 이러한 도면에서, 동일한 참조 번호는 동일한 또는 유사한 요소를 지정한다.
도 1 내지 도 3은, 납땜 볼의 열압축에 의한 "플립 칩" 하이브리드화에 적용된 종래 기술의 "노우 플로우"-타입 언더필 기술을 예시한 간략한 횡단면도이다.
도 4 내지 도 8은, 본 발명에 따른 "노우 플로우" 언더필에 의한 "플립 칩" 하이브리드화 방법을 예시한 간략한 횡단면도 및 평면도이다.
도 9 및 도 10은 각각, 인서트의 대안적인 실시예와, 인서트를 고체 요소 내로 관통시키는 동안 인서트를 덮는 산화물 층을 벗겨내는 것의 간략한 횡단면도를 도시한다.
도 11 내지 도 15는 공동 개방 인서트 및 고체 요소의 상이한 변형을 예시하는 간략한 평면도이다.
도 16 내지 도 19는, 언더필 소재로 덮인 구역을 노출시킬 수 있는 본 발명에 따른 방법의 간략한 횡단면도이다.
도 4 내지 도 8은, 본 발명에 따른 하이브리드화 방법에 의한 제1 및 제2 전자 구성요소(50 및 52)의 "플립 -칩" 하이브리드화를 개략적으로 예시한다.
도 4를 참조하면, 제1 구성요소(50)는, 소위 "조립" 표면으로 불리는 그 표면(54) 중 하나 상에, 제2 구성요소(52)의 소위 "조립" 표면(60) 중 하나 상에 배치된 각각의 전기-전도성 고체 범프(58) 내로 관통하기 위한 개방 전기-전도성 공동 인서트(56) 세트를 포함한다. 인서트(56)의 바닥은 또한, 제1 구성요소(50)의 두께에 걸쳐 형성된 연결 구역(62)과 접촉하며, 구역(62)은 예컨대 전자 회로(64)와 인터페이스를 형성한다. 유사하게, 각각의 범프(58)는 제2 구성요소(52)의 두께에 걸쳐 형성된 연결 구역(66)과 접촉하며, 영역(66)은 예컨대 전자 회로(68)와 인터페이스를 형성한다.
공동 인서트는 유리하게는, 그에 따라 비산화성인, 상세하게는 Au 또는 Pt와 같은 귀금속 층으로 덮인, 상세하게는 W, WSi, TiN, Cu, Pt 또는 Ni와 같은 단단한 소재로 이루어져서, 고체 요소와의 전기 접촉을 약화시킬, 표면에서의 산화물의 형성을 회피한다. 고체 요소는 바람직하게는, In 또는 예컨대 InSb와 같은 In-원료 성분, 주석, 납, Al 원료의 합금 또는 예컨대 AlCu와 같은 Al 합금으로 이루어진다.
일정 체적의 경화성 소재(70), 상세하게는 앞서 기재한 바와 같이 예컨대 경화제를 포함하는 에폭시 수지와 같은 수지가, 범프(58)를 포함하는 표면(56)의 부분 상에서 액체 형태로 또한 퇴적되어 이들 범프를 코팅한다.
바람직하게는 냉온에서, 하이브리드화를 실행하기 위해, 전자 구성요소(50 및 52)는 범프(58) 앞에 각각의 공동 인서트(56)를 갖도록 정렬되며, 화살표로 예시한 적절한 압력이 제1 구성요소 상에 가해지며, 이 제1 구성요소는 이동 가능하며 그에 따라 조립 방향(A)을 따라 변위한다. 언더필 소재(70)와 접촉하면, 공동 인서트는 그 후 모세관 현상에 의해 이것으로 채워진다.
유리하게도, 공동 인서트(56)의 기하학적 모양 및 고체 범프(58)의 기하학적 모양이 선택되어, 공동 인서트(56)를 범프(58) 내에 삽입하면, 범프(58)는 공동 인서트(56)의 개구를 완전히 막지 못한다. 그에 따라, 그러한 인서트가 범프(58) 내에 진행함에 따라 인서트를 점유하는 언더필 소재(70)에 대한 누설 경로가 있어서, 범프(58)에 관계된 부분은 인서트(56)의 부분이 된다.
예컨대, 공동 인서트(56) 각각은 조립 방향(A)에 수직인 단면, 즉 십자가 형상(도 5)을 갖는 "횡방향 단면"을 가지며, 범프(58) 각각은, 대응하는 인서트(56)의 십자가 형상에 대해 45°만큼 각도에서 오프셋되고 그 십자가 형상에 중심을 두고 있는 십자가 형상(도 6)을 갖는, 방향(A)에 수직인 단면을 갖는다.
따라서, 압력이 제1 구성요소(50)에 가해질 때, 범프(68)보다 큰 경도를 갖는 인서트(56)는, 가능하게는 범프(58)를 덮는 고유한 산화물 층을 파괴함으로써 그러한 범프 내에 관통한다. 도 7에 예시한 바와 같이, 인서트(56)와 범프(58)의 십자가 형상 사이의 오프셋으로 인해, 범프(58)로 덮이지 않는 인서트(56)의 네 개의 부분(72, 74, 76 및 78)이 존재하여, 인서트(56)를 점유하는 언더필 소재(70)에 대한 네 개의 경로, 또는 벤트를 만든다. 따라서, 인서트(56)가 범프(58)에서 진행함에 따라, 언더필 소재가, 상세한 도 8에서 화살표로 예시한 바와 같이 인서트로부터 배출되며, 전기 상호연결부는, 귀금속의 층으로 덮인 인서트(56)와 범프(58) 사이에 형성된다.
그에 따라, 범프(58)에 관계된 인서트(56)의 표면만이 인서트의 두께로 형성되어, 두 개의 구성요소(50 및 52)를 하이브리드화하기 위해 가해진 압력은 낮게 된다. 또한, 인서트(56)의 단면의 일부분만이 범프(58) 내에 효과적으로 도입되어, 또한 그러한 압력을 감소시킬 수 있다. 제1 및 제2 전자 구성요소(50 및 52) 사이의 전기 상호연결부가 그에 따라 형성되어 제2 전자 구성요소를 기계적으로 붙인다.
구성요소(50 및 52)를 하이브리드화하기 위한 압력의 적용과 병행하여 또는 이에 연속하여, 예컨대 가열과 같은 열처리가 언더필 소재(70)를 경화하도록 적용될 수 있어서, 만들어진 상호연결부의 레벨에서 두 개의 구성요소를 분리하는 체적을 채우는, 열-기계 응력에 대한 고체 보호 층을 얻을 수 있다.
바람직하게도, 조립체 소재는 탈산제를 포함하지 않도록 선택되고, 이점은 1012Ω/cm보다 큰 후자의 고유저항 값 또는 심지어 2.1013Ω/cm보다 큰 값 - 이 값은 상세하게는 예컨대 냉각된 적외선 검출과 같은 적외선 검출로의 응용에 바람직할 수 있음 - 을 제공한다.
도 9에 예시한 인서트(56)의 제2 대안 실시예에 따르면, 인서트(56) 각각은 금속 층(82)으로 덮인 중심 금속 코어(80)를 포함한다. 중심 코어(80)는 범프(58)에 삽입될 수 있도록 범프보다 큰 경도를 갖는다. 이를 위해, 중심 코어(80)는 바람직하게는, 범프(58)의 소재의 영률의 1.5배보다 큰 영률을 갖는다. 유리하게도, 중심 코어(80)는 예컨대 질화 티타늄(TiN), 구리(Cu), 바나듐(V), 몰리브덴(Mo), 니켈(Ni), 티타늄 텅스테나이트(TiW), WSi, 또는 텅스텐(W)과 같은 경금속으로 이루어지며, 범프(58)는 예컨대 알루미늄, 주석, 인듐, 납, 은, 구리, 아연 또는 이들 금속의 합금과 같은 연성 금속으로 이루어진다. 또한, 중심 코어(80)는 산화되지 않는다.
금속 층(82)은, 전기-전도성이며, 이것이 코어(80)와 형성하는 금속 인터페이스로 인한 중심 코어(80)로의 강한 본딩의 기능 외에, 인서트가 범프 내로 관통하는 동안, 코어(80)에 부착된 상태를 유지하면서, 변형하는 기능을 갖는다. 이를 위해, 이 층은 코어(80)의 가소성보다 큰 가소성을 갖는다. 층(82)은 그에 따라 연성 소재로 이루어질 수 있다. 상세하게도, 코어(80)의 영률의 1.5배보다 더 큰 영률을 갖는 연성 금속은 적절한 가소성을 갖는다.
바람직하게도, 층(82)은 범프(58)의 연성과 실질적으로 같은 연성(ductility)을 가져, 단단한 코어(80)가 파괴되지 않고 관통할 수 있으며, 실질적으로 같은 형태로 층(82) 및 범프(58)의 상대적 변형을 얻을 수 있게 한다. 층(80)은 그에 따라 유리하게는 알루미늄, 주석, 인듐, 납, 은, 구리, 아연 또는 이들 금속의 합금으로 이루어지며, 바람직하게는 알루미늄으로 이루어지고, 이 금속은, 500℃보다 높은, 매우 높은 용융 온도를 갖는 장점이 있다.
층(82)의 산화로 인한 고유한 산화물 층(84)이 또한 존재할 수 있다. 산화물 층(84)은 대략 수 nm로 본질적으로 매우 얇으며, 단단하고 부서지기 쉬우며, 상세하게는 금속 층(82)의 가소성 및 연성보다 훨씬 작은 가소성 및 연성을 갖고 있으며, 그러한 금속 층에 약간만 본딩된다. 이 실시예는, 산화하는 인서트(56)가 남겨져 의도적으로 산화하기 때문에, 인서트를 저장하는 동안 인서트의 산화를 회피하기 위해 특정한 조치가 필요하지않는 장점이 있다.
도 10에 예시한 바와 같이, 인서트(56)가 범프(58) 내로 관통하는 동안, 금속 층(82)의 심지어 약간의 변형이 산화물 층(84)을 플레이트로 파괴하며, 전단의 영향 하에서, 고유한 산화물의 플레이트는 범프(58) 외부에서 남아 있으면서 금속 층(82) 상에서 미끄러진다. 그에 따라 산화물 층(84)은 삽입 동안 벗겨져, 금속 층(82)을 노출시키며, 그에 따라 고품질의, 특히 산화물이 없는 전기 연결부를 만든다.
인서트 및/또는 범프에 대한 다른 기하학적 형상이 물론 가능하다. 예컨대, 삽입 시에, 방향(A)에 수직인 축을 따른 인서트의 한 차원이 예컨대 도 7의 축(B)과 같은 동일한 축을 따른 범프의 차원보다 큰 것으로도 충분하고 및/또는 인서트가 범프의 에지 상에 도입되는 것으로도 충분하다.
도 11 내지 도 15는 인서트(56) 및 요소(58)의 대안적인 실시예의 평면도이다.
도 11에 예시한 변형에 따르면, 공동 개방 인서트(56)의 횡방향 단면은 앞서 기재한 바와 같이 십자가 형상을 가지며, 고체 요소의 횡방향 단면은 임의의 형상을 갖지만, 바람직하게는 예컨대 정사각형, 원판형, 타원형, 직사각형 또는 기타 형상과 같은 볼록한 형상을 갖는다. 인서트 및 고체 요소의 차원은, 인서트의 브랜치가 고체 요소의 각 측면 상에서 돌출하여 언더필 소재가 삽입 동안 배출될 수 있게 하는 네 개의 통로를 만들도록, 선택된다.
도 12에 예시한 변형에 따르면, 인서트(56)의 횡방향 단면은 네 개보다 많은, 예컨대 6개의 브랜치를 포함하는 별 형상을 갖는다. 통로의 수를 크게 증가시키면, 예컨대 인서트 및 고체 요소의 제조 결함으로 인해 인서트에 갇힌 언더필 소재를 볼 위험을 최소화할 수 있다. 고체 요소(58)는 임의의 형상을 가질 수 있지만, 바람직하게는 예컨대 정사각형, 원판형, 타원형, 직사각형 또는 다른 형상과 같은 볼록한 형상을 가질 수 있다.
도 13에 예시한 변형에 따르면, 고체 요소(58)는 십자가- 또는 별-형상 횡방향 단면을 가지며, 이 횡방향 단면은 임의의 형상을 갖지만, 바람직하게는 예컨대 정사각형, 원판형, 타원형, 직사각형 또는 다른 형상과 같은 볼록한 형상을 갖는다.
도 14에 예시한 변형에 따르면, 인서트(56)는 원통형이며, 고체 요소는 로브(lobe)(68)를 포함하고, 인서트(50)는 로브(60)가 만나는 위치에 중심이 있지만, 반드시 정확하게 그럴 필요는 없다.
도 15에 예시한 변형에 따르면, 인서트(56) 및 고체 요소(58)는 최신 기술의 것이며, 상세하게는 예컨대 정사각형 또는 원형 단면의 원통형 인서트 및 볼록한 고체 요소(58)이다. 제1 전자 구성요소(50)를 제2 전자 구성요소(52)와 조립 시에, 각각의 개방 공동 인서트(56)는 고체 요소(58)와 수직으로 정렬하여 배치되어, 인서트(56)의 개구 부분(82)은 요소(58) 반대편에 위치하지 않는다. 유리하게도, 제1 구성요소(50)의 조립면 상에서 인서트(56)가 형성한 패턴은 제2 구성요소(52)의 조립면 상에서 요소(58)가 형성한 패턴에 대해 오프셋되어 있다. 이러한 패턴 오프셋은 예컨대 구성요소(50 및 52)를 제조한 다음 구성요소를 종래의 방식으로 정렬하여 구현함으로써 얻거나, 인서트(56)와 요소(58)의 제조는 종래 방식으로 형성되며, 구성요소(50 및 52)는 그 후 삽입 동안 오프셋된다.
수치상의 예로서, 본 발명은 공간에서 동작하고자 하는 적외선 검출기에 적용된다. 제1 구성요소는, 10㎛ 피치로 분포되고, InP 기판 상에서 InGaAs로 이루어지는 2,000*2,000개의 유닛 검출 요소, 즉 "픽셀"의 공간 적용을 위한 적외선 검출 어레이이며, 검출 어레이가 하이브리드화되는 제2 구성요소는 인듐 범프가 제공된 CMOS 리드아웃 어레이이다. 검출 어레이의 크기는 그에 따라 20*20mm이다.
검출 어레이와 리드아웃 어레이의 열 팽창 계수 사이의 큰 차이로 인해, 상세하게는 납땜 볼의 열 압축을 구현함으로써 두 구성요소의 고온 하이브리드화를 실행하는 것을 생각해 볼 수 없다. 두 구성요소 사이의 수직 상호연결부는, 검출기가 궤도에 있을 때 강한 순환 열 변형에 대한 검출의 신뢰도를 보증하도록 코팅될 필요가 있다. 또한, 검출기는 대략 수 개의 광자와 같이 매우 낮은 검출 임계치를 가질 수 있어야 하며, 그에 따라 언더필 소재는 1012Ω/cm 이상의 또는 심지어는 2.1013Ω/cm와 같은 매우 높은 고유저항을 가져야 한다.
하이브리드화 방법은 이때 다음의 단계를 연속해서 구현하는 단계를 포함한다:
1. CMOS 리드아웃 어레이의 표면 상에 10㎛ 피치의 5㎛ 높이를 갖는 십자가-형상 횡방향 단면의 개방 관을 제조하는 단계;
2. InGaAs 검출 어레이의 표면 상에 10㎛ 피치의 5㎛ 높이를 갖는 인듐 범프를 제조하는 단계;
3. 예컨대 그 자체가 알려져 있는 스핀 코터에 의해, 관을 포함하는 CMOS 어레이의 표면 상에 5.5㎛ 두께의 탈산제가 없는 에폭시 접착제 또는 포토레지스트를 갖는 층을 분산시키는 단계;
4. 예컨대 와이어 본딩 연결을 위한 범프를 포함한 구역과 같이, 발견되지 않기 원하는 구역에서부터, 예컨대, 이후 기재할 바와 같이, 이들 구역의 포토마스킹 기술을 구현함으로써, 에폭시 접착제를 제거하는 단계;
5. 리드아웃 어레이의 범프를 리드아웃 어레이의 십자가 인서트 내에 삽입함으로써, 집합적 검출기 제조의 환경에서 예컨대 C2W 타입의 (칩과 웨이퍼 사이의) 하이브리드화에 의해, 검출 어레이와 리드아웃 어레이를 하이브리드화하는 단계; 및
6. 그에 따라 얻은 수직 상호연결부를 코팅하는 에폭시 접착제 - 에폭시 접착제는, 어레이들이 강한 열 사이클에 매우 민감하다면, 주위 온도에서 교차 링크하도록 또한 바람직하게는 선택됨 - 를 교차 링크하는 단계.
감광성 속성을 갖는 에폭시 수지는 소위 "음의 레지스트"이다. 그 자체로 알려져 있는 바와 같이, 특정한 광 방사선, 상세하게는 자외선 방사선을 받는 에폭시 포토레지스트는 "현상제"로 불리는 특정한 화학적 배쓰(chemical bath)에서 불용성일 수 있다. 그에 따라, 에폭시 레지스트 층을 자외선 방사선에 부분적으로 노출시킴으로써, 그리고 그 후 현상제를 이 층에 적용함으로써, 방사선에 노출된 부분은 유지되는 반면, 노출되지 않은 부분은 제거된다. 조사선에 대한 보호는 마스크에 의해 보통 달성되기 때문에, 마스크의 음의 각인이 그에 따라 남게 되어, 명칭 "음의" 레지스트가 된다.
구역이 언더필 소재로 덮이지 않아야 하는 구성요소에 적용된 본 발명에 따른 방법은 이제 도 16 내지 도 19과 관련하여 기재될 것이다.
도 16을 참조하면, 복수의 구성요소(50a 및 50b)가, 소잉(sawing) 평면(D)을 따른 소잉에 의해 이후 개별화되는 복수의 구성요소(52a 및 52b)를 규정하는 기판(90) 상에서 하이브리드화되었다. 하이브리드화는 전술한 것에 유사하며, 기판(90) 상에 형성된 고체 요소 또는 인서트를 예컨대 소위 "SU-8" 에폭시 수지와 같은 음의 포토레지스트로 코팅한 다음, 구성요소(50a 및 50b)의 고체 요소 또는 범프를 구성요소(52a 및 52b)의 대응하는 요소 내에 삽입하는 것을 포함한다. 에폭시 수지의 퇴적은 전체 플레이트에서, 즉 기판(90) 위 전체에서 실행되었으며, 상세하게는 후속하여 와이어 본딩 타입의 연결을 형성하는데 사용되고자 하는 접촉 구역(92)을 포함하는 구역 상에서 실행되었다.
그러한 구역을 자유롭게 하기 위해, 노출될 구역 위에 마스크를 적용하여, 방법이 실행되며, 마스크는 미리 결정된 방사선을 불투과하여 현상제에 의해 노출된 수지를 제거할 수 있으며, 그 다음에 그러한 방사선은 하이브리드화된 조립체에 적용된다(도 17).
마스크는 그 후 제거되며, 현상제가 적용되어 노출되지 않은 수지 부분, 즉 자유롭게 될 구역 상의 수지 부분을 제거한다(도 18).
또한, 노출된 수지 부분이 교차 링크되었기 때문에, 이들 부분은 구성요소(50a 및 50b) 사이의 체적을 폐쇄하여, 이들 체적에 담긴 수지 부분이 거기에 남아 있다. 구성요소(50a 및 50b) 사이의 수지의 최종 교차 링크는 이때 예컨대 "SU-8"-타입 수지의 경우 조립체를 150℃에서 1시간 동안 가열함으로써, 열처리에 의해 얻어진다.
변형으로서, 구성요소(50a)는 전자기 방사선(96)에 투과되어, 구성요소(50a 및 50b) 사이에 배치된 수지의 교차 링크가 방사선의 적용에 의해 얻어진다.
평면(A)을 따른 소잉이 구현되어 그 후 두 개의 구성요소를 개별화한다(도 19).

Claims (6)

  1. 제1 및 제2 전자 구성요소(50 및 52)를 조립하는 방법으로서,
    ■ 상기 제1 구성요소(50)의 조립 표면 상에 연결 요소를 형성하고, 상기 제2 구성요소(52)의 조립 표면 상에 연결 요소를 형성하는 단계;
    ■ 상기 제1 및/또는 상기 제2 구성요소의 조립 표면 상에 전기-절연 경화성 소재(70)의 액체 층을 퇴적하여 상기 표면 상에 형성된 연결 요소를 적어도 코팅하는 단계;
    ■ 상기 제1 및 상기 제2 구성요소(50 및 52)를 서로의 위에 배치하여, 상기 제1 구성요소의 연결 요소 앞에 상기 제2 구성요소의 연결 요소를 놓는 단계;
    ■ 상기 제1 및/또는 상기 제2 구성요소(50 및 52) 상에서 미리 결정된 방향(A)을 따라 힘을 적용하여, 전기 상호연결부 - 각각의 상호연결부는 상기 제1 구성요소(50)의 연결 요소(56)와 상기 제2 구성요소(52)의 연결 요소(58)로 형성됨 - 를 만드는 단계; 및
    ■ 상기 경화성 소재(70)를 경화시키는 단계를 포함하되,
    ■ 상기 제1 구성요소(50)의 연결 요소(56)가 개방 단부를 갖는 공동 인서트(hollow inserts)이고, 상기 제2 구성요소(52)의 연결 요소(58)가 상기 인서트(56)보다 더 작은 경도를 갖는 고체 요소(58)이며, 힘의 적용이 결국 상기 공동 요소(56)가 상기 고체 요소(58) 내에 삽입되게 하는 것;
    ■ 각각의 인서트(56)가:
    ○ 그 표면의 적어도 일부분 위에서는 산화되지 않으며 상기 고체 요소(58)보다 큰 경도를 갖는 금속 코어; 및
    ○ 상기 코어의 상기 비-산화된 부분을 적어도 덮는 금속 층을 포함하며, 제1 층이 상기 코어보다 큰 가소성(plasticity)을 가지며 및/또는 비-산화성 소재로 이루어지는 것;
    ■ 상기 공동 인서트(56)의 기하학적 모양 및 상기 고체 요소(58)의 기하학적 모양 및/또는 삽입 동안의 그 상대적인 위치 지정이 삽입 동안 상기 공동 인서트(56)의 개방 단부의 일부분(72, 74, 76 및 78)을 자유롭게 남겨두도록 선택되는 것; 및
    ■ 상기 경화성 소재(70)가 탈산 플럭스(deoxidizing flux)를 포함하지 않는 것을 특징으로 하는, 제1 및 제2 전자 구성요소(50 및 52)를 조립하는 방법.
  2. 청구항 1에 있어서, 조립 방향에 수직인 축을 따른 상기 공동 인서트(56)의 길이가, 상기 축을 따른 상기 고체 요소(58)의 길이보다 긴 것을 특징으로 하는, 제1 및 제2 전자 구성요소(50 및 52)를 조립하는 방법.
  3. 청구항 1 또는 청구항 2에 있어서, 상기 공동 인서트(56)가 상기 고체 요소(58)의 일 에지 상에 삽입되는 것을 특징으로 하는, 제1 및 제2 전자 구성요소(50 및 52)를 조립하는 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 공동 인서트(56)의 개방 단부가, 삽입 동안 상기 고체 요소(58) 외부에 부분적으로 배치되는 복수의 브랜치를 갖는 것을 특징으로 하는, 제1 및 제2 전자 구성요소(50 및 52)를 조립하는 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서, 상기 경화성 소재(70)가 1012Ω/cm보다 큰 전기 고유저항을 갖는 것을 특징으로 하는, 제1 및 제2 전자 구성요소(50 및 52)를 조립하는 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서, 상기 경화성 소재(70)의 층이 상기 조립 표면의 미리 결정된 부분 상에 퇴적되는 것, 상기 경화성 소재(70)가, 미리 결정된 방사선의 적용에 연속하여 미리 결정된 현상제에서 불용성일 수 있는 음의 포토레지스트인 것과, 상기 고체 요소 내로의 상기 공동 인서트의 삽입에 연속하여:
    ■ 상기 조립 표면의 상기 부분을 덮는 수지 층 부분을 제외한 수지 층에 상기 방사선이 적용되며;
    ■ 상기 구역을 덮는 포토레지스트가 상기 현상제를 적용함으로써 제거되는 것을 특징으로 하는, 제1 및 제2 전자 구성요소(50 및 52)를 조립하는 방법.
KR1020157020381A 2013-03-22 2014-03-21 프리-코팅 상호연결 요소를 포함하는 플립-칩 조립 방법 KR102305916B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1352557 2013-03-22
FR1352557A FR3003688B1 (fr) 2013-03-22 2013-03-22 Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion
PCT/FR2014/050665 WO2014147355A1 (fr) 2013-03-22 2014-03-21 Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion

Publications (2)

Publication Number Publication Date
KR20150135211A true KR20150135211A (ko) 2015-12-02
KR102305916B1 KR102305916B1 (ko) 2021-09-27

Family

ID=48856779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157020381A KR102305916B1 (ko) 2013-03-22 2014-03-21 프리-코팅 상호연결 요소를 포함하는 플립-칩 조립 방법

Country Status (6)

Country Link
US (1) US9406662B2 (ko)
EP (1) EP2976784A1 (ko)
JP (1) JP6501752B2 (ko)
KR (1) KR102305916B1 (ko)
FR (1) FR3003688B1 (ko)
WO (1) WO2014147355A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3003688B1 (fr) * 2013-03-22 2016-07-01 Commissariat Energie Atomique Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion
DE102014002824A1 (de) * 2014-02-25 2015-08-27 Northrop Grumman Litef Gmbh Verfahren zur Herstellung eines Bauteils
TWI582929B (zh) * 2016-06-07 2017-05-11 南茂科技股份有限公司 晶片封裝結構
TWI636533B (zh) 2017-09-15 2018-09-21 Industrial Technology Research Institute 半導體封裝結構
JP2021197519A (ja) * 2020-06-17 2021-12-27 東北マイクロテック株式会社 積層型半導体装置及びこれに用いる搭載部品、基体及びバンプ接続体
KR20220000294A (ko) * 2020-06-25 2022-01-03 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249524A (ja) * 2002-02-25 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
WO2006118033A1 (ja) * 2005-04-27 2006-11-09 Lintec Corporation シート状アンダーフィル材および半導体装置の製造方法
JP2011040754A (ja) * 2009-08-13 2011-02-24 Commissariat A L'energie Atomique & Aux Energies Alternatives ２つの電子部品を接合するための方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2782914B2 (ja) * 1990-04-26 1998-08-06 日本電気株式会社 バンプ電極結合の形成方法
US6179198B1 (en) * 1996-09-18 2001-01-30 Matsushita Electric Industrial Co., Ltd. Method of soldering bumped work by partially penetrating the oxide film covering the solder bumps
JP3381593B2 (ja) * 1997-12-22 2003-03-04 松下電器産業株式会社 バンプ付電子部品の実装方法
HU226966B1 (en) 1998-03-20 2010-03-29 Teva Gyogyszergyar Zartkoeruee Fermentation process
JP3506233B2 (ja) * 2000-06-28 2004-03-15 シャープ株式会社 半導体装置及びその製造方法
US6543674B2 (en) * 2001-02-06 2003-04-08 Fujitsu Limited Multilayer interconnection and method
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US7312261B2 (en) * 2004-05-11 2007-12-25 International Business Machines Corporation Thermal interface adhesive and rework
US20060025509A1 (en) 2004-07-29 2006-02-02 Ruzhi Zhang Fluxing no-flow underfill composition containing benzoxazines
FR2876244B1 (fr) * 2004-10-04 2007-01-26 Commissariat Energie Atomique Composant muni d'un ensemble de micropointes conductrices dures et procede de connexion electrique entre ce composant et un composant muni de protuberances conductrices ductiles
KR100568496B1 (ko) * 2004-10-21 2006-04-07 삼성전자주식회사 주석-인듐 합금층을 갖는 필름 회로 기판
US20060278966A1 (en) * 2005-06-14 2006-12-14 John Trezza Contact-based encapsulation
DE102005046280B4 (de) * 2005-09-27 2007-11-08 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
JP2008124376A (ja) * 2006-11-15 2008-05-29 Canon Inc 素子基板の接続方法
JP5320165B2 (ja) * 2009-05-27 2013-10-23 パナソニック株式会社 半導体装置
JP5681432B2 (ja) 2010-10-01 2015-03-11 ナミックス株式会社 エポキシ樹脂組成物及びそれを使用した半導体装置
FR2971081B1 (fr) * 2011-02-02 2013-01-25 Commissariat Energie Atomique Procédé de fabrication de deux substrats relies par au moins une connexion mécanique et électriquement conductrice obtenue
FR2972569A1 (fr) * 2011-03-10 2012-09-14 Commissariat Energie Atomique Composant de connexion muni d'inserts creux
FR2977370B1 (fr) * 2011-06-30 2013-11-22 Commissariat Energie Atomique Composant de connexion muni d'inserts creux
US8779588B2 (en) * 2011-11-29 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for multi-chip packaging
FR2996053A1 (fr) * 2012-09-27 2014-03-28 Commissariat Energie Atomique Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede.
FR3003688B1 (fr) * 2013-03-22 2016-07-01 Commissariat Energie Atomique Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249524A (ja) * 2002-02-25 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
WO2006118033A1 (ja) * 2005-04-27 2006-11-09 Lintec Corporation シート状アンダーフィル材および半導体装置の製造方法
JP2011040754A (ja) * 2009-08-13 2011-02-24 Commissariat A L'energie Atomique & Aux Energies Alternatives ２つの電子部品を接合するための方法

Also Published As

Publication number Publication date
US9406662B2 (en) 2016-08-02
KR102305916B1 (ko) 2021-09-27
JP2016512929A (ja) 2016-05-09
FR3003688B1 (fr) 2016-07-01
US20150380395A1 (en) 2015-12-31
EP2976784A1 (fr) 2016-01-27
WO2014147355A1 (fr) 2014-09-25
JP6501752B2 (ja) 2019-04-17
FR3003688A1 (fr) 2014-09-26

Similar Documents

Publication Publication Date Title
KR102270751B1 (ko) 몰딩된 칩 조합물
KR101905334B1 (ko) 반도체 패키징 방법 및 전자 디바이스
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
US8476773B2 (en) Electrical interconnect structure
KR102305916B1 (ko) 프리-코팅 상호연결 요소를 포함하는 플립-칩 조립 방법
JP3859403B2 (ja) 半導体装置及びその製造方法
JP5435849B2 (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
TWI378516B (en) Bump-on-lead flip chip interconnection
US8541291B2 (en) Thermo-compression bonded electrical interconnect structure and method
US7420814B2 (en) Package stack and manufacturing method thereof
JP2013534060A (ja) ２重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法
US6933221B1 (en) Method for underfilling semiconductor components using no flow underfill
US20140008786A1 (en) Bump-on-trace packaging structure and method for forming the same
JP3502056B2 (ja) 半導体装置およびこれを用いた積層構造体
CN111063668A (zh) 布线结构、半导体装置结构及其制造方法
TWI375284B (en) Chip packaging structure and manufacturing process thereof
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
KR20170060612A (ko) 범프-온-트레이스 칩 패키징용 디바이스 및 그 형성 방법
CN113035830A (zh) 半导体结构及其制造方法
JP5187341B2 (ja) 半導体装置の製造方法
JP2011091087A (ja) 半導体装置とその製造方法
US20230099856A1 (en) Integrated circuit package module including a bonding system
US20240006371A1 (en) Semiconductor device interconnect structure
JP3469093B2 (ja) 印刷回路基板および実装回路基板の製造方法
CN115735270A (zh) 基板键合方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant