CN115735270A - 基板键合方法 - Google Patents

基板键合方法 Download PDF

Info

Publication number
CN115735270A
CN115735270A CN202280003708.5A CN202280003708A CN115735270A CN 115735270 A CN115735270 A CN 115735270A CN 202280003708 A CN202280003708 A CN 202280003708A CN 115735270 A CN115735270 A CN 115735270A
Authority
CN
China
Prior art keywords
substrate
metal
bump array
metal micro
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280003708.5A
Other languages
English (en)
Inventor
凌云志
何思亮
马建国
毕宇浩
刘星宇
胡川
陈志涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of Guangdong Academy of Sciences
Original Assignee
Institute of Semiconductors of Guangdong Academy of Sciences
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of Guangdong Academy of Sciences filed Critical Institute of Semiconductors of Guangdong Academy of Sciences
Publication of CN115735270A publication Critical patent/CN115735270A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/58—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation characterised by the form or material of the contacting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20107—Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20108—Temperature range 300 C=<T<350 C, 573.15K =<T< 623.15K

Abstract

本公开提供了一种基板键合方法，其中，该基板键合方法可以包括：提供第一基板和第二基板；在第一基板上形成第一金属微凸点阵列，第一金属微凸点阵列包括形成在第一基板上的至少一个第一金属柱以及形成在第一金属柱上的彼此间隔开的多个第一金属纳米线；在第二基板上形成第二金属微凸点阵列，第二金属微凸点阵列包括形成在第二基板上的至少一个第二金属柱以及形成在第二金属柱上的彼此间隔开的多个第二金属纳米线；将第一基板按压至第二基板，使得第一金属微凸点阵列与第二金属微凸点阵列以彼此交错的方式定位，从而在第一金属纳米线与第二金属纳米线之间形成物理交织的互锁结构；在第一基板与第二基板之间施加填充材料；对填充材料进行固化，从而形成键合腔体；以及，在填充材料被固化之后，对第一金属微凸点阵列和第二金属微凸点阵列在键合腔体内进行限域加热回流，从而实现第一基板与第二基板的键合。

Description

基板键合方法
技术领域
本公开总体上涉及半导体封装技术领域。更具体地，本公开涉及基板键合方法。
背景技术
本部分提供了与本公开有关的背景信息，但是这些信息并不必然构成现有技术。
随着在集成电路上容纳的晶体管越来越多，互连点的数量变得越来越多且尺寸变得越来越小，这给现有的封装互连技术带来了挑战。近年来，为了实现高密度的封装互连，在倒装芯片、晶圆级封装以及2.5D/3D封装中开始使用基于微凸点的封装互连技术。相对于传统的引线键合技术，基于微凸点的封装互连技术所实现的互连路径更短，封装密度更高。
在基于微凸点的相关封装互连技术中，通常，在上基板和下基板上分别形成有例如微铜柱，并且随后通过加热回流或者热压工艺来进行上基板与下基板的键合。然而，在当前的封装互连技术中，通常是无法将上基板的微铜柱与下基板的微铜柱直接键合在一起的，而是需要在微铜柱的顶部形成锡帽。因此，基于锡帽的铜-铜键合互连(Cu-Sn-Cu倒装键合)是当前实现3D封装集成互连的主要途径。
本公开的发明人已经注意到，基于锡帽的铜-铜键合互连技术在实际工艺中存在一些问题，导致封装互连的可靠性被降低。例如，在加热回流而将锡融化时，由于锡的含量通常是有限的，因此在加热回流时所形成的界面金属间化合物(IMC)往往并不能如所期望地那样被形成为理想的Cu6Sn5，而是可能会被形成为脆性的Cu3Sn。换言之，加热回流可能会导致界面金属间化合物的脆化，使得键合的可靠性被降低。此外，在热压工艺时，锡在压力下可能会从互连界面挤出，在锡被过度挤压溢出的情况下，键合短路的风险大大提高。另外，热压工艺中存在的过大的压力也可能会导致被减薄的晶圆碎裂。
因此，存在对提供一种能够实现可靠的封装互连的基板键合方法的需求。
发明内容
本部分提供本公开的一般概要，而不是本公开的全部范围或全部特征的全面披露。
本公开的实施方式提供了一种基板键合方法，其中，该基板键合方法可以包括：提供第一基板和第二基板；在第一基板上形成第一金属微凸点阵列，第一金属微凸点阵列包括形成在第一基板上的至少一个第一金属柱以及形成在第一金属柱上的彼此间隔开的多个第一金属纳米线；在第二基板上形成第二金属微凸点阵列，第二金属微凸点阵列包括形成在第二基板上的至少一个第二金属柱以及形成在第二金属柱上的彼此间隔开的多个第二金属纳米线；将第一基板按压至第二基板，使得第一金属微凸点阵列与第二金属微凸点阵列以彼此交错的方式定位，从而在第一金属纳米线与第二金属纳米线之间形成物理交织的互锁结构；在第一基板与第二基板之间施加填充材料；对填充材料进行固化，从而形成键合腔体；以及，在填充材料被固化之后，对第一金属微凸点阵列和第二金属微凸点阵列在键合腔体内进行加热限域回流，从而实现第一基板与第二基板的键合。
在一些可选的实施方式中，第一金属微凸点阵列和第二金属微凸点阵列可以由铜、锡和铟中的至少一种材料制成；以及形成第一金属微凸点阵列的材料与形成第二金属微凸点阵列的材料可以彼此相同或不同。
在一些可选的实施方式中，在第一基板与第二基板之间施加填充材料可以包括：在将第一基板按压至第二基板之后，将填充材料施加到形成于第一基板与第二基板之间的空隙中。
在一些可选的实施方式中，在将第一基板按压至第二基板之前，可以将填充材料施加到第二基板上；以及通过将第一基板按压至第二基板，可以使填充材料填充第一基板与第二基板之间的空隙。
在一些可选的实施方式中，在第一基板上形成第一金属微凸点阵列可以包括：在第一基板上溅射第一种子层；在第一种子层上涂覆第一光刻胶层；对第一光刻胶层进行图形化，在待形成第一金属微凸点阵列的位置处将第一光刻胶层曝光；在第一光刻胶层上热压第一多孔膜层，第一多孔膜层构造成用于第一金属纳米线的生长模板；在第一光刻胶层曝光的位置处，以镀覆的方式在第一种子层上形成第一金属柱和第一金属纳米线，使得第一金属纳米线的生长高度低于第一多孔膜层的高度；以及在形成第一金属柱和第一金属纳米线之后，将第一多孔膜层、第一光刻胶层、以及第一种子层的经暴露的部分去除。
在一些可选的实施方式中，第一多孔膜层可以为聚碳酸酯多孔膜层或阳极氧化铝多孔膜。在一些可选的实施方式中，将第一多孔膜层、第一光刻胶层、以及第一种子层的经暴露的部分去除可以包括：将第一基板浸入二氯甲烷溶液中，以对第一多孔膜层进行溶解；将第一基板浸入丙酮溶液，以对第一光刻胶层进行溶解；以及通过研磨去除第一种子层的经暴露的部分。
在一些可选的实施方式中，在第二基板上形成第二金属微凸点阵列可以包括：在第二基板上溅射第二种子层；在第二种子层上涂覆第二光刻胶层；对第二光刻胶层进行图形化，在待形成第二金属微凸点阵列的位置处将第二光刻胶层曝光；在第二光刻胶层上热压第二多孔膜层，第二多孔膜层构造成用于第二金属纳米线的生长模板；在第二光刻胶层曝光的位置处，以镀覆的方式在第二种子层上形成第二金属柱和第二金属纳米线，使得第二金属纳米线的生长高度低于第二多孔膜层的高度；将第二多孔膜层、第二光刻胶层以及第二种子层的经暴露的部分去除。
在一些可选的实施方式中，第二多孔膜层可以为聚碳酸酯多孔膜层或阳极氧化铝多孔膜。在一些可选的实施方式中，将第二多孔膜层、第二光刻胶层以及第二种子层的经暴露的部分去除可以包括：将第二基板浸入二氯甲烷溶液中，以对第二多孔膜层进行溶解；将第二基板浸入丙酮溶液，以对第二光刻胶层进行溶解；以及通过研磨去除第二种子层的经暴露的部分。
在一些可选的实施方式中，基板键合方法还可以包括：在对第一金属微凸点阵列和第二金属微凸点阵列进行加热回流之前，对第一金属微凸点阵列和第二金属微凸点阵列进行表面处理。
在一些可选的实施方式中，对第一金属微凸点阵列和第二金属微凸点阵列进行表面处理可以包括：在第一金属微凸点阵列和第二金属微凸点阵列的表面上施加助焊剂；以及/或者使用甲酸还原、氢气还原、等离子体去氧化来去除第一金属微凸点阵列和第二金属微凸点阵列的表面的氧化物。
在一些可选的实施方式中，基板键合方法还可以包括：在将第一基板按压至第二基板之前，对第一金属微凸点阵列和第二金属微凸点阵列进行表面处理，以去除第一金属微凸点阵列和第二金属微凸点阵列的表面上的氧化物；以及在将第一基板朝向第二基板按压期间以及在将第一基板按压至第二基板之后，将第一基板和第二基板置于真空环境，或者将第一基板和第二基板置于能够防止第一金属微凸点阵列和第二金属微凸点阵列被氧化的气氛环境中。
在一些可选的实施方式中，填充材料可以为环氧树脂。
在一些可选的实施方式中，可以在100摄氏度至300摄氏度之间的温度范围内，对填充材料进行固化。
在一些可选的实施方式中，可以在100摄氏度至300摄氏度之间的温度范围内，对第一金属微凸点阵列和第二金属微凸点阵列进行加热回流。
在一些可选的实施方式中，第一金属柱和第二金属柱可以具有在介于0.1微米至50微米的范围内的高度，并且可以具有在介于0.5微米至200微米的范围内的直径，以及第一金属纳米线和第二金属纳米线可以具有在介于0.1微米至50微米的范围内的高度，并且可以具有在介于0.01微米至5微米的范围内的直径。
根据本公开的实施方式所提供的基板键合方法，通过将第一基板按压至第二基板，实现了第一基板与第二基板的贴压互锁。在该贴压互锁过程中，第一金属纳米线与第二金属纳米线之间形成了物理交织的互锁结构，从而在第一基板与第二基板之间获得了较强的互锁强度，这种物理交织形成的互锁强度使得：在添加填充材料时上基板与下基板之间不会产生任何的移位。此外，由于填充材料无法浸润该互锁结构形成的互锁网络，因此在填充材料固化之后会形成键合腔体，其中，第一金属微凸点阵列和第二金属微凸点阵列将被包裹在该键合腔体中。以此方式，在对第一金属微凸点阵列和第二金属微凸点阵列进行加热回流时，经融化的金属材料因毛细力的作用将仅能够在该键合腔体内进行限域流动而无法溢出，因此避免了由于金属材料溢出而导致的可能的键合短路风险。另外，第一金属微凸点阵列和第二金属微凸点阵列的金属材料在变成液态过程中，对位键合具有自对准的效果，因此能够提高对位精度，提高键合可靠性并且降低键合温度。因此，根据本公开的实施方式，提供了一种贴压-互锁-填充-回流的新型金属微凸点低温键合互连方法。
附图说明
为了更清楚地说明本公开的技术方案，下面将对其中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本公开的某些实现方式，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为根据本公开的示例性实施方式的基板键合方法的示意性流程图；
图2为根据本公开的示例性实施方式的基板键合方法的说明性结构示意图；
图3为根据本公开的示例性实施方式的在第一基板上形成第一金属微凸点阵列的示意性流程图；
图4为根据本公开的示例性实施方式的在第一基板上形成第一金属微凸点阵列的说明性结构示意图；
图5为根据本公开的示例性实施方式的在第二基板上形成第二金属微凸点阵列的示意性流程图；以及
图6为根据本公开的示例性实施方式的在第二基板上形成第二金属微凸点阵列的说明性结构示意图。
具体实施方式
下面将参照附图借助于示例性实施方式对本公开进行详细描述。要注意的是，对本公开的以下详细描述仅仅是出于说明目的，而绝不是对本公开的限制。此外，在各个附图中采用相同的附图标记来表示相同的部件。
还需要说明的是，为了清楚起见，在说明书和附图中并未描述和示出实际的特定实施方式的所有特征，并且，为了避免不必要的细节模糊了本公开关注的技术方案，在附图和说明书中仅描述和示出了与本公开的技术方案密切相关的装置结构，而省略了与本公开的技术内容关系不大的且本领域技术人员已知的其他细节。
接下来，首先将参照图1和图2对根据本公开的示例性实施方式所提供的基板键合方法进行详细的描述。
图1为根据本公开的示例性实施方式的基板键合方法的示意性流程图。图2为根据本公开的示例性实施方式的基板键合方法的说明性结构示意图。参照图1和图2，根据本公开的实施方式，基板键合方法可以包括：提供第一基板1和第二基板2；在第一基板1上形成第一金属微凸点阵列10，第一金属微凸点阵列10包括形成在第一基板1上的至少一个第一金属柱101以及形成在第一金属柱101上的彼此间隔开的多个第一金属纳米线102；在第二基板2上形成第二金属微凸点阵列20，第二金属微凸点阵列20包括形成在第二基板2上的至少一个第二金属柱201以及形成在第二金属柱201上的彼此间隔开的多个第二金属纳米线202；将第一基板1按压至第二基板2，使得第一金属微凸点阵列10与第二金属微凸点阵列20以彼此交错的方式定位，从而在第一金属纳米线102与第二金属纳米线202之间形成物理交织的互锁结构；在第一基板1与第二基板2之间施加填充材料3；对填充材料3进行固化，从而形成键合腔体；以及，在填充材料3被固化之后，对第一金属微凸点阵列10和第二金属微凸点阵列20在所述键合腔体内进行加热限域回流，从而实现第一基板1与第二基板2的键合。
根据本公开的实施方式所提供的基板键合方法，通过将第一基板按压至第二基板，实现了第一基板与第二基板的贴压互锁。在该贴压互锁过程中，第一金属纳米线与第二金属纳米线之间形成了物理交织的互锁结构，从而在第一基板与第二基板之间获得了较强的互锁强度，这种物理交织形成的互锁强度使得：在添加填充材料时上基板与下基板之间不会产生任何的移位。此外，由于填充材料无法浸润该互锁结构形成的互锁网络，因此在填充材料固化之后会形成键合腔体，其中，第一金属微凸点阵列和第二金属微凸点阵列将被包裹在该键合腔体中。以此方式，在对第一金属微凸点阵列和第二金属微凸点阵列进行加热回流时，经融化的金属材料因毛细力的作用将仅能够在该键合腔体内进行限域流动而无法溢出，因此避免了由于金属材料溢出而导致的可能的键合短路风险。另外，第一金属微凸点阵列和第二金属微凸点阵列的金属材料在变成液态过程中，对位键合具有自对准(self-alignment)的效果，因此能够提高对位精度，提高键合可靠性并且降低键合温度。因此，根据本公开的实施方式，提供了一种贴压-互锁-填充-回流的新型金属微凸点低温键合互连方法。
在一些实施方式中，第一金属微凸点阵列10和第二金属微凸点阵列20可以由铜、锡和铟中的至少一种材料制成。此外，形成第一金属微凸点阵列10的材料与形成第二金属微凸点阵列20的材料可以彼此相同或不同。
在可选的实施方式中，第一金属微凸点阵列10的第一金属纳米线102和第二金属微凸点阵列20的第二金属纳米线202中的一者可以由铜制成，而另一者可以由锡制成。应当理解的是，铜纳米线与锡纳米线在纳米尺度内更倾向于生成热力学稳定性最高的金属间化合物。因此，在这种情况下，当对第一金属纳米线102和第二金属纳米线202进行加热回流时，更容易生成金属间化合物，从而显著地提高了键合的可靠性。此外，铜纳米线与锡纳米线的键合可以有效地扩大键合界面的原子扩散速度，降低键合温度，因此在加热回流期间几乎没有任何的热应力，从而实现了一种无热应力、无锡的挤出且具有稳定的金属间化合物的低温微凸点互连结构。
应当指出的是，形成第一金属微凸点阵列10的材料与形成第二金属微凸点阵列20的材料可以不限于此，只要第一金属微凸点阵列10和第二金属微凸点阵列20能够实现第一基板1与第二基板2的可靠键合即可。在可选的实施方式中，第一金属微凸点阵列10的第一金属纳米线102和第二金属微凸点阵列20的第二金属纳米线202中的一者可以由铜制成，而另一者可以由铟制成。此外，在一些实施方式中，第一金属微凸点阵列10和第二金属微凸点阵列20中的每一者可以均由铜、锡或铟制成。
另外，可以理解的是，形成第一金属微凸点阵列10的材料与形成第二金属微凸点阵列20的材料可以不限于仅一种材料。在可选的实施方式中，第一金属微凸点阵列10的第一金属柱101和第二金属微凸点阵列20的第一金属柱201中的至少一者可以是由铜柱与锡柱形成的嵌段金属柱。此外，在一些实施方式中，第一金属微凸点阵列10的第一金属纳米线102和第二金属微凸点阵列20的第二金属纳米线202中的至少一者可以是由锡纳米线与铟纳米线形成的嵌段纳米线。在不背离本公开的精神和范围的情况下，本领域技术人员可以设想任意合适的材料或材料组合来形成本公开的第一金属微凸点阵列和第二金属微凸点阵列。
在一些实施方式中，在第一基板1与第二基板2之间施加填充材料3可以包括：在将第一基板1按压至第二基板2之后，将填充材料3施加到形成于第一基板1与第二基板2之间的空隙中。可以理解的是，当第一基板1被按压至第二基板2之后，第一金属纳米线102与第二金属纳米线202之间形成了物理交织的互锁结构，从而获得了第一基板1与第二基板2之间的一定的连接强度。换言之，当第一基板1被按压至第二基板2之后，第一基板1与第二基板2之间就被保持有压力。在这种情况下，当将填充材料3施加到形成于第一基板1与第二基板2之间的空隙中时，由于毛细力的作用，填充材料3可以将第一基板1与第二基板2之间的空隙填满。
可以理解的是，在一些实施方式中，在将第一基板1按压至第二基板2之前，可以将填充材料3施加到第二基板2上；以及，通过将第一基板1按压至第二基板2，可以使填充材料3填充第一基板1与第二基板2之间的空隙。在这种情况下，填充材料3可以被预先添加到第二基板2上，随后再将第一基板1按压至第二基板2。以此方式，填充材料3也可以将与第一基板1第二基板2之间的空隙填满。
根据本公开的实施方式所提供的基板键合方法，通过用填充材料填充第一基板与第二基板之间的空隙，固化后的填充材料能够将第一金属微凸点阵列和第二金属微凸点阵列包裹起来。在这种情况下，当对第一金属微凸点阵列和第二金属微凸点阵列进行加热回流时，由于固化的填充材料的包裹作用，经融化的金属材料将仅能够在第一金属微凸点阵列与第二金属微凸点阵列形成的互锁结构的互锁腔中流动而无法溢出，从而提高了基板键合的可靠性。
在一些实施方式中，填充材料3可以为环氧树脂。应当理解的是，填充材料3的材料不限于此，并且可以为任意合适的材料，只要其能够实现在加热回流之前对第一金属微凸点阵列和第二金属微凸点阵列的包裹即可。应当指出的是，填充材料3将仅对第一金属微凸点阵列10和第二金属微凸点阵列20进行包裹，而不对第一金属微凸点阵列10和第二金属微凸点阵列20形成的互锁结构内的可能的间隙进行填充。换言之，填充材料3的使用可以确保在加热回流期间经融化的金属材料仅在第一金属微凸点阵列10和第二金属微凸点阵列20形成的互锁结构的互锁腔中流动，同时填充材料3并不会在加热回流期间对第一金属微凸点阵列10和第二金属微凸点阵列20的键合产生任何不利的影响。
接下来将参照图3和图4对根据本公开的示例性实施方式的在第一基板上形成第一金属微凸点阵列的方式进行说明。
图3为根据本公开的示例性实施方式的在第一基板上形成第一金属微凸点阵列的示意性流程图，并且图4为根据本公开的示例性实施方式的在第一基板上形成第一金属微凸点阵列的说明性结构示意图。参照图3和图4，在一些实施方式中，在第一基板1上形成第一金属微凸点阵列10可以包括：在第一基板1上溅射第一种子层110；在第一种子层110上涂覆第一光刻胶层120；对第一光刻胶层120进行图形化，在待形成第一金属微凸点阵列的位置处将第一光刻胶层曝光；在第一光刻胶层120上热压第一多孔膜层130，第一多孔膜层构造成用于第一金属纳米线102的生长模板；在第一光刻胶层120曝光的位置处，以镀覆的方式在第一种子层110上形成第一金属柱101和第一金属纳米线102，使得第一金属纳米线102的生长高度低于第一多孔膜层130的高度；以及在形成第一金属柱101和第一金属纳米线102之后，将第一多孔膜层130、第一光刻胶层120、以及第一种子层110的经暴露的部分去除。
在一些实施方式中，可以通过使用显影液去除第一光刻胶层120的部分来获得第一金属微凸点阵列10的生长部位。可以理解的是，可以根据实际应用来具体设计第一金属微凸点阵列10的图形、尺寸和/或节距，从而针对性地使第一光刻胶层120的具体部位曝光。
应当指出的是，以上所描述的在第一基板上形成第一金属微凸点阵列的方式仅是出于说明性的目的，在不背离本公开的精神的情况下，本领域技术人员可以设想任何合适的方式来在第一基板上形成第一金属微凸点阵列，而这些设想均应当被视为落入到本公开的范围内。
在一些实施方式中，第一多孔膜层130可以为聚碳酸酯多孔膜层或阳极氧化铝多孔膜。此外，在一些实施方式中，将第一多孔膜层130、第一光刻胶层120、以及第一种子层110的经暴露的部分去除可以包括：将第一基板1浸入二氯甲烷溶液中，以对第一多孔膜层130进行溶解；将第一基板1浸入丙酮溶液，以对第一光刻胶层120进行溶解；以及通过研磨去除第一种子层110的经暴露的部分。
可以理解的是，以上所提及的第一多孔膜层的材料是非限制性的。在不背离本公开的精神和原理的情况内，本领域技术人员可以选择任何合适的材料来形成第一多孔膜层，只要其能够被用于第一金属纳米线的生长模板并且在第一金属微凸点阵列形成之后可以被去除即可。另外，以上所提及的将第一多孔膜层、第一光刻胶层、以及第一种子层的经暴露的部分去除的方式也是非限制性的，在不背离本公开的精神的情况下，本领域技术人员可以设想采用任何合适的方式来去除第一多孔膜层、第一光刻胶层、以及第一种子层的经暴露的部分，而这些设想均应当被视为属于本公开的范围。
接下来，将参照图5和图6对根据本公开的示例性实施方式的在第二基板上形成第二金属微凸点阵列的方式进行说明。
图5为根据本公开的示例性实施方式的在第二基板上形成第二金属微凸点阵列的示意性流程图，并且图6为根据本公开的示例性实施方式的在第二基板上形成第二金属微凸点阵列的说明性结构示意图。
可以理解的是，可以采用与第一基板1类似或基本相同的方式在第二基板2上形成第二金属微凸点阵列20。参照图5和图6，在可选的实施方式中，在第二基板2上形成第二金属微凸点阵列20可以包括：在第二基板2上溅射第二种子层210；在第二种子层上涂覆第二光刻胶层220；对第二光刻胶层220进行图形化，在待形成第二金属微凸点阵列202的位置处将第二光刻胶层220曝光；在第二光刻胶层220上热压第二多孔膜层230，第二多孔膜层230构造成用于第二金属纳米线202的生长模板；在第二光刻胶层220曝光的位置处，以镀覆的方式在第二种子层210上形成第二金属柱201和第二金属纳米线202，使得第二金属纳米线202的生长高度低于第二多孔膜层230的高度；将第二多孔膜层230、第二光刻胶层220以及第二种子层210的经暴露的部分去除。
在一些实施方式中，第二多孔膜层230可以为聚碳酸酯多孔膜层或阳极氧化铝多孔膜。此外，在一些实施方式中，将第二多孔膜层230、第二光刻胶层220以及第二种子层210的经暴露的部分去除可以包括：将第二基板2浸入二氯甲烷溶液中，以对第二多孔膜层230进行溶解；将第二基板2浸入丙酮溶液，以对第二光刻胶层220进行溶解；以及通过研磨去除第二种子层210的经暴露的部分。
根据本公开的实施方式所提供的基板键合方法，可以采用与第一基板类似或基本相同的方式在第二基板上形成第二金属微凸点阵列，使得制造效率可以被大大地提到。然而，应当指出的是，本公开的范围并不限于此。本领域技术人员可以设想以与第一基板不同的方式在第二基板上形成第二金属微凸点阵列，而这种设想并不背离本公开的精神和范围。
在一些实施方式中，基板键合方法还可以包括：在对第一金属微凸点阵列10和第二金属微凸点阵列20进行加热回流之前，对第一金属微凸点阵列10和第二金属微凸点阵列20进行表面处理。以此方式，可以提高后续的加热回流期间所产生的金属间化合物的质量。
在一些实施方式，对第一金属微凸点阵列10和第二金属微凸点阵列20进行表面处理可以包括：在第一金属微凸点阵列10和第二金属微凸点阵列20的表面上施加助焊剂；以及/或者，使用甲酸还原、氢气还原、等离子体去氧化来去除第一金属微凸点阵列10和第二金属微凸点阵列20的表面的氧化物。
可以理解的是，根据本公开的实施方式，对第一金属微凸点阵列和第二金属微凸点阵列的表面处理可以发生在基板键合方法中的任何合适的阶段。在可选的实施方式中，基板键合方法还可以包括：在将第一基板1按压至第二基板2之前，对第一金属微凸点阵列10和第二金属微凸点阵列20进行表面处理，以去除第一金属微凸点阵列10和第二金属微凸点阵列20的表面上的氧化物；以及在将第一基板1朝向第二基板2按压期间以及在将第一基板1按压至第二基板2之后，将第一基板1和第二基板2置于真空环境，或者将第一基板1和第二基板2置于能够防止第一金属微凸点阵列10和第二金属微凸点阵列20被氧化的气氛环境中。以此方式，可以确保在后续的加热回流期间第一金属微凸点阵列10和第二金属微凸点阵列20的表面不存在任何的氧化物，从而提高了在后续加热回流期间所产生的金属间化合物的质量。
在一些实施方式中，可以在100摄氏度至300摄氏度之间的温度范围内，对第一金属微凸点阵列10和第二金属微凸点阵列20进行加热回流。此外，在一些实施方式中，可以在100摄氏度至300摄氏度之间的温度范围内，对填充材料3进行固化。应当指出的是，本公开中所提及的加热回流的温度范围以及对填充材料进行固化的温度范围是非限制的。在不背离本公开的范围和精神的情况下，可以对加热回流的温度范围和/或对填充材料进行固化的温度范围进行任何适当的改变。
在一些实施方式中，第一金属柱101和第二金属柱102可以具有在介于0.1微米至50微米的范围内的高度，并且可以具有在介于0.5微米至200微米的范围内的直径。在一些实施方式中，第一金属纳米线102和第二金属纳米线202可以具有在介于0.1微米至50微米的范围内的高度，并且可以具有在介于0.01微米至5微米的范围内的直径。应当指出的是，本公开中所提及的第一金属微凸点阵列的尺寸和第二金属微凸点阵列的尺寸也是非限制的。本领域技术人员可以设想任何合适尺寸的第一金属微凸点阵列10和第二金属微凸点阵列20，只要其能够实现第一基板1与第二基板2的可靠键合即可。
在本公开的上下文中，术语“前”、“后”、“左”、“右”、“上”、“下”、“远”和“近”等方位术语的使用仅仅出于便于描述的目的，而不应视为是限制性的。虽然已经参照示例性实施方式对本公开进行了描述，但是应当理解，本公开并不局限于文中详细描述和示出的具体实施方式。在不偏离本公开的权利要求书所限定的范围的情况下，本领域技术人员可以对示例性实施方式做出各种改变。
在以上对本公开的示例性实施方式的描述中所提及和/或示出的特征可以以相同或类似的方式结合到一个或更多个其他实施方式中，与其他实施方式中的特征相组合或替代其他实施方式中的相应特征。这些经组合或替代所获得的技术方案也应当被视为包括在本公开的保护范围内。
工业实用性
本公开提供了一种基板键合方法，其中，该基板键合方法可以包括：提供第一基板和第二基板；在第一基板上形成第一金属微凸点阵列，第一金属微凸点阵列包括形成在第一基板上的至少一个第一金属柱以及形成在第一金属柱上的彼此间隔开的多个第一金属纳米线；在第二基板上形成第二金属微凸点阵列，第二金属微凸点阵列包括形成在第二基板上的至少一个第二金属柱以及形成在第二金属柱上的彼此间隔开的多个第二金属纳米线；将第一基板按压至第二基板，使得第一金属微凸点阵列与第二金属微凸点阵列以彼此交错的方式定位，从而在第一金属纳米线与第二金属纳米线之间形成物理交织的互锁结构；在第一基板与第二基板之间施加填充材料；对填充材料进行固化，从而形成键合腔体；以及，在填充材料被固化之后，对第一金属微凸点阵列和第二金属微凸点阵列在键合腔体内进行加热限域回流，从而实现第一基板与第二基板的键合。根据本公开所提供的基板键合方法，实现了第一基板与第二基板的贴压互锁。在该贴压互锁过程中，第一金属纳米线与第二金属纳米线之间形成了物理交织的互锁结构，从而在第一基板与第二基板之间获得了较强的互锁强度，这种物理交织形成的互锁强度使得：在添加填充材料时上基板与下基板之间不会产生任何的移位。此外，由于填充材料无法浸润该互锁结构形成的互锁网络，因此在填充材料固化之后会形成键合腔体，其中，第一金属微凸点阵列和第二金属微凸点阵列将被包裹在该键合腔体中。以此方式，在对第一金属微凸点阵列和第二金属微凸点阵列进行加热回流时，经融化的金属材料因毛细力的作用将仅能够在该键合腔体内进行限域流动而无法溢出，因此避免了由于金属材料溢出而导致的可能的键合短路风险。另外，第一金属微凸点阵列和第二金属微凸点阵列的金属材料在变成液态过程中，对位键合具有自对准的效果，因此能够提高对位精度，提高键合可靠性并且降低键合温度。因此，本公开提供了一种贴压-互锁-填充-回流的新型金属微凸点低温键合互连方法。
此外，可以理解的是，本公开所提供的基板键合方法是可以重现的，并且可以用在多种工业应用中。例如，本公开所提供的基板键合方法可以应用于半导体封装技术领域。

Claims (15)

1.一种基板键合方法，其中，所述基板键合方法包括：
提供第一基板和第二基板；
在所述第一基板上形成第一金属微凸点阵列，所述第一金属微凸点阵列包括形成在所述第一基板上的至少一个第一金属柱以及形成在所述第一金属柱上的彼此间隔开的多个第一金属纳米线；
在所述第二基板上形成第二金属微凸点阵列，所述第二金属微凸点阵列包括形成在所述第二基板上的至少一个第二金属柱以及形成在所述第二金属柱上的彼此间隔开的多个第二金属纳米线；
将所述第一基板按压至所述第二基板，使得所述第一金属微凸点阵列与所述第二金属微凸点阵列以彼此交错的方式定位，从而在所述第一金属纳米线与第二金属纳米线之间形成物理交织的互锁结构；
在所述第一基板与所述第二基板之间施加填充材料；
对所述填充材料进行固化，从而形成键合腔体；以及
在所述填充材料被固化之后，对所述第一金属微凸点阵列和所述第二金属微凸点阵列在所述键合腔体内进行加热限域回流，从而实现所述第一基板与所述第二基板的键合。
2.根据权利要求1所述的基板键合方法，其中，所述第一金属微凸点阵列和所述第二金属微凸点阵列由铜、锡和铟中的至少一种材料制成；以及
形成所述第一金属微凸点阵列的材料与形成所述第二金属微凸点阵列的材料彼此相同或不同。
3.根据权利要求1或2所述的基板键合方法，其中，在所述第一基板与所述第二基板之间施加填充材料包括：
在将所述第一基板按压至所述第二基板之后，将所述填充材料施加到形成于所述第一基板与所述第二基板之间的空隙中。
4.根据权利要求1或2所述的基板键合方法，其中，
在将所述第一基板按压至所述第二基板之前，将填充材料施加到所述第二基板上；以及
通过将所述第一基板按压至所述第二基板，使所述填充材料填充所述第一基板与所述第二基板之间的空隙。
5.根据权利要求1至4中的任一项所述的基板键合方法，其中，在所述第一基板上形成第一金属微凸点阵列包括：
在所述第一基板上溅射第一种子层；
在所述第一种子层上涂覆第一光刻胶层；
对所述第一光刻胶层进行图形化，在待形成所述第一金属微凸点阵列的位置处将所述第一光刻胶层曝光；
在所述第一光刻胶层上热压第一多孔膜层，所述第一多孔膜层构造成用于所述第一金属纳米线的生长模板；
在所述第一光刻胶层曝光的位置处，以镀覆的方式在所述第一种子层上形成所述第一金属柱和所述第一金属纳米线，使得所述第一金属纳米线的生长高度低于所述第一多孔膜层的高度；以及
在形成所述第一金属柱和所述第一金属纳米线之后，将所述第一多孔膜层、所述第一光刻胶层、以及所述第一种子层的经暴露的部分去除。
6.根据权利要求5所述的基板键合方法，其中，所述第一多孔膜层为聚碳酸酯多孔膜层或阳极氧化铝多孔膜层，以及
将所述第一多孔膜层、所述第一光刻胶层、以及所述第一种子层的经暴露的部分去除包括：
将所述第一基板浸入二氯甲烷溶液中，以对所述第一多孔膜层进行溶解；
将所述第一基板浸入丙酮溶液，以对所述第一光刻胶层进行溶解；以及
通过研磨去除所述第一种子层的经暴露的部分。
7.根据权利要求1至6中的任一项所述的基板键合方法，其中，在所述第二基板上形成第二金属微凸点阵列包括：
在所述第二基板上溅射第二种子层；
在所述第二种子层上涂覆第二光刻胶层；
对所述第二光刻胶层进行图形化，在待形成所述第二金属微凸点阵列的位置处将所述第二光刻胶层曝光；
在所述第二光刻胶层上热压第二多孔膜层，所述第二多孔膜层构造成用于所述第二金属纳米线的生长模板；
在所述第二光刻胶层曝光的位置处，以镀覆的方式在所述第二种子层上形成所述第二金属柱和所述第二金属纳米线，使得所述第二金属纳米线的生长高度低于所述第二多孔膜层的高度；
将所述第二多孔膜层、所述第二光刻胶层以及所述第二种子层的经暴露的部分去除。
8.根据权利要求7所述的基板键合方法，其中，所述第二多孔膜层为聚碳酸酯多孔膜层或阳极氧化铝多孔膜，以及
将所述第二多孔膜层、所述第二光刻胶层以及所述第二种子层的经暴露的部分去除包括：
将所述第二基板浸入二氯甲烷溶液中，以对所述第二多孔膜层进行溶解；
将所述第二基板浸入丙酮溶液，以对所述第二光刻胶层进行溶解；以及
通过研磨去除所述第二种子层的经暴露的部分。
9.根据权利要求1至8中的任一项所述的基板键合方法，其中，所述基板键合方法还包括：
在对所述第一金属微凸点阵列和所述第二金属微凸点阵列进行加热回流之前，对所述第一金属微凸点阵列和所述第二金属微凸点阵列进行表面处理。
10.根据权利要求9所述的基板键合方法，其中，对所述第一金属微凸点阵列和所述第二金属微凸点阵列进行表面处理包括：
在所述第一金属微凸点阵列和所述第二金属微凸点阵列的表面上施加助焊剂；以及/或者
使用甲酸还原、氢气还原、等离子体去氧化来去除所述第一金属微凸点阵列和所述第二金属微凸点阵列的表面的氧化物。
11.根据权利要求1至8中的任一项所述的基板键合方法，其中，所述基板键合方法还包括：
在将所述第一基板按压至所述第二基板之前，对所述第一金属微凸点阵列和所述第二金属微凸点阵列进行表面处理，以去除所述第一金属微凸点阵列和所述第二金属微凸点阵列的表面上的氧化物；以及
在将所述第一基板朝向所述第二基板按压期间以及在将所述第一基板按压至所述第二基板之后，将所述第一基板和所述第二基板置于真空环境，或者将所述第一基板和所述第二基板置于能够防止所述第一金属微凸点阵列和所述第二金属微凸点阵列被氧化的气氛环境中。
12.根据权利要求1至11中的任一项所述的基板键合方法，其中，所述填充材料为环氧树脂。
13.根据权利要求1至12中的任一项所述的基板键合方法，其中，在100摄氏度至300摄氏度之间的温度范围内，对所述填充材料进行固化。
14.根据权利要求1至13中的任一项所述的基板键合方法，其中，在100摄氏度至300摄氏度之间的温度范围内，对第一金属微凸点阵列和所述第二金属微凸点阵列进行加热回流。
15.根据权利要求1至14中的任一项所述的基板键合方法，其中，
所述第一金属柱和所述第二金属柱具有在介于0.1微米至50微米的范围内的高度，并且具有在介于0.5微米至200微米的范围内的直径，以及
所述第一金属纳米线和所述第二金属纳米线具有在介于0.1微米至50微米的范围内的高度，并且具有在介于0.01微米至5微米的范围内的直径。
CN202280003708.5A 2022-07-28 2022-07-28 基板键合方法 Pending CN115735270A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/108718 WO2024020954A1 (zh) 2022-07-28 2022-07-28 基板键合方法

Publications (1)

Publication Number Publication Date
CN115735270A true CN115735270A (zh) 2023-03-03

Family

ID=85302128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280003708.5A Pending CN115735270A (zh) 2022-07-28 2022-07-28 基板键合方法

Country Status (3)

Country Link
US (1) US20240038705A1 (zh)
CN (1) CN115735270A (zh)
WO (1) WO2024020954A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112968021A (zh) * 2020-05-26 2021-06-15 重庆康佳光电技术研究院有限公司 一种键合方法和显示装置
CN111739869B (zh) * 2020-06-30 2022-07-05 京东方科技集团股份有限公司 一种背板及其制作方法、显示装置及其制作方法
CN112993121A (zh) * 2020-08-25 2021-06-18 重庆康佳光电技术研究院有限公司 芯片键合方法和微型发光二极管显示器
CN114582744B (zh) * 2022-02-18 2022-11-22 广东省科学院半导体研究所 一种高密度铜柱凸点键合互连的方法

Also Published As

Publication number Publication date
US20240038705A1 (en) 2024-02-01
WO2024020954A1 (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
US10580749B2 (en) Semiconductor device and method of forming high routing density interconnect sites on substrate
US7880315B2 (en) Methods for bonding and micro-electronic devices produced according to such methods
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
US8237273B2 (en) Metal post chip connecting device and method free to use soldering material
JP6572673B2 (ja) 電子装置及び電子装置の製造方法
US8117982B2 (en) Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold
US20140367867A1 (en) Packaging Methods and Packaged Semiconductor Devices
US20110076809A1 (en) Semiconductor Device and Method of Forming Narrow Interconnect Sites on Substrate with Elongated Mask Openings
US7498199B2 (en) Method for fabricating semiconductor package
CN103681516B (zh) 制造半导体装置的方法
KR102305916B1 (ko) 프리-코팅 상호연결 요소를 포함하는 플립-칩 조립 방법
CN104078431A (zh) 双层底充胶填充的铜凸点封装互连结构及方法
US6489180B1 (en) Flip-chip packaging process utilizing no-flow underfill technique
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
JP4089531B2 (ja) 半導体装置の製造方法
CN114582744B (zh) 一种高密度铜柱凸点键合互连的方法
CN115735270A (zh) 基板键合方法
Nonaka et al. Low temperature touch down and suppressing filler trapping bonding process with a wafer level pre-applied underfilling film adhesive
CN111128913B (zh) 一种芯片的倒装焊接封装结构及其方法
CN114050144A (zh) 半导体封装装置及其制造方法
CN207250493U (zh) 一种三维芯片封装结构
JP5187341B2 (ja) 半導体装置の製造方法
EP1732127B1 (en) Method for bonding and device manufactured according to such method
TWI766761B (zh) 電子封裝件及其製法
CN115985791A (zh) 一种甲酸气氛下纳米结构凸点键合方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination