CN111739869B - 一种背板及其制作方法、显示装置及其制作方法 - Google Patents

一种背板及其制作方法、显示装置及其制作方法 Download PDF

Info

Publication number
CN111739869B
CN111739869B CN202010623979.3A CN202010623979A CN111739869B CN 111739869 B CN111739869 B CN 111739869B CN 202010623979 A CN202010623979 A CN 202010623979A CN 111739869 B CN111739869 B CN 111739869B
Authority
CN
China
Prior art keywords
electrode
dielectric layer
layer
concave structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010623979.3A
Other languages
English (en)
Other versions
CN111739869A (zh
Inventor
刘松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010623979.3A priority Critical patent/CN111739869B/zh
Publication of CN111739869A publication Critical patent/CN111739869A/zh
Application granted granted Critical
Publication of CN111739869B publication Critical patent/CN111739869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

本发明提供一种背板及其制作方法、显示装置及其制作方法，所述背板包括：衬底基板；位于衬底基板上的电极层，电极层包括多个电极对，每一电极对包括第一电极和第二电极；位于电极层上的平坦层；依次设置于平坦层上的第一介质层和第二介质层，第一介质层的位于第一电极和第二电极的正上方的区域形成有第一凹陷结构，第二介质层的位于第一凹陷结构的正上方的区域形成有第二凹陷结构，第一电极和第二电极分别与一所述第一凹陷结构连通。根据本发明实施例的背板，通过制备出上窄下宽的第一凹陷结构和第二凹陷结构，方便与电子元件之间进行键合，而且键合的牢固力高，导通性能好。

Description

一种背板及其制作方法、显示装置及其制作方法
技术领域
本发明涉及显示技术领域，具体涉及一种背板及其制作方法、显示装置及其制作方法。
背景技术
目前，Mini-LED/Micro-LED显示由于其发光亮度高，对比度高，可高清显示等优点，逐渐被广泛应用。但是目前LED转移和Bonding(键合)工艺复杂，成本较高，无法基于背板直接与LED进行Bonding，需要通过丝网印刷的方式涂覆锡膏进行焊接，这不仅增加了键合的复杂程度，还需要额外的丝网印刷设备而导致成本增加，而且，最终键合的固定力不高，易发生晃动甚至掉落，导致产品显示效果不佳。
发明内容
有鉴于此，本发明提供一种背板及其制作方法、显示装置及其制作方法，能够解决现有技术中LED器件与背板之间键合难度大且过程复杂，键合效果不佳的问题。
为解决上述技术问题，本发明采用以下技术方案：
本发明一方面实施例提供一种背板，包括：
衬底基板；
位于所述衬底基板上的电极层，所述电极层包括多个电极对，每一所述电极对包括第一电极和第二电极；
位于所述电极层上的平坦层，所述第一电极和所述第二电极在垂直于所述衬底基板方向上的厚度大于所述平坦层在垂直于所述衬底基板方向上的厚度；
依次设置于所述平坦层上的第一介质层和第二介质层，所述第一介质层的位于所述第一电极和所述第二电极的正上方的区域形成有第一凹陷结构，所述第二介质层的位于所述第一凹陷结构的正上方的区域形成有第二凹陷结构，所述第一凹陷结构的深度小于等于所述第一介质层的厚度，所述第二凹陷结构的深度等于所述第二介质层的厚度，所述第一凹陷结构的平行于所述衬底基板的横截面尺寸大于所述第二凹陷结构的平行于所述衬底基板的横截面尺寸和所述第二凹陷结构，所述第一电极和所述第二电极分别与一所述第一凹陷结构连通。
可选的，相同刻蚀条件下，所述第一介质层的刻蚀速率比所述第二介质层的刻蚀速率至少快10倍。
可选的，所述第一介质层为氮化硅层，所述第二介质层为氧化硅层。
可选的，还包括：
设置与所述第二介质层上的绝缘挡墙，所述绝缘挡墙位于同一所述电极对上方的两个所述第二凹陷结构之间。
可选的，所述第一介质层的厚度为0.4～0.6μm，所述第二介质层的厚度为0.2～0.3μm。
本发明另一方面实施例还提供了一种背板的制作方法，包括：
提供衬底基板；
在所述衬底基板上形成电极层，所述电极层包括多个电极对，每一所述电极对包括第一电极和第二电极；
在所述电极层上形成平坦层，所述第一电极和所述第二电极在垂直于所述衬底基板方向上的厚度大于平坦层在垂直于所述衬底基板方向上的厚度；
依次形成位于所述平坦层上的第一介质层和第二介质层，在所述第一介质层的位于所述第一电极和所述第二电极的正上方的区域形成第一凹陷结构，在所述第二介质层的位于所述第一凹陷结构的正上方的区域形成第二凹陷结构，所述第一凹陷结构的深度小于等于所述第一介质层的厚度，所述第二凹陷结构的深度等于所述第二介质层的厚度，所述第一凹陷结构的平行于所述衬底基板的横截面尺寸大于所述第二凹陷结构的平行于所述衬底基板的横截面尺寸和所述第二凹陷结构，所述第一电极和所述第二电极分别与一所述第一凹陷结构连通。
可选的，所述第一介质层为氮化硅层，所述第二介质层为氧化硅层，所述所述在所述第一介质层的位于所述第一电极和所述第二电极的正上方的区域形成第一凹陷结构，在所述第二介质层的位于所述第一凹陷结构的正上方的区域形成第二凹陷结构的步骤，包括：
采用包含SF6、O2以及He的干刻混合气体对所述第一介质层和所述第二介质层的位于所述第一电极和所述第二电极的正上方的区域进行刻蚀，其中，所述SF6的流量为300～500sccm，所述O2的流量为100～200sccm，所述He的流量为100～200sccm。
可选的，所述第一介质层为氮化硅层，所述第二介质层为氧化硅层，所述依次形成位于所述平坦层上的第一介质层和第二介质层的步骤中：
所述氮化硅层的沉积温度控制在200～300℃，所述氧化硅层的沉积温度控制在300～400℃，以使相同刻蚀条件下所述氮化硅层的刻蚀速率比所述氧化硅层的刻蚀速率至少快10倍。
本发明又一方面实施例还提供了一种显示装置，包括如上所述的背板，还包括：
若干电子元件，每一所述电子元件的两个电极引脚分别对应位于同一电极对上方的第一凹陷结构和第二凹陷结构内、并分别与所述第一凹陷结构内的第一电极和第二电极接触导通。
本发明再一方面实施例还提供了一种显示装置的制作方法，包括：
提供如上所述的背板；
将若干电子元件进行转移，使每一所述电子元件的两个电极引脚分别插入同一电极对上方的第一凹陷结构和第二凹陷结构内；
对所述电子元件的电极引脚进行加热，使所述电子元件的两个电极引脚熔化至填满所述第一凹陷结构和所述第二凹陷结构，并分别与所述第一凹陷结构内的第一电极第二电极接触导通。
可选的，采用150～230℃的加热温度对所述电子元件的电极引脚进行加热，所述电子元件的电极引脚的材料为锡银合金或形状记忆合金。
本发明上述技术方案的有益效果如下：
根据本发明实施例的背板，通过制备出上窄下宽的第一凹陷结构和第二凹陷结构，方便了背板与电子元件之间直接进行键合，降低了键合难度，而且键合的牢固力高，导通性能好。
附图说明
图1为本发明实施例提供的一种背板的结构示意图；
图2为图1中沿A-A的剖面结构示意图；
图3为本发明实施例提供的一种背板的制作方法的流程示意图；
图4为本发明实施例提供的一种显示装置的结构示意图；
图5为本发明实施例提供的一种显示装置的制作方法的流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1和图2，图1为本发明实施例提供的一种背板的结构示意图，图2为图1中沿A-A的剖面结构示意图。如图1和图2所示，所述背板可以包括衬底基板101和位于衬底基板101上的电极层，所述电极层包括多个电极对102，多个电极对102可以在衬底基板101上呈阵列分布，每一个电极对102包括相互绝缘的一个第一电极1021和一个第二电极1022；在所述电极层上还依次设置有平坦层104、第一介质层105和第二介质层106，其中，第一电极1021和第二电极1022在垂直于所述衬底基板方向上的厚度大于平坦层104在垂直于所述衬底基板方向上的厚度，而第一介质层105的位于第一电极1021和第二电极1022的正上方的区域形成有第一凹陷结构107，第二介质层106的位于第一凹陷结构107的正上方的区域形成有第二凹陷结构108，其中，第一凹陷结构107的深度小于等于第一介质层105的厚度，而第二凹陷结构108的深度则等于第二介质层106的厚度，也就是说，第二凹陷结构108贯穿第二介质层106，并且，第一凹陷结构107的平行于衬底基板101的横截面尺寸大于第二凹陷结构108的平行于衬底基板101的横截面尺寸，使得第一凹陷结构107和第二凹陷结构108组合构成的凹槽呈上窄下宽形状，而一个电极对102的第一电极1021和第二电极1022的顶部露出于第一凹陷结构107的底部。通过在背板上开设上窄下宽的第一凹陷结构107和第二凹陷结构108，可以方便待键合的电子元件简单快速地与背板实现键合，降低键合难度，同时上窄下宽的连接结构可以牢固地将电子元件固定在背板上。
在可选的实施方式中，第一凹陷结构107和第二凹陷结构108的平行于衬底基板101的横截面形状可以呈长方形、正方形、正六边形、圆形等等规则形状，也可以为封闭的不规则形状，在具体实施时，较优的，第一凹陷结构107和第二凹陷结构108的平行于衬底基板101的横截面形状为正方形，可以减少刻蚀量，同时起到横向的限位作用，当然，在第二介质层106开设的第二凹陷结构108的平行于所述衬底基板的横截面尺寸应该设置为大于待键合的电子元件的电极引脚的横向尺寸，以使键合过程中电子元件的电极引脚可以伸入到第一凹陷结构107和第二凹陷结构108中，但是，其横向尺寸也不应过大，以对电子元件进行较好的横向限位，以免电子元件产生晃动。
本发明实施例中，所述第一凹陷结构107和第二凹陷结构108可以通过刻蚀工艺形成，为了确保能够形成呈上窄下宽的结构形状，在相同的刻蚀条件下，例如，采用包含SF6、O2以及He的干刻混合气体进行刻蚀时，其中，所述SF6的流量为300～500sccm，所述O2的流量为100～200sccm，所述He的流量为100～200sccm，第一介质层105的刻蚀速率比第二介质层106的刻蚀速率至少快10倍，以使在刻蚀形成第一凹陷结构107和第二凹陷结构108的过程中，第一介质层105的刻蚀量大于第二介质层106的刻蚀量，从而形成上窄下宽的结构形状。
本发明实施例中，所述第一介质层105为氮化硅层，即采用SiNx材料，而第二介质层106为氧化硅层，即采用SiOx材料，这两种材料可规模量产，而且对于干刻工艺而言，在相同刻蚀条件下，SiNx的刻蚀速率比SiOx的刻蚀速率快(通常可达20倍甚至更多)，因此可以容易地通过刻蚀形成上窄下宽的形状的第一凹陷结构107和第二凹陷结构108。
在本发明实施例中，所述背板还可以包括设置在第二介质层106上的绝缘挡墙109，更具体的说，绝缘挡墙109位于同一电极对102上方的两个第二凹陷结构108之间，当电子元件与背板进行键合时，由于电子元件的两个电极引脚将分别位于第一凹陷结构107和第二凹陷结构108中，所述电子元件的电极引脚的材料可以为锡银合金或形状记忆合金，其中，锡的比例可以为94％～98％，优选为96％，银的比例可以为2％～6％，优选为4％，所述电子元件的电极引脚在150～230℃的加热温度下发生熔化，通过加热熔化后再固化实现键合的过程中，电子元件的两个电极引脚之间可能会发生短接的情况，而通过在两个第二凹陷结构108之间增设绝缘挡墙109，可以隔断电子元件的两个电极引脚，从而避免短接的情况的发生。其中，绝缘挡墙109的厚度可设置为小于电子元件的电极引脚高度的一半，以确保电子元件的电极引脚能够伸到槽内。
在本发明的一些实施例中，第一介质层105的厚度可以设为0.4～0.6μm，而第二介质层106的厚度可以设为0.2～0.3μm，作为可选的实施方式，在第一介质层105中开设的第一凹陷结构107的平行于所述衬底基板的横截面尺寸可以为350×250μm，在第二介质层106中开设的第二凹陷结构108的平行于所述衬底基板的横截面尺寸可以为200×150μm，而对应键合的电子元件的电极引脚横向尺寸可以为150×100μm。
在本发明的一些实施例中，在所述电极层的一个电极对102中，间隔设置的第一电极1021和第二电极1022之间还设置有与两者同材料设置的金属垫块1023，金属垫块1023在垂直于衬底基板101的方向上的厚度小于平坦层104的厚度，通过在第一电极1021和第二电极1022之间增设金属垫块1023，以垫高第一电极1021和第二电极1022之间的区域的高度，从而可以提高背板的平整度，使得其上固定的电子元件更为平整；并且，在金属垫块1023的表面包覆有钝化层103，以防止金属垫块1023与第一电极1021以及第二电极1022接触导通；而且，钝化层103还围设在第一电极1021和第二电极1022的两侧，以对第一电极1021和第二电极1022起到隔绝保护的作用。
在本发明的一些实施例中，第一电极1021、第二电极1022以及金属垫块1023均可以采用铜和钼合金制成，第一电极1021、第二电极1022以及金属垫块1023可以设置为圆台状，在高度方向上，钼合金和铜交替堆叠形成层状，具体来说，第一电极1021和第二电极1022的结构中，最底层可以为钼金属层，然后在钼金属层上形成一层铜金属层，再在铜金属层上形成一层钼金属层，最后在钼金属层上再形成一层铜金属层，由此，形成第一电极1021和第二电极1022，而对于金属垫块1023而言，最底层可以为钼金属层，然后在钼金属层上形成一层铜金属层，再在铜金属层上形成一层钼金属层，由此形成金属垫块1023；第一电极1021、第二电极1022以及金属垫块1023中，每一钼金属层的厚度可以为20～60nm，每一铜金属层的厚度可以为50～100nm，由此形成的第一电极1021和第二电极1022导电率较高，结构强度较大，难于熔化，从而在后续键合过程中通过加热使电子元件的电极引脚熔化后与第一电极1021和第二电极1022接触时，第一电极1021和第二电极1022几乎不会因受热而发生形变。
本发明实施例中，第一电极1021和第二电极1022的顶部露出于第一凹陷结构107的底部，以确保在安装电子元件时电子元件的两个电极引脚能够分别和第一电极1021以及第二电极1022接触导通，由于第一凹陷结构107的深度小于等于第一介质层105在垂直于衬底基板101方向上的厚度，因此，相对应的，当第一凹陷结构107的深度等于第一介质层105在垂直于衬底基板101方向上的厚度时，第一电极1021和第二电极1022在垂直于衬底基板101方向上的厚度刚好大于平坦层104在垂直于衬底基板101方向上的厚度，也即第一电极1021和第二电极1022刚好露出平坦层104的表面，且刚好伸入到第一凹陷结构107的底部；当第一凹陷结构107的深度小于第一介质层105在垂直于衬底基板101方向上的厚度时，此时第一介质层105的靠近平坦层104的部分厚度未被贯穿，则第一电极1021和第二电极1022在垂直于衬底基板101方向上的厚度要大于平坦层104在垂直于衬底基板101方向上的厚度，并且要伸入到第一凹陷结构107的底部，以确保在安装电子元件时电子元件的两个电极引脚能够分别和第一电极1021以及第二电极1022接触导通，在这种情况下，由于第一凹陷结构107的深度小于第一介质层105在垂直于衬底基板101方向上的厚度，则在第一介质层105上形成第一凹陷结构107时的刻蚀量可以减少，从而可以提高刻蚀形成第一凹陷结构107的效率，降低刻蚀成本。
本发明实施例中，电子元件110可以是发光二极管，具体可以是Mini-LED，Micro-LED等等。
根据本发明实施例的背板，通过制备出上窄下宽的第一凹陷结构和第二凹陷结构，方便与电子元件之间进行键合，而且键合的牢固力高，导通性能好。
请参考图3，为本发明实施例提供的一种背板的制作方法的流程示意图。如图3所示，本发明另一方面实施例还提供了一种背板的制作方法，可以用于制作上述实施例中的背板，所述制作方法可以包括：
步骤31：提供衬底基板。
所述衬底基板可以是玻璃材质。
步骤32：在所述衬底基板上形成电极层，所述电极层包括多个电极对，每一所述电极对包括第一电极和第二电极。
多个电极对可以在衬底基板上呈阵列分布。
步骤33：在所述电极层上形成平坦层，所述第一电极和所述第二电极在垂直于所述衬底基板方向上的厚度大于平坦层在垂直于所述衬底基板方向上的厚度。
步骤34：依次形成位于所述平坦层上的第一介质层和第二介质层，在所述第一介质层的位于所述第一电极和所述第二电极的正上方的区域形成第一凹陷结构，在所述第二介质层的位于所述第一凹陷结构的正上方的区域形成第二凹陷结构，所述第一凹陷结构的深度小于等于所述第一介质层的厚度，所述第二凹陷结构的深度等于所述第二介质层的厚度，所述第一凹陷结构的平行于所述衬底基板的横截面尺寸大于所述第二凹陷结构的平行于所述衬底基板的横截面尺寸和所述第二凹陷结构，所述第一电极和所述第二电极分别与一所述第一凹陷结构连通。
根据本发明实施例的背板的制作方法，可以制备得到呈上窄下宽形状的第一凹陷结构和第二凹陷结构，方便与电子元件之间进行键合，而且键合的牢固力高，导通性能好。
本发明的一些实施例中，所述第一介质层为氮化硅层，所述第二介质层为氧化硅层，所述在所述第一介质层的位于所述第一电极和所述第二电极的正上方的区域形成第一凹陷结构，在所述第二介质层的位于所述第一凹陷结构的正上方的区域形成第二凹陷结构的步骤，包括：
采用包含SF6、O2以及He的干刻混合气体对所述第一介质层和所述第二介质层的位于所述第一电极和所述第二电极的正上方的区域进行刻蚀，其中，所述SF6的流量为300～500sccm，所述O2的流量为100～200sccm，所述He的流量为100～200sccm。
也就是说，通过采用上述流量的干刻混合气体对第一介质层和第二介质层的位于所述第一电极和所述第二电极的正上方的区域进行刻蚀，可以容易得到第一凹陷结构和第二凹陷结构，而通过对干刻条件的控制，可以控制刻蚀量进而控制形成的第一凹陷结构和第二凹陷结构的具体尺寸，使得所述第一凹陷结构的平行于所述衬底基板的横截面尺寸大于所述第二凹陷结构的平行于所述衬底基板的横截面尺寸和所述第二凹陷结构。
本发明实施例中，所述第一介质层为氮化硅层，所述第二介质层为氧化硅层，所述依次形成位于所述平坦层上的第一介质层和第二介质层的步骤中：
所述氮化硅层的沉积温度控制在200～300℃，所述氧化硅层的沉积温度控制在300～400℃，以使相同刻蚀条件下所述氮化硅层的刻蚀速率比所述氧化硅层的刻蚀速率至少快10倍。
具体来说，在沉积形成氮化硅层和氧化硅层时，由于沉积温度越低、H含量越高、刻蚀速率也越快，由此，通过控制沉积过程中的温度，来控制各层中的H含量，继而可以控制形成的氮化硅层的刻蚀速率比所述氧化硅层的刻蚀速率至少快10倍，从而使得氮化硅层在刻蚀过程中容易实现内缩而形成上窄下宽的结构形状。
根据本发明实施例的背板的制作方法，可以制备得到呈上窄下宽形状的第一凹陷结构和第二凹陷结构，方便与电子元件之间进行键合，而且键合的牢固力高，导通性能好。
请参考图4，为本发明实施例提供的一种显示装置的结构示意图。如图4所示，本发明实施例还提供了一种显示装置，包括如上述实施例所述的背板，即所述背板包括衬底基板101和位于衬底基板101上的电极层，所述电极层包括多个电极对102，多个电极对102可以在衬底基板101上呈阵列分布，每一个电极对102包括相互间隔开的一个第一电极1021和一个第二电极1022；在所述电极层上还依次设置有平坦层104、第一介质层105和第二介质层106，其中，第一电极1021和第二电极1022在垂直于衬底基板101方向上的厚度大于平坦层104在垂直于衬底基板101方向上的厚度，也就是说，第一电极1021和第二电极1022的顶部至少部分露出平坦层104的上表面，而第一介质层105的位于第一电极1021和第二电极1022的正上方的区域形成有第一凹陷结构107，第二介质层106的位于第一凹陷结构107的正上方的区域形成有第二凹陷结构108，其中，第一凹陷结构107的深度小于等于第一介质层105的厚度，而第二凹陷结构108的深度则等于第二介质层106的厚度，也就是说，第二凹陷结构108贯穿第二介质层106，并且，第一凹陷结构107的平行于衬底基板101的横截面尺寸大于第二凹陷结构108的平行于衬底基板101的横截面尺寸，使得第一凹陷结构107和第二凹陷结构108组合构成的凹槽呈上窄下宽形状，而一个电极对102的第一电极1021和第二电极1022的顶部露出于第一凹陷结构107的底部。通过在背板上开设呈上窄下宽形状的第一凹陷结构107和第二凹陷结构108，可以方便待键合的电子元件简单快速地与背板实现键合，降低键合难度，同时上窄下宽的连接结构可以牢固地将电子元件固定在背板上。
本发明实施例中，所述显示装置还包括：若干电子元件110，每一个电子元件110的两个电极引脚分别对应位于同一电极对上方的第一凹陷结构107和第二凹陷结构108内、并分别与第一凹陷结构107内的第一电极1021和第二电极1022接触导通，具体来说，电子元件110的第一电极引脚1101位于第一电极1021上方的第一凹陷结构107中，并与第一凹陷结构107内的第一电极1021接触导通，第二电极引脚1102位于第二电极1022上方的第一凹陷结构107中，并与第一凹陷结构107内的第二电极1022接触导通，上述的第一电极1021和第二电极1022属于同一电极对。其中，电子元件110的第一电极引脚1101和第二电极引脚1102之间还设置有绝缘挡墙109，可以防止第一电极引脚1101和第二电极引脚1102之间发生短接；电子元件110可以通过巨量转移的方式转移到背板上的相应位置，并通过加热熔化后再固化的方式使得电子元件110的第一电极引脚1101和第二电极引脚1102的焊接金属填满整个第一凹陷结构107和第二凹陷结构108，从而实现牢固的键合，其导通性能也较好；其中，电子元件110可以是发光二极管，具体可以是Mini-LED，Micro-LED等等。
根据本发明实施例的显示装置，电子元件和背板之间通过呈上窄下宽形状的第一凹陷结构和第二凹陷结构实现牢固的键合，键合方式简单快捷且高效，键合后的导通效果好，提高了产品良率。
请参考图5，为本发明实施例提供的一种显示装置的制作方法的流程示意图。如图5所示，本发明再一方面实施例还提供了一种显示装置的制作方法，用于制备上述实施例中的显示装置，所述制作方法可以包括：
步骤51：提供上述实施例所述的背板。
本步骤中，所述背板可以通过上述背板的制作方法的实施例中的方法流程制备，在此不再重复。
步骤52：将若干电子元件进行转移，使每一所述电子元件的两个电极引脚分别插入同一电极对上方的第一凹陷结构和第二凹陷结构内。
该步骤中，可以通过巨量转移的方式，将电子元件转移至背板上，使得每一个电子元件的两个电机引脚分别插入同一电极对上方的第一凹陷结构和第二凹陷结构内，即电子元件的第一电极引脚位于第一电极上方的第一凹陷结构中，第二电极引脚位于第二电极上方的第一凹陷结构中，上述第一电极和第二电极属于同一电极对，实现电子元件的初步位置确定。
步骤53：对所述电子元件的电极引脚进行加热，使所述电子元件的两个电极引脚熔化至填满所述第一凹陷结构和所述第二凹陷结构，并分别与所述第一凹陷结构内的第一电极和第二电极接触导通。
具体来说，在转移完成后，将背板放置在加热室内，通过加热至一定温度(通常为150～230℃)，使得电子元件的两个电极引脚的焊接金属受热熔化并填充满整个第一凹陷结构和第二凹陷结构，此时，由于背板的第一电极伸入到第一凹陷结构和第二凹陷结构中，而第二电极同样也伸入到第一凹陷结构和第二凹陷结构中，因此电子元件的两个电极引脚便分别与背板的第一电极和第二电极接触导通，最后，再冷却固化，最终实现电子元件和背板之间的无焊接键合，也即不需要采用加丝网印刷方式涂覆锡膏进行焊接，从而简化了键合过程，而且呈上窄下宽形状的第一凹陷结构和第二凹陷结构可以对发光电极进行有效的连接限位，提高了键合的牢固性。
本发明实施例中，所述电子元件的电极引脚的材料为锡银合金或形状记忆合金，其中，锡的比例可以为94％～98％，优选为96％，银的比例可以为2％～6％，优选为4％；键合过程中，可以采用150～230℃的加热温度对所述电子元件的电极引脚进行加热，即可使得电子元件的两个电极引脚的焊接金属受热熔化并填充满整个第一凹陷结构和第二凹陷结构。
本发明实施例中，第一凹陷结构和第二凹陷结构之间还设置有绝缘挡墙，在加热实现键合的过程中，由于绝缘挡墙的阻挡作用，熔化的两个电极引脚的焊接金属将无法接触，从而避免了键合过程可能出现的短接情况，提高了键合效果。
根据本发明实施例的显示装置的制作方法，通过将电子元件的电极引脚插入到背板上开设的呈上窄下宽形状的第一凹陷结构和第二凹陷结构中并进行加热，实现电子元件与背板之间的牢固的键合，省去了加丝网印刷方式涂覆锡膏进行焊接的过程，键合方式简单快捷且高效，键合后的导通效果好，适用于大规模键合工艺，有效提高了显示装置的产品良率。
以上所述是本发明的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种背板，其特征在于，包括：
衬底基板；
位于所述衬底基板上的电极层，所述电极层包括多个电极对，每一所述电极对包括第一电极和第二电极；
位于所述电极层上的平坦层，所述第一电极和所述第二电极在垂直于所述衬底基板方向上的厚度大于所述平坦层在垂直于所述衬底基板方向上的厚度；
依次设置于所述平坦层上的第一介质层和第二介质层，所述第一介质层的位于所述第一电极和所述第二电极的正上方的区域形成有第一凹陷结构，所述第二介质层的位于所述第一凹陷结构的正上方的区域形成有第二凹陷结构，所述第一凹陷结构的深度小于等于所述第一介质层的厚度，所述第二凹陷结构的深度等于所述第二介质层的厚度，所述第一凹陷结构的平行于所述衬底基板的横截面尺寸大于所述第二凹陷结构的平行于所述衬底基板的横截面尺寸，所述第一电极和所述第二电极分别与一所述第一凹陷结构连通。
2.根据权利要求1所述的背板，其特征在于，相同刻蚀条件下，所述第一介质层的刻蚀速率比所述第二介质层的刻蚀速率至少快10倍。
3.根据权利要求1所述的背板，其特征在于，所述第一介质层为氮化硅层，所述第二介质层为氧化硅层。
4.根据权利要求1所述的背板，其特征在于，还包括：
设置与所述第二介质层上的绝缘挡墙，所述绝缘挡墙位于同一所述电极对上方的两个所述第二凹陷结构之间。
5.根据权利要求1所述的背板，其特征在于，所述第一介质层的厚度为0.4～0.6μm，所述第二介质层的厚度为0.2～0.3μm。
6.一种背板的制作方法，其特征在于，包括：
提供衬底基板；
在所述衬底基板上形成电极层，所述电极层包括多个电极对，每一所述电极对包括第一电极和第二电极；
在所述电极层上形成平坦层，所述第一电极和所述第二电极在垂直于所述衬底基板方向上的厚度大于平坦层在垂直于所述衬底基板方向上的厚度；
依次形成位于所述平坦层上的第一介质层和第二介质层，在所述第一介质层的位于所述第一电极和所述第二电极的正上方的区域形成第一凹陷结构，在所述第二介质层的位于所述第一凹陷结构的正上方的区域形成第二凹陷结构，所述第一凹陷结构的深度小于等于所述第一介质层的厚度，所述第二凹陷结构的深度等于所述第二介质层的厚度，所述第一凹陷结构的平行于所述衬底基板的横截面尺寸大于所述第二凹陷结构的平行于所述衬底基板的横截面尺寸，所述第一电极和所述第二电极分别与一所述第一凹陷结构连通。
7.根据权利要求6所述的制作方法，其特征在于，所述第一介质层为氮化硅层，所述第二介质层为氧化硅层，所述在所述第一介质层的位于所述第一电极和所述第二电极的正上方的区域形成第一凹陷结构，在所述第二介质层的位于所述第一凹陷结构的正上方的区域形成第二凹陷结构的步骤，包括：
采用包含SF6、O2以及He的干刻混合气体对所述第一介质层和所述第二介质层的位于所述第一电极和所述第二电极的正上方的区域进行刻蚀，其中，所述SF6的流量为300～500sccm，所述O2的流量为100～200sccm，所述He的流量为100～200sccm。
8.根据权利要求6所述的制作方法，其特征在于，所述第一介质层为氮化硅层，所述第二介质层为氧化硅层，所述依次形成位于所述平坦层上的第一介质层和第二介质层的步骤中：
所述氮化硅层的沉积温度控制在200～300℃，所述氧化硅层的沉积温度控制在300～400℃，以使相同刻蚀条件下所述氮化硅层的刻蚀速率比所述氧化硅层的刻蚀速率至少快10倍。
9.一种显示装置，其特征在于，包括如权利要求1-5中任一项所述的背板，还包括：
若干电子元件，每一所述电子元件的两个电极引脚分别对应位于同一电极对上方的第一凹陷结构和第二凹陷结构内、并分别与所述第一凹陷结构内的第一电极和第二电极接触导通。
10.一种显示装置的制作方法，其特征在于，包括：
提供如权利要求1-5中任一项所述的背板；
将若干电子元件进行转移，使每一所述电子元件的两个电极引脚分别插入同一电极对上方的第一凹陷结构和第二凹陷结构内；
对所述电子元件的电极引脚进行加热，使所述电子元件的两个电极引脚熔化至填满所述第一凹陷结构和所述第二凹陷结构，并分别与所述第一凹陷结构内的第一电极和第二电极接触导通。
11.根据权利要求10所述的制作方法，其特征在于，采用150～230℃的加热温度对所述电子元件的电极引脚进行加热，所述电子元件的电极引脚的材料为锡银合金或形状记忆合金。
CN202010623979.3A 2020-06-30 2020-06-30 一种背板及其制作方法、显示装置及其制作方法 Active CN111739869B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010623979.3A CN111739869B (zh) 2020-06-30 2020-06-30 一种背板及其制作方法、显示装置及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010623979.3A CN111739869B (zh) 2020-06-30 2020-06-30 一种背板及其制作方法、显示装置及其制作方法

Publications (2)

Publication Number Publication Date
CN111739869A CN111739869A (zh) 2020-10-02
CN111739869B true CN111739869B (zh) 2022-07-05

Family

ID=72652326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010623979.3A Active CN111739869B (zh) 2020-06-30 2020-06-30 一种背板及其制作方法、显示装置及其制作方法

Country Status (1)

Country Link
CN (1) CN111739869B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240038705A1 (en) * 2022-07-28 2024-02-01 Institute of semiconductors, Guangdong Academy of Sciences Substrate bonding method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101076900A (zh) * 2004-12-14 2007-11-21 首尔Opto仪器股份有限公司 具有多个发光单元的发光装置和安装所述发光装置的封装
CN103918351A (zh) * 2011-11-09 2014-07-09 昭和电工株式会社 发光装置和发光装置的制造方法
CN109786421A (zh) * 2019-02-28 2019-05-21 京东方科技集团股份有限公司 一种显示装置、显示背板及制作方法
CN110556299A (zh) * 2018-06-04 2019-12-10 中芯国际集成电路制造（天津）有限公司 一种半导体结构及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690045B (zh) * 2018-08-03 2020-04-01 欣興電子股份有限公司 構裝結構、其接合方法及用於其的線路板
CN110970456B (zh) * 2018-09-27 2022-04-19 成都辰显光电有限公司 一种Micro-LED芯片及其制备方法、显示装置
CN110112101B (zh) * 2019-05-08 2021-10-08 武汉天马微电子有限公司 显示面板的制作方法、显示面板以及显示装置
CN110649079B (zh) * 2019-09-30 2021-09-24 武汉天马微电子有限公司 一种有机发光显示面板、制备方法及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101076900A (zh) * 2004-12-14 2007-11-21 首尔Opto仪器股份有限公司 具有多个发光单元的发光装置和安装所述发光装置的封装
CN103918351A (zh) * 2011-11-09 2014-07-09 昭和电工株式会社 发光装置和发光装置的制造方法
CN110556299A (zh) * 2018-06-04 2019-12-10 中芯国际集成电路制造（天津）有限公司 一种半导体结构及其形成方法
CN109786421A (zh) * 2019-02-28 2019-05-21 京东方科技集团股份有限公司 一种显示装置、显示背板及制作方法

Also Published As

Publication number Publication date
CN111739869A (zh) 2020-10-02

Similar Documents

Publication Publication Date Title
CN103403890B (zh) 发光器件、发光模块以及用于制造发光器件的方法
TW201916189A (zh) 微型發光元件陣列製造方法、轉移載板以及微型發光元件陣列
CN103563100B (zh) 用于发光二极管的高温无金晶圆接合
JP2006190951A (ja) 発光ダイオードパッケージ及びその製造プロセス
CN102403401A (zh) 导电电极结构的形成方法、太阳能电池及其制造方法
CN111430522A (zh) Led芯片、led显示屏模组及制作方法
CN105185719B (zh) 一种锁扣式混合键合方法
CN101471413B (zh) 发光元件及其制造方法
CN111739869B (zh) 一种背板及其制作方法、显示装置及其制作方法
CN104979226B (zh) 一种铜的混合键合方法
CN114899204A (zh) 微型led器件制备方法、微型led器件以及显示装置
CN114284402A (zh) Led器件及其制备方法、显示装置及发光装置
CN111029360B (zh) micro-LED显示器件的制作方法
US8455303B2 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
CN111785708A (zh) 一种发光基板及其制作方法
KR910002453B1 (ko) 본딩방법
US6915945B2 (en) Method for contact-connecting an electrical component to a substrate having a conductor structure
US20080150128A1 (en) Heat dissipating chip structure and fabrication method thereof and package having the same
US20140224316A1 (en) Solar cell and method for producing same
US10748959B2 (en) Fabricating method for display apparatus
CN102646768B (zh) 发光元件及其制造方法
CN216648342U (zh) Led器件、显示装置及发光装置
US20220399302A1 (en) Substrate bonding
CN100379045C (zh) 微型热电冷却装置的结构及制造方法
CN104112729A (zh) 用于制造具有玻璃衬底的半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant