CN111785708A - 一种发光基板及其制作方法 - Google Patents
一种发光基板及其制作方法 Download PDFInfo
- Publication number
- CN111785708A CN111785708A CN202010691553.1A CN202010691553A CN111785708A CN 111785708 A CN111785708 A CN 111785708A CN 202010691553 A CN202010691553 A CN 202010691553A CN 111785708 A CN111785708 A CN 111785708A
- Authority
- CN
- China
- Prior art keywords
- substrate
- light
- electrode
- bonding pad
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 149
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000003466 welding Methods 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000000741 silica gel Substances 0.000 claims description 3
- 229910002027 silica gel Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 230000035772 mutation Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 229910007637 SnAg Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000499 gel Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种发光基板及其制作方法，其中本发明提供的焊盘位于基底上的凹槽内，因此在进行发光芯片的电极与焊盘对位时，将发光芯片的电极对应插入相应凹槽中即可，能够保证发光芯片的电极与焊盘之间的精准对位。同时由于凹槽的存在，再将电极与焊盘之间热压焊接时，电极加热变软后的材质在未填满凹槽前无法溢出，进而改善了发光芯片的电极外溢的情况。以及本发明提供的成对的第一焊盘和第二焊盘之间还设置有缓冲层，其中在电极表面与缓冲层接触时停止热压焊接的制程，缓冲层不仅能够作为停止继续热压焊接的参考结构；缓冲层还能够释放发光芯片与焊接基板之间的压力，减小热压焊接的制程中出现压力突变过大而损坏发光芯片与焊接基板的几率。
Description
技术领域
本发明涉及发光器件技术领域，更为具体地说，涉及一种发光基板及其制作方法。
背景技术
Micro-LED发光芯片具有自发光、厚度薄、高效率、高亮度、高解析度、反应时间快等优势，被越来越多的应用到各种照明领域中。Micro-LED发光芯片的电极与基板的焊盘绑定制程通常采用热压焊接方式，即对电极和焊盘对位并进行热压连接固定。由于Micro-LED发光芯片的尺寸极小，在将电极与焊盘绑定制程中不仅需要高精度对位；同时还要求后热压后电极外溢面积小，而避免出现电极溢出过大与其他电极短接的情况。但是现有的Micro-LED发光芯片的电极与基板的焊盘绑定制程中，不易精准控制电极外溢面积的问题，进而易出现电极外溢面积过大的情况。
发明内容
有鉴于此，本发明提供了一种发光基板及其制作方法，有效解决现有技术存在的技术问题，在保证发光芯片的电极与焊盘之间精准对位的基础上，改善发光芯片的电极出现外溢的情况。
为实现上述目的，本发明提供的技术方案如下：
一种发光基板的制作方法，包括：
提供焊接基板和多个发光芯片，所述焊接基板包括：基底，所述基底包括相对的第一表面和第二表面，所述基底在所述第一表面侧具有多个凹槽；及分别位于每一所述凹槽内的焊盘；其中，所述焊盘朝向所述第一表面一侧的顶面位于所述凹槽内，且多个所述焊盘包括多个成对的第一焊盘和第二焊盘；所述发光芯片的电极表面侧包括第一电极和第二电极；
在所述基底的第一表面且位于成对的所述第一焊盘和所述第二焊盘之间形成缓冲层；
将所述发光芯片的电极与所述焊盘对位并热压焊接，直至所述电极表面与所述缓冲层接触为止，其中所述发光芯片的第一电极与成对的所述第一焊盘和所述第二焊盘中第一焊盘对位并热压焊接，及所述发光芯片的第二电极与成对的所述第一焊盘和所述第二焊盘中第二焊盘对位并热压焊接。
可选的，所述焊接基板的制作方法包括：
提供底基板；
在所述底基板的一侧表面上形成掩膜层，所述掩膜层包括多个镂空区；
在所述镂空区处形成所述焊盘后去除所述掩膜层；
在所述底基板朝向所述焊盘一侧形成覆盖所述底基板的表面及所述焊盘的绝缘层；
对所述绝缘层对应所述焊盘处刻蚀通孔以裸露所述焊盘，其中所述底基板和所述绝缘层组成所述基底。
可选的，对所述绝缘层对应所述焊盘处刻蚀通孔以裸露所述焊盘，包括：
采用光刻工艺对所述绝缘层对应所述焊盘处刻蚀通孔以裸露所述焊盘。
可选的，对所述绝缘层对应所述焊盘处刻蚀通孔以裸露所述焊盘，包括：
对所述绝缘层对应所述焊盘处刻蚀截锥体状的通孔以裸露所述焊盘，且截锥体状的通孔的截面位于靠近所述焊盘一侧。
可选的，所述发光芯片的第一电极和第二电极为截锥体状的电极，且截锥体状的电极的截面位于远离所述电极表面一侧。
相应的，本发明还提供了一种发光基板，包括：
焊接基板，所述焊接基板包括：基底，所述基底包括相对的第一表面和第二表面，所述基底在所述第一表面侧具有多个凹槽；及分别位于每一所述凹槽内的焊盘；其中，所述焊盘朝向所述第一表面一侧的顶面位于所述凹槽内，且多个所述焊盘包括多个成对的第一焊盘和第二焊盘；
位于所述基底的第一表面且位于成对的所述第一焊盘和所述第二焊盘之间的缓冲层；
及位于所述缓冲层背离所述焊接基板一侧的多个发光芯片，所述发光芯片的电极表面侧包括第一电极和第二电极；其中所述发光芯片的第一电极与成对的所述第一焊盘和所述第二焊盘中第一焊盘对位焊接，及所述发光芯片的第二电极与成对的所述第一焊盘和所述第二焊盘中第二焊盘对位焊接，且所述发光芯片的电极表面与所述缓冲层接触。
可选的，所述焊接基板包括：
底基板；
位于所述底基板的一侧表面上的所述焊盘；
位于所述底基板朝向所述焊盘一侧的绝缘层，所述绝缘层对应所述焊盘处为通孔以裸露所述焊盘，其中所述底基板和所述绝缘层组成所述基底。
可选的，所述通孔为截锥体状，且截锥体状的通孔的截面位于靠近所述焊盘一侧。
可选的，所述绝缘层的材质包括SiO2、AL2O3或Si3N4；
所述缓冲层的材质包括硅胶。
可选的，所述发光芯片为Micro-LED芯片。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种发光基板及其制作方法，包括：提供焊接基板和多个发光芯片，所述焊接基板包括：基底，所述基底包括相对的第一表面和第二表面，所述基底在所述第一表面侧具有多个凹槽；及分别位于每一所述凹槽内的焊盘；其中，所述焊盘朝向所述第一表面一侧的顶面位于所述凹槽内，且多个所述焊盘包括多个成对的第一焊盘和第二焊盘；所述发光芯片的电极表面侧包括第一电极和第二电极；在所述基底的第一表面且位于成对的所述第一焊盘和所述第二焊盘之间形成缓冲层；将所述发光芯片的电极与所述焊盘对位并热压焊接，直至所述电极表面与所述缓冲层接触为止，其中所述发光芯片的第一电极与成对的所述第一焊盘和所述第二焊盘中第一焊盘对位并热压焊接，及所述发光芯片的第二电极与成对的所述第一焊盘和所述第二焊盘中第二焊盘对位并热压焊接。
由上述内容可知，本发明提供的焊盘位于基底上的凹槽内，因此在进行发光芯片的电极与焊盘对位时，将发光芯片的电极对应插入相应凹槽中即可，能够保证发光芯片的电极与焊盘之间的精准对位。同时由于凹槽的存在，再将电极与焊盘之间热压焊接时，电极加热变软后的材质在未填满凹槽前无法溢出，进而改善了发光芯片的电极外溢的情况。
进一步的，本发明提供的成对的第一焊盘和第二焊盘之间还设置有缓冲层，其中在电极表面与缓冲层接触时停止热压焊接的制程，缓冲层不仅能够作为停止继续热压焊接的参考结构；缓冲层还能够释放发光芯片与焊接基板之间的压力，减小热压焊接的制程中出现压力突变过大而损坏发光芯片与焊接基板的几率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种发光基板的制作方法的流程图；
图2-图4为图1中各步骤相应的结构示意图；
图5为本发明实施例提供的一种发光基板的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，Micro-LED发光芯片的电极与基板的焊盘绑定制程通常采用热压焊接方式，即对电极和焊盘对位并进行热压连接固定。由于Micro-LED发光芯片的尺寸极小，在将电极与焊盘绑定制程中不仅需要高精度对位；同时还要求后热压后电极外溢面积小，而避免出现电极溢出过大与其他电极短接的情况。但是现有的Micro-LED发光芯片的电极与基板的焊盘绑定制程中，不易精准控制电极外溢面积的问题，进而易出现电极外溢面积过大的情况。
基于此，本发明实施例提供了一种发光基板及其制作方法，有效解决现有技术存在的技术问题，在保证发光芯片的电极与焊盘之间精准对位的基础上，改善发光芯片的电极出现外溢的情况。
为实现上述目的，本发明实施例提供的技术方案如下，具体结合图1至图5对本发明实施例提供的技术方案进行详细的描述。
参考图1所示，为本发明实施例提供的一种发光基板的制作方法的流程图，其中制作方法包括：
S1、提供焊接基板和多个发光芯片，所述焊接基板包括：基底，所述基底包括相对的第一表面和第二表面，所述基底在所述第一表面侧具有多个凹槽；及分别位于每一所述凹槽内的焊盘；其中，所述焊盘朝向所述第一表面一侧的顶面位于所述凹槽内，且多个所述焊盘包括多个成对的第一焊盘和第二焊盘；所述发光芯片的电极表面侧包括第一电极和第二电极。
S2、在所述基底的第一表面且位于成对的所述第一焊盘和所述第二焊盘之间形成缓冲层。
S3、将所述发光芯片的电极与所述焊盘对位并热压焊接，直至所述电极表面与所述缓冲层接触为止，其中所述发光芯片的第一电极与成对的所述第一焊盘和所述第二焊盘中第一焊盘对位并热压焊接，及所述发光芯片的第二电极与成对的所述第一焊盘和所述第二焊盘中第二焊盘对位并热压焊接。
可以理解的，本发明实施例提供的焊盘位于基底上的凹槽内，因此在进行发光芯片的电极与焊盘对位时，将发光芯片的电极对应插入相应凹槽中即可，能够保证发光芯片的电极与焊盘之间的精准对位。同时由于凹槽的存在，再将电极与焊盘之间热压焊接时，电极加热变软后的材质在未填满凹槽前无法溢出，进而改善了发光芯片的电极外溢的情况。
进一步的，本发明实施例提供的成对的第一焊盘和第二焊盘之间还设置有缓冲层，其中在电极表面与缓冲层接触时停止热压焊接的制程，缓冲层不仅能够作为停止继续热压焊接的参考结构；缓冲层还能够释放发光芯片与焊接基板之间的压力，减小热压焊接的制程中出现压力突变过大而损坏发光芯片与焊接基板的几率。
结合图2至图4对本发明实施例提供的制作方法进行更详细的描述，图2至图4为图1中各步骤相应的结构示意图。
如图2所示，对应步骤S1，提供焊接基板和多个发光芯片200，所述焊接基板包括：基底110，所述基底110包括相对的第一表面和第二表面，所述基底110在所述第一表面侧具有多个凹槽111；及分别位于每一所述凹槽111内的焊盘120；其中，所述焊盘120朝向所述第一表面一侧的顶面位于所述凹槽111内，且多个所述焊盘120包括多个成对的第一焊盘121和第二焊盘122；所述发光芯片200的电极表面侧包括第一电极210和第二电极220。
可以理解的，本发明实施例提供的所述焊盘朝向所述第一表面一侧的顶面位于所述凹槽内，即在所述第二表面至所述第一表面的方向上，所述焊盘的高度小于所述凹槽的深度，进而能够保证电极与焊盘对位时，电极能够插入焊盘所在的凹槽中。
在本发明一实施例中，本发明提供的焊接基板的基底可以为多结构层的叠加结构，且焊盘可以先于凹槽制成。具体的本发明实施例提供的所述焊接基板的制作方法包括：提供底基板；在所述底基板的一侧表面上形成掩膜层，所述掩膜层包括多个镂空区；在所述镂空区处形成所述焊盘后去除所述掩膜层；在所述底基板朝向所述焊盘一侧形成覆盖所述底基板的表面及所述焊盘的绝缘层；对所述绝缘层对应所述焊盘处刻蚀通孔以裸露所述焊盘，其中所述底基板和所述绝缘层组成所述基底。
或者在本发明一实施例中，本发明提供的焊接基板的基底可以为多结构层的叠加结构，且焊盘可以后于凹槽制成。具体的本发明实施例提供的所述焊接基板的制作方法包括：提供底基板；在底基板的一侧表面上形成绝缘层；在绝缘层背离底基板一侧形成掩膜层，掩膜层包括多个镂空区；在镂空区处对绝缘层进行刻蚀形成通孔；在通孔中填充焊盘后去除掩膜层。
可选的，本发明实施例提供的对所述绝缘层对应所述焊盘处刻蚀通孔以裸露所述焊盘，包括：采用光刻工艺对所述绝缘层对应所述焊盘处刻蚀通孔以裸露所述焊盘。具体为在绝缘层背离基底一侧形成光刻胶层；对光刻胶层进行曝光显影形成与焊盘一一对应的镂空区；而后通过对镂空区处绝缘层进行刻蚀形成通孔，以裸露焊盘。
进一步的，本发明实施例提供的对所述绝缘层对应所述焊盘处刻蚀通孔以裸露所述焊盘，包括：对所述绝缘层对应所述焊盘处刻蚀截锥体状的通孔以裸露所述焊盘，且截锥体状的通孔的截面位于靠近所述焊盘一侧，即锥体状的通孔朝向焊盘一侧为小面积的截面，而椎体状的通孔背离焊盘一侧为大面积的底面。本发明实施例通过将通孔制作为椎体状，能够不仅能够增大通孔的体积而能够进一步改善电极外溢的情况，同时能够更加利于发光芯片的电极与通孔的对位，提高发光芯片与焊盘的对位效率。
可选的，本发明实施例提供的所述发光芯片的第一电极和第二电极为截锥体状的电极，且截锥体状的电极的截面位于远离所述电极表面一侧，即椎体状的电极朝向电极表面一侧为大面积的底面，而椎体状的电极背离电极表面一侧为小面积的截面。
在本发明一实施例中，本发明提供的发光芯片的第一电极和第二电极的材质可以为金属或合金，电极具体可以为In、Sn、SnAg、SnAgBi等低熔点的材质。
如图3所示，对应步骤S2，在所述基底110的第一表面且位于成对的所述第一焊盘121和所述第二焊盘122之间形成缓冲层300。
在本发明一实施例中，本发明所提供的缓冲层可以为绝缘缓冲层，其材质为具有柔软易压缩特性。具体的本发明实施例提供的缓冲层的材质可以包括硅胶。
如图4所示，对应步骤S3、将所述发光芯片200的电极与所述焊盘120对位并热压焊接，直至所述电极表面与所述缓冲层300接触为止，其中所述发光芯片200的第一电极210与成对的所述第一焊盘121和所述第二焊盘122中第一焊盘121对位并热压焊接，及所述发光芯片200的第二电极220与成对的所述第一焊盘121和所述第二焊盘122中第二焊盘122对位并热压焊接。
需要说明的是，在发光芯片的电极与焊盘的对位方向上，本发明实施例提供的发光芯片的电极的高度和焊盘的高度之和，大于凹槽的深度和缓冲层的厚度之和，进而能够在将发光芯片的电极与焊盘进行对位时，将电极与焊盘之间相接触。以及，本发明实施例通过优化发光芯片的电极的高度、焊盘的高度、凹槽的深度和缓冲层的厚度，进而能够避免在电极与焊盘的热压焊接过程中出现电极外溢的情况，对此参数本发明不做具体限制，需要根据实际应用进行具体设计。
相应的，本发明实施例还提供了一种发光基板，发光基板可以采用上述任意一实施例提供的制作方法制作而成。参考图5所示，为本发明实施例提供的一种发光基板的结构示意图，其中发光基板包括：
焊接基板，所述焊接基板包括：基底110，所述基底110包括相对的第一表面和第二表面，所述基底110在所述第一表面侧具有多个凹槽111；及分别位于每一所述凹槽111内的焊盘120；其中，所述焊盘120朝向所述第一表面一侧的顶面位于所述凹槽111内，且多个所述焊盘120包括多个成对的第一焊盘121和第二焊盘122。
位于所述基底110的第一表面且位于成对的所述第一焊盘121和所述第二焊盘122之间的缓冲层300。
及位于所述缓冲层300背离所述焊接基板一侧的多个发光芯片200，所述发光芯片200的电极表面侧包括第一电极210和第二电极220；其中所述发光芯片200的第一电极210与成对的所述第一焊盘121和所述第二焊盘122中第一焊盘121对位焊接，及所述发光芯片200的第二电极220与成对的所述第一焊盘121和所述第二焊盘122中第二焊盘122对位焊接，且所述发光芯片200的电极表面与所述缓冲层300接触。
可以理解的，本发明实施例提供的焊盘位于基底上的凹槽内，因此在进行发光芯片的电极与焊盘对位时，将发光芯片的电极对应插入相应凹槽中即可，能够保证发光芯片的电极与焊盘之间的精准对位。同时由于凹槽的存在，再将电极与焊盘之间热压焊接时，电极加热变软后的材质在未填满凹槽前无法溢出，进而改善了发光芯片的电极外溢的情况。
进一步的，本发明实施例提供的成对的第一焊盘和第二焊盘之间还设置有缓冲层，其中在电极表面与缓冲层接触时停止热压焊接的制程，缓冲层不仅能够作为停止继续热压焊接的参考结构；缓冲层还能够释放发光芯片与焊接基板之间的压力，减小热压焊接的制程中出现压力突变过大而损坏发光芯片与焊接基板的几率。
在本发明一实施例中，本发明提供的焊接基板的基底可以为多结构层的叠加结构，具体的本发明实施例提供的所述焊接基板包括：底基板；位于所述底基板的一侧表面上的所述焊盘；位于所述底基板朝向所述焊盘一侧的绝缘层，所述绝缘层对应所述焊盘处为通孔以裸露所述焊盘，其中所述底基板和所述绝缘层组成所述基底。可选的，本发明所提供的底基板可以为电路基板，对此本发明不做具体限制。
进一步的，本发明实施例提供的所述通孔为截锥体状，且截锥体状的通孔的截面位于靠近所述焊盘一侧。，即锥体状的通孔朝向焊盘一侧为小面积的截面，而椎体状的通孔背离焊盘一侧为大面积的底面。本发明实施例通过将通孔制作为椎体状，能够不仅能够增大通孔的体积而能够进一步改善电极外溢的情况，同时能够更加利于发光芯片的电极与通孔的对位，提高发光芯片与焊盘的对位效率。
在本发明一实施例中，本发明提供的所述绝缘层的材质包括SiO2、AL2O3或Si3N4；所述缓冲层的材质包括硅胶。
在本发明一实施例中，本发明提供的发光芯片的第一电极和第二电极的材质可以为金属或合金，电极具体可以为In、Sn、SnAg、SnAgBi等低熔点的材质。
以及，本发明实施例所述发光芯片为Micro-LED芯片，其还可以为Mini-LED，对此本发明不做具体限制。
本发明实施例提供了一种发光基板及其制作方法，包括：提供焊接基板和多个发光芯片，所述焊接基板包括：基底，所述基底包括相对的第一表面和第二表面，所述基底在所述第一表面侧具有多个凹槽；及分别位于每一所述凹槽内的焊盘；其中，所述焊盘朝向所述第一表面一侧的顶面位于所述凹槽内，且多个所述焊盘包括多个成对的第一焊盘和第二焊盘；所述发光芯片的电极表面侧包括第一电极和第二电极；在所述基底的第一表面且位于成对的所述第一焊盘和所述第二焊盘之间形成缓冲层；将所述发光芯片的电极与所述焊盘对位并热压焊接，直至所述电极表面与所述缓冲层接触为止，其中所述发光芯片的第一电极与成对的所述第一焊盘和所述第二焊盘中第一焊盘对位并热压焊接，及所述发光芯片的第二电极与成对的所述第一焊盘和所述第二焊盘中第二焊盘对位并热压焊接。
由上述内容可知，本发明实施例提供的焊盘位于基底上的凹槽内，因此在进行发光芯片的电极与焊盘对位时，将发光芯片的电极对应插入相应凹槽中即可，能够保证发光芯片的电极与焊盘之间的精准对位。同时由于凹槽的存在，再将电极与焊盘之间热压焊接时，电极加热变软后的材质在未填满凹槽前无法溢出，进而改善了发光芯片的电极外溢的情况。
进一步的，本发明实施例提供的成对的第一焊盘和第二焊盘之间还设置有缓冲层，其中在电极表面与缓冲层接触时停止热压焊接的制程，缓冲层不仅能够作为停止继续热压焊接的参考结构；缓冲层还能够释放发光芯片与焊接基板之间的压力，减小热压焊接的制程中出现压力突变过大而损坏发光芯片与焊接基板的几率。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种发光基板的制作方法，其特征在于，包括：
提供焊接基板和多个发光芯片，所述焊接基板包括：基底，所述基底包括相对的第一表面和第二表面，所述基底在所述第一表面侧具有多个凹槽；及分别位于每一所述凹槽内的焊盘；其中，所述焊盘朝向所述第一表面一侧的顶面位于所述凹槽内，且多个所述焊盘包括多个成对的第一焊盘和第二焊盘；所述发光芯片的电极表面侧包括第一电极和第二电极；
在所述基底的第一表面且位于成对的所述第一焊盘和所述第二焊盘之间形成缓冲层；
将所述发光芯片的电极与所述焊盘对位并热压焊接，直至所述电极表面与所述缓冲层接触为止，其中所述发光芯片的第一电极与成对的所述第一焊盘和所述第二焊盘中第一焊盘对位并热压焊接，及所述发光芯片的第二电极与成对的所述第一焊盘和所述第二焊盘中第二焊盘对位并热压焊接。
2.根据权利要求1所述的发光基板的制作方法，其特征在于，所述焊接基板的制作方法包括：
提供底基板；
在所述底基板的一侧表面上形成掩膜层，所述掩膜层包括多个镂空区；
在所述镂空区处形成所述焊盘后去除所述掩膜层；
在所述底基板朝向所述焊盘一侧形成覆盖所述底基板的表面及所述焊盘的绝缘层；
对所述绝缘层对应所述焊盘处刻蚀通孔以裸露所述焊盘，其中所述底基板和所述绝缘层组成所述基底。
3.根据权利要求2所述的发光基板的制作方法，其特征在于，对所述绝缘层对应所述焊盘处刻蚀通孔以裸露所述焊盘，包括：
采用光刻工艺对所述绝缘层对应所述焊盘处刻蚀通孔以裸露所述焊盘。
4.根据权利要求2所述的发光基板的制作方法，其特征在于，对所述绝缘层对应所述焊盘处刻蚀通孔以裸露所述焊盘，包括：
对所述绝缘层对应所述焊盘处刻蚀截锥体状的通孔以裸露所述焊盘，且截锥体状的通孔的截面位于靠近所述焊盘一侧。
5.根据权利要求4所述的发光基板的制作方法，其特征在于，所述发光芯片的第一电极和第二电极为截锥体状的电极，且截锥体状的电极的截面位于远离所述电极表面一侧。
6.一种发光基板，其特征在于，包括：
焊接基板，所述焊接基板包括：基底，所述基底包括相对的第一表面和第二表面，所述基底在所述第一表面侧具有多个凹槽；及分别位于每一所述凹槽内的焊盘；其中，所述焊盘朝向所述第一表面一侧的顶面位于所述凹槽内，且多个所述焊盘包括多个成对的第一焊盘和第二焊盘；
位于所述基底的第一表面且位于成对的所述第一焊盘和所述第二焊盘之间的缓冲层；
及位于所述缓冲层背离所述焊接基板一侧的多个发光芯片，所述发光芯片的电极表面侧包括第一电极和第二电极；其中所述发光芯片的第一电极与成对的所述第一焊盘和所述第二焊盘中第一焊盘对位焊接，及所述发光芯片的第二电极与成对的所述第一焊盘和所述第二焊盘中第二焊盘对位焊接，且所述发光芯片的电极表面与所述缓冲层接触。
7.根据权利要求6所述的发光基板，其特征在于，所述焊接基板包括：
底基板；
位于所述底基板的一侧表面上的所述焊盘；
位于所述底基板朝向所述焊盘一侧的绝缘层，所述绝缘层对应所述焊盘处为通孔以裸露所述焊盘，其中所述底基板和所述绝缘层组成所述基底。
8.根据权利要求7所述的发光基板，其特征在于，所述通孔为截锥体状，且截锥体状的通孔的截面位于靠近所述焊盘一侧。
9.根据权利要求6所述的发光基板，其特征在于，所述绝缘层的材质包括SiO2、AL2O3或Si3N4；
所述缓冲层的材质包括硅胶。
10.根据权利要求6所述的发光基板，其特征在于，所述发光芯片为Micro-LED芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010691553.1A CN111785708A (zh) | 2020-07-17 | 2020-07-17 | 一种发光基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010691553.1A CN111785708A (zh) | 2020-07-17 | 2020-07-17 | 一种发光基板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111785708A true CN111785708A (zh) | 2020-10-16 |
Family
ID=72763463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010691553.1A Pending CN111785708A (zh) | 2020-07-17 | 2020-07-17 | 一种发光基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111785708A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466795A (zh) * | 2020-11-10 | 2021-03-09 | 南昌大学 | 一种Micro LED巨量转移方法及转移衬底 |
| CN115566037A (zh) * | 2022-11-09 | 2023-01-03 | 惠科股份有限公司 | 驱动基板、micro LED转移装置及其转移方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102842666A (zh) * | 2011-06-22 | 2012-12-26 | 展晶科技(深圳)有限公司 | Led覆晶结构及其制造方法 |
| KR20160046198A (ko) * | 2014-10-20 | 2016-04-28 | 엘지이노텍 주식회사 | 발광 소자 패키지 |
| CN110957411A (zh) * | 2018-09-27 | 2020-04-03 | 昆山工研院新型平板显示技术中心有限公司 | 一种Micro-LED芯片及其制备方法、显示装置 |
| CN110970456A (zh) * | 2018-09-27 | 2020-04-07 | 昆山工研院新型平板显示技术中心有限公司 | 一种Micro-LED芯片及其制备方法、显示装置 |
| CN110970455A (zh) * | 2018-09-27 | 2020-04-07 | 昆山工研院新型平板显示技术中心有限公司 | 一种Micro-LED芯片及其制备方法、显示装置 |
| CN111029261A (zh) * | 2019-11-22 | 2020-04-17 | 徐州顺意半导体科技有限公司 | 一种生物识别模块及其制备方法 |
-
2020
- 2020-07-17 CN CN202010691553.1A patent/CN111785708A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102842666A (zh) * | 2011-06-22 | 2012-12-26 | 展晶科技(深圳)有限公司 | Led覆晶结构及其制造方法 |
| KR20160046198A (ko) * | 2014-10-20 | 2016-04-28 | 엘지이노텍 주식회사 | 발광 소자 패키지 |
| CN110957411A (zh) * | 2018-09-27 | 2020-04-03 | 昆山工研院新型平板显示技术中心有限公司 | 一种Micro-LED芯片及其制备方法、显示装置 |
| CN110970456A (zh) * | 2018-09-27 | 2020-04-07 | 昆山工研院新型平板显示技术中心有限公司 | 一种Micro-LED芯片及其制备方法、显示装置 |
| CN110970455A (zh) * | 2018-09-27 | 2020-04-07 | 昆山工研院新型平板显示技术中心有限公司 | 一种Micro-LED芯片及其制备方法、显示装置 |
| CN111029261A (zh) * | 2019-11-22 | 2020-04-17 | 徐州顺意半导体科技有限公司 | 一种生物识别模块及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466795A (zh) * | 2020-11-10 | 2021-03-09 | 南昌大学 | 一种Micro LED巨量转移方法及转移衬底 |
| CN115566037A (zh) * | 2022-11-09 | 2023-01-03 | 惠科股份有限公司 | 驱动基板、micro LED转移装置及其转移方法 |
| WO2024098769A1 (zh) * | 2022-11-09 | 2024-05-16 | 惠科股份有限公司 | 驱动基板、micro LED转移装置及其转移方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100432643B1 (ko) | 플립칩형 반도체장치와 그 제조방법 | |
| US8432030B2 (en) | Power electronic package having two substrates with multiple semiconductor chips and electronic components | |
| TWI290755B (en) | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package | |
| TWI240399B (en) | Chip package structure and process for fabricating the same | |
| KR101056747B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| TWI311352B (en) | Fabricating process of leadframe-based bga packages and leadless leadframe utilized in the process | |
| CN101211899B (zh) | 适于高速操作且电连接长度减少的堆叠封装及其制造方法 | |
| JP3988227B2 (ja) | 半導体チップ搭載用基板の製造法および半導体装置 | |
| TWI567894B (zh) | 晶片封裝 | |
| US20140190732A1 (en) | Carrier Device, Electrical Device Having a Carrier Device and Method for Producing Same | |
| KR20090070916A (ko) | 반도체 장치 및 그 제조방법 | |
| CN111785708A (zh) | 一种发光基板及其制作方法 | |
| TW201417661A (zh) | 具有電子元件之基板結構與製造具有電子元件之基板結構之方法 | |
| JP2002319588A (ja) | 半導体素子のボンドパッド及びその形成方法 | |
| US9373526B2 (en) | Chip package and method for forming the same | |
| KR100752665B1 (ko) | 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법 | |
| KR100364419B1 (ko) | 적층형 비엘피 패키지 및 제조방법 | |
| CN115799196B (zh) | 一种芯片封装结构、方法以及电子设备 | |
| KR101068305B1 (ko) | 적층형 반도체 패키지 및 그 제조 방법 | |
| US10074581B2 (en) | Chip package having a patterned conducting plate and a conducting pad with a recess | |
| JP2008091650A (ja) | フリップチップ実装方法、および半導体パッケージ | |
| KR100250145B1 (ko) | 비지에이반도체패키지와그제조방법 | |
| JP2762705B2 (ja) | 半導体装置実装用回路基板の構造 | |
| KR100997792B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| KR20050009841A (ko) | 범프들이 형성되는 반도체 패키지용 기판, 이 반도체패키지용 기판에 의하여 형성된 반도체 패키지, 및 이반도체 패키지의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201016 |
|
| RJ01 | Rejection of invention patent application after publication |