KR100364419B1 - 적층형 비엘피 패키지 및 제조방법 - Google Patents

Abstract

본 발명은 적층형 비엘피 패키지 및 제조방법에 관한 것으로서, 종래의 적층형 패키지는 상이한 구조를 가지는 두개의 단품패키지중 하나를 반전시켜 적층하므로 단지 두개의 패키지 만을 적층할 수 밖에 없으며, 두 종류의 상이한 패키지로 구성되므로 생산성이 저조하여 제조원가가 상승되며, 관리상의 손실이 발생되는 한편, 상,하부리드의 접촉면에서만 솔더링으로 부착되므로 단품패키지가 휘어지고 솔더링되는 접촉면에 크랙이 발생되는 등 솔더링의 신뢰성이 저하되었다. 본 발명은 동일한 비엘피 형태를 가지는 다수개의 단품패키지를 리드삽입공과 비아랜드가 형성된 적층판을 이용하여 적층시킴으로써, 두개의 패키지 뿐 만아니라 그 이상도 적층시킬 수 있으며, 동일한 구성부품을 가지는 동일한 패키지로 적층되므로 관리상의 손실이 감소되고 생산성이 향상되어 제조원가를 저감할 수 있다. 그리고 기판 및 구리패턴에 리드삽입공을 형성시킨 적층판을 이용하여 적층시키므로 적층공정이 단순화되고, 상기 적층판의 리드삽입공과 아웃리드의 솔더링시 솔더페이스트가 상기 단품패키지의 리드프레임까지 납땜되므로 솔더링의 신뢰성을 향상시키는 효과가 있다.

Description

적층형 비엘피 패키지 및 제조방법{STACKED BUTTOM LEADED PLASTIC PACKAGE AND MANUFACTURING METHOD THEREOF}

본 발명은 적층형 비엘피 패키지 및 제조방법에 관한 것으로서, 보다 상세하게는 비엘피 형태의 단품패키지를 리드삽입공과 비아랜드가 형성된 적층판을 이용하여 적층시킨 적층형 비엘피 패키지 및 제조방법에 관한 것이다.

최근 많은 투자 없이도 시스템이 요구하는 고집적 메모리 및 다기능 디바이스 등을 출현시키고 있는 적층형 패키지 기술이 크게 부각되고 있는 바, 일반적인 적층형 패키지는 기존의 TSOP, SOJ, BLP 등의 단품패키지를 적층한 후, 외부에 노출된 리드를 전도성 재료로 연결하는 방법으로 제조되고 있다.

도 1은 종래의 적층형 버틈리드 패키지의 구조를 나타내 보인 단면도로서, 도시된 바와 같이, 상부 반도체칩(1)의 하면 양측에 상부리드(2)들이 나열되어 설치되어 있고, 상기 상부리드(2)들과 상기 칩(1)의 칩패드(1a)들은 상부와이어(3)로 각각 연결되어 있으며, 상기 상부리드(2)들의 하면이 외부로 노출됨과 아울러 상기 상부와이어(3), 칩(1)을 감싸도록 에폭시로 상부몰딩부(4)가 형성되어 상부패키지(5)를 구성하고, 상기 상부패키지(5)의 하측에는 상기 상부리드(2)와 대응되도록 형성된 하부리드(2')와, 하부 반도체칩(1')과, 하부와이어(3')와, 하부몰딩부(4')가 동일한 구조로 하부패키지(5')를 구성하여 솔더(6)에 의하여 서로 대향하도록 접합되어 적층형 버틈리드 패키지를 구성한다.

상기 종래의 적층형 버틈리드 패키지의 제조공정을 순차적으로 설명하면 다음과 같다.

먼저, 도 2a와 같이 상부패키지(5)를 완성하고 그와 동일한 방법으로 도 2b와 같이 하부패키지(5')를 완성한 후, 도 2c와 같이 하부패키지(5')를 뒤집어 놓은 상태에서 상부패키지(5)를 상측에 대행하도록 얼라인 한 다음, 각각의 상,하부리드(2,2')를 각각 솔더(6)로 부착하여 적층시킨다.

그런 다음, 하부패키지(5')의 돌출된 하부리드(2')를 하측으로 절곡하여 도 1과 같은 적층형 버틈리드 패키지를 완성한다.

그러나, 종래의 버틈리드 패키지는 상이한 구조를 가지는 두개의 단품패키지중 하나를 반전시켜 상,하부리드(2,2')를 접촉하여 적층하므로 단지 두개의 패키지 만을 적층할 수 밖에 없으며, 두 종류의 상,하부리드(2,2')로 형성된 상이한 패키지로 구성되므로 생산성이 저조하여 제조원가가 상승되며, 관리상의 손실이 발생되는 한편, 상,하부리드(2,2')의 접촉면에서만 솔더링으로 부착되므로 단품패키지가 휘어지고 솔더링되는 접촉면에 크랙이 발생되는 등 솔더링의 신뢰성이 저하되는 문제점이 있었다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 동일한 형태를 가지는 다수개의 단품패키지를 솔더링의 신뢰성을 향상시키며 동일한 방향으로 적층시킨 적층형 비엘피 패키지 및 제조방법을 제공하는 데 있다.

도 1은 종래의 버틈리드 패키지와 티에스오피 패키지가 적층된 구조를 나타내 보인 단면도.

도 2a 내지 도 2c는 종래의 적층형 버틈리드 패키지의 제조공정을 순차적으로 나타내 보인 단면도.

도 3a 및 도 3b는 본 발명에 따른 적층형 비엘피 패키지의 정단면도 및 측면도.

도 4a 및 도 4b는 본 발명에 따른 적층형 비엘피 패키지의 다른 실시례를 나타내 보인 정단면도 및 측면도.

도 5a 내지 도 5g는 본 발명에 따른 적층형 비엘피 패키지의 제조공정을 순차적으로 나타내 보인 단면도 및 평면도.

〈 도면의 주요부분에 대한 부호설명〉

10 : 단품패키지 11 : 반도체칩

11a: 칩패드 12 : 리드프레임

12a: 아웃리드 13 : 금속와이어

14 : 몰딩부 20 : 적층판

20' : 제1적층판 20": 제2적층판

21 : 기판 21a: 리드삽입공

22 : 구리패턴 22a: 비아랜드

22b : 브릿지 23 : 솔더페이스트

상기 목적을 달성하기 위하여, 본 발명인 적층형 비엘피 패키지는 상면에 다수개의 칩패드가 부착된 반도체칩과, 상기 반도체칩의 상면 양측에 설치되어 상향으로 연장되어 아웃리드를 형성하는 다수개의 리드프레임과, 상기 리드프레임과 상기 칩패드를 각각 연결하는 금속와이어와, 상기 아웃리드가 외부로 노출되도록 상기 칩, 리드프레임 및 금속와이어를 에폭시로 감싸는 몰딩부로 형성되어 상하로 적층되는 다수개의 단품패키지와; 상기 각 아웃리드가 삽입되는 리드삽입공이 다수개 천공되며 소정의 두께를 가지는 기판과, 상기 기판의 일측에서 상기 각 리드삽입공을 감싸는 비아랜드와 이를 연결시키는 브릿지가 양각으로 부착되는 다수개의 구리패턴과, 상기 아웃리드와 비아랜드를 부착시키는 솔더페이스트로 형성되어 좌,우측에 설치되는 적층판;으로 구성된 것을 특징으로 한다.

그리고, 상기 적층형 비엘피 패키지의 제조방법은 상면에 다수개의 칩패드가 부착된 반도체칩과, 상기 반도체칩의 상면 양측에 설치되어 상향으로 연장되어 아웃리드를 형성하는 다수개의 리드프레임과, 상기 리드프레임과 상기 칩패드를 각각 연결하는 금속와이어와, 상기 아웃리드가 외부로 노출되도록 상기 칩, 리드프레임 및 금속와이어를 에폭시로 감싸는 몰딩부로 형성된 다수개의 단품패키지를 상하로 적층하는 단계와; 소정의 두께를 가지는 기판에 접착되어 있는 구리패턴을 원형의 비아랜드가 브릿지로 연결되어 다수개의 열로 식각시키는 단계와; 상기 비아랜드의 중앙에 리드삽입공을 천공한 후, 상기 기판을 절단하여 제1적층판과 제2적층판을 완성하는 단계와; 상기 제1적층판의 리드삽입공에 솔더페이스트를 프린팅하고, 상기 단품패키지의 일측에 형성된 아웃리드를 리플로우하여 삽입 및 고정하는 단계와; 제2적층판의 리드삽입공에 솔더페이스트를 프린팅하고, 상기 단품패키지의 타측에 형성된 아웃리드를 리플로우로 삽입하는 단계의 순서로 제조되는 것을 특징으로 한다.

이하 본 발명의 바람직한 일실시례를 첨부 도면에 의거하여 상세히 설명하면 다음과 같다.

도 3a는 상기 적층형 비엘피 패키지의 정단면도이고, 도 3b는 우측면도로서, 도시된 바와 같이 다수개의 단품패키지(10)와 좌,우측에 두개 설치된 적층판(20)으로 구성된다.

상기 단품패키지(10)는 도시된 바와 같이 상면에 다수개의 칩패드(11a)가 부착된 반도체칩(11)과, 상기 반도체칩(11)의 상면 양측에 설치되어 상향으로 연장되어 아웃리드(12a)를 형성하는 다수개의 리드프레임(12)과, 상기 리드프레임(12)과 상기 칩패드(11a)를 각각 연결하는 금속와이어(13)와, 상기 아웃리드(12a)가 외부로 노출되도록 상기 칩(11), 리드프레임(12) 및 금속와이어(13)를 에폭시로 감싸는 몰딩부(14)로 구성된다.

그리고, 상기 적층판(20)은 도시된 바와 같이, 상기 각 아웃리드(12a)가 삽입되는 리드삽입공(21a)이 다수개 천공되며 소정의 두께를 가지는 기판(21)과, 상기 기판(21)의 일측에서 상기 각 리드삽입공(21a)을 감싸는 비아랜드(22a)와 이를 연결시키는 브릿지(22b)가 양각으로 부착되는 다수개의 구리패턴(22)과, 상기 아웃리드(12a)와 비아랜드(22a)를 부착시키는 솔더페이스트(23)로 구성된다.

따라서, 상기 적층형 비엘피 패키지는 도시된 바와 같이, 상기 다수개의 단품패키지(10)에 형성된 아웃리드(12a)가 상기 적층판(20)에 형성된 리드삽입공(21a)에 삽입되도록 구성된다.

한편, 도 4a는 상기 적층형 비엘피 패키지의 다른 실시례를 나타내 보인 정단면도이고 도 4b는 측면도로서, 도시된 바와 같이 상기 단품패키지(10)가 2단으로 적층되고 상기 적층판(20)의 상하부는 상기 리드삽입공(21a)을 중심으로 횡으로 절단되는 구성을 가진다.

이하, 상기와 같이 구성된 본 발명에 따른 적층형 비엘피 패키지의 제조방법을 설명하면 다음과 같다.

먼저, 도 5a에 도시된 바와 같이, 상기 기판(21)에 접착되어 있는 구리패턴(22)을 식각시킨다. 도 5b는 상기 식각된 구리패턴(22)과 기판(21)의 평면도로서, 도시된 바와 같이, 상기 구리패턴(22)은 원형의 비아랜드(22a)가 브릿지(22b)로 종으로 연결되는 다수개의 열로 이루어진다.

다음, 도 5c와 같이, 상기 비아랜드(22a)의 중앙에 리드삽입공(21a)을 천공한 후, 도 5d와 같이, 상기 기판(21)을 절단하여 적층판(20)을 완성한다.

다음, 도 5e와 같이, 상기 제1적층판(20')의 리드삽입공(21a)에 솔더페이스트(23)를 프린팅하고, 도 5f와 같이, 상기 각 리드삽입공(21a)에 상기 단품패키지(10)의 일측에 형성된 아웃리드(12a)를 리플로우하여 삽입한다.

다음, 상기 제1적층판(20')과 동일하게 제2적층판(20")의 리드삽입공(21a)에 솔더페이스트(23)를 프린팅하고, 도 5g와 같이, 상기 단품패키지(10)의 타측에 형성된 아웃리드(12a)를 리플로우로 삽입하여 도 3a 및 도 3b에 도시된 바와 같은 적층형 비엘피 패키지를 완성한다.

이상에서 설명한 바와 같이, 본 발명에 의한 적층형 비엘피 패키지 및 제조방법은 동일한 비엘피 형태를 가지는 다수개의 단품패키지를 리드삽입공과 비아랜드가 형성된 적층판을 이용하여 적층시킴으로써, 종래와는 달리 두개의 패키지 뿐 만아니라 그 이상도 적층시킬 수 있으며, 동일한 구성부품을 가지는 동일한 패키지로 적층되므로 관리상의 손실이 감소되고 생산성이 향상되어 제조원가를 저감할 수 있는 효과가 있다.

또한, 기판 및 구리패턴에 리드삽입공을 형성시킨 적층판을 이용하여 적층시키므로 적층공정이 단순화되며, 상기 적층판의 리드삽입공과 아웃리드의 솔더링시 솔더페이스트가 상기 단품패키지의 리드프레임까지 납땜되므로 솔더링의 신뢰성을 향상시키는 효과가 있다.

Claims (2)

1. 상면에 다수개의 칩패드가 부착된 반도체칩과, 상기 반도체칩의 상면 양측에 설치되어 상향으로 연장되어 아웃리드를 형성하는 다수개의 리드프레임과, 상기 리드프레임과 상기 칩패드를 각각 연결하는 금속와이어와, 상기 아웃리드가 외부로 노출되도록 상기 칩, 리드프레임 및 금속와이어를 에폭시로 감싸는 몰딩부로 형성되어 상하로 적층되는 다수개의 단품패키지와;

   상기 각 아웃리드가 삽입되는 리드삽입공이 다수개 천공되며 소정의 두께를 가지는 기판과, 상기 기판의 일측에서 상기 각 리드삽입공을 감싸는 비아랜드와 이를 연결시키는 브릿지가 양각으로 부착되는 다수개의 구리패턴과, 상기 아웃리드와 비아랜드를 부착시키는 솔더페이스트로 형성되어 좌,우측에 설치되는 적층판;으로 구성된 것을 특징으로 하는 적층형 비엘피 패키지.
2. 상면에 다수개의 칩패드가 부착된 반도체칩과, 상기 반도체칩의 상면 양측에 설치되어 상향으로 연장되어 아웃리드를 형성하는 다수개의 리드프레임과, 상기 리드프레임과 상기 칩패드를 각각 연결하는 금속와이어와, 상기 아웃리드가 외부로 노출되도록 상기 칩, 리드프레임 및 금속와이어를 에폭시로 감싸는 몰딩부로 형성된 다수개의 단품패키지를 상하로 적층하는 단계와;

   소정의 두께를 가지는 기판에 접착되어 있는 구리패턴을 원형의 비아랜드가 브릿지로 연결되어 다수개의 열로 식각시키는 단계와;

   상기 비아랜드의 중앙에 리드삽입공을 천공한 후, 상기 기판을 절단하여 제1적층판과 제2적층판을 완성하는 단계와;

   상기 제1적층판의 리드삽입공에 솔더페이스트를 프린팅하고, 상기 단품패키지의 일측에 형성된 아웃리드를 리플로우하여 삽입 및 고정하는 단계와;

   제2적층판의 리드삽입공에 솔더페이스트를 프린팅하고, 상기 단품패키지의 타측에 형성된 아웃리드를 리플로우로 삽입하는 단계의 순서로 제조되는 것을 특징으로 하는 적층형 비엘피 패키지의 제조방법.