JP2006190951A - 発光ダイオードパッケージ及びその製造プロセス - Google Patents

発光ダイオードパッケージ及びその製造プロセス Download PDF

Info

Publication number
JP2006190951A
JP2006190951A JP2005195643A JP2005195643A JP2006190951A JP 2006190951 A JP2006190951 A JP 2006190951A JP 2005195643 A JP2005195643 A JP 2005195643A JP 2005195643 A JP2005195643 A JP 2005195643A JP 2006190951 A JP2006190951 A JP 2006190951A
Authority
JP
Japan
Prior art keywords
silicon
package
base material
reflective cavity
silicon base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005195643A
Other languages
English (en)
Other versions
JP4947929B2 (ja
Inventor
Ming-Hung Chen
陳明鴻
Shih-Yi Wen
温士逸
Wu-Cheng Kuo
郭武政
Bing-Ru Chen
陳炳儒
Jui-Ping Weng
翁瑞坪
Hsiao-Wen Lee
李孝文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of JP2006190951A publication Critical patent/JP2006190951A/ja
Application granted granted Critical
Publication of JP4947929B2 publication Critical patent/JP4947929B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Abstract

【課題】容易な製造プロセスで放熱性が良好な発光ダイオード用パッケージを提供する。
【解決手段】発光ダイオード（ＬＥＤ）パッケージ及びその製造プロセスは、二つのシリコンベース材料とそれらの間に介在される絶縁層を備えるシリコン・オン・インシュレータ（ＳＯＩ）基板を含む。シリコン・オン・インシュレータ基板を正極と負極の接触面に分割するために、シリコン・オン・インシュレータ基板の二つのシリコンベース材料は、各々エッチングされて反射キャビティと絶縁トレンチを形成する。次に、複数の金属ラインが、前記二つのシリコンベース材料を電気的に接続するために形成され、それによって、ＬＥＤチップが反射キャビティにマウントされ金属ラインによってシリコン・オン・インシュレータ基板の対応する電極に電気的に接続することが出来る。
【効果】このように、熱抵抗と熱分散の特性が改良されてプロセスが簡単化される。
【選択図】 図３Ｄ

Description

本発明は、発光ダイオード（ＬＥＤ）パッケージ及びその製造プロセスに係わり、特に、基板としてシリコン・オン・インシュレータを使用する発光ダイオードパッケージ及びその製造プロセスに関する。
従来のＳＭＤＬＥＤ（表面実装型デバイスＬＥＤ）パッケージは、リードフレームタイプと回路ボードタイプの二つのタイプを含む。リードフレームタイプでは、金属フレームと熱抵抗プラスチックを使用してＬＥＤチップを固定するために使用される、ベース形成用モールディングを射出する。回路ボードタイプでは、基板として複合回路ボードを使用し、次にチップ固定、ワイヤボンディング、シールドのステップを続ける。二つのタイプは、共に、低熱抵抗のような欠点があり、その結果、特に、ＳＭＤ ＬＥＤと他の回路ボードとの接合に高温炉処理（約２５０乃至３００℃）を必要とする場合に、ＳＭＤ ＬＥＤの欠陥を引き起こす。他の欠点は、低熱分散である。特に、高電力ＬＥＤの場合、ＬＥＤの動作中に熱が蓄積する。温度上昇は、発光効率及びＬＥＤの品質に影響を及ぼす。更に、従来のＳＭＤＬＥＤ製造において、ＳＭＤ ＬＥＤをスケールダウンしながら、反射キャビティを製造することは困難である。
従来の技術では、ＬＥＤをパッケージ化するプロセスを提供している。図１に示されるように、従来の技術は、パッケージ基板としてシリコン基板を使用している。シリコン基板８の前面は、キャビティをエッチングするためのスペクトル結晶方位を有し、シリコン基板８の背面は、スルーホール電極１３を形成するために使用される。絶縁層１５、反射層１６、及び電極層１７と１８が形成された後に、ＬＥＤチップ３を付着するためのベースが形成される。ＬＥＤプロセスは、チップ固定、ワイヤボンディング、シーリング及びカッティングのプロセス後、完了される。この技術は、良好な熱抵抗、反射キャビティ製造の容易さ及び良好な熱分散の利点を有し、それによって、ＳＭＤＬＥＤパッケージングの従来のプロセスが改良される。しかしながら、この技術では、絶縁層を成長するために複数の炉プロセスが必要であり、そのため、この技術を複雑なものにしている。このように、熱抵抗及び熱除去特性を改良し、且つ反射キャビティ製造における問題を解決するＬＥＤパッケージングのより簡単なプロセスが必要である。
本発明の目的は、シリコン・オン・インシュレータ（ＳＯＩ）を基板として形成し、反射キャビティをシリコン・オン・インシュレータ（ＳＯＩ）基板上に形成してＬＥＤを配する、発光ダイオード（ＬＥＤ）パッケージ及びその製造プロセスを提供することである。ＳＯＩ基板上の絶縁層によって絶縁が行われる。従って、絶縁層を成長させる更なる炉プロセスを必要とはしない。このように、良好な熱抵抗、反射キャビティ製造の容易さ、良好な熱分散、及びより容易な処理である利点が達成される。
上記目的を達成するために、発光ダイオード（ＬＥＤ）パッケージを製造するプロセスが開示される。最初に、シリコン・オン・インシュレータ（ＳＯＩ）基板が提供される。シリコン・オン・インシュレータ基板は、第１のシリコンベース材料と、第２のシリコンベース材料と、これらのシリコンベース材料同士間に介在される絶縁層とを含む。次に、シリコン・オン・インシュレータ基板の第１のシリコンベース材料と第２のシリコンベース材料とは、エッチングされて、各々、反射キャビティと絶縁トレンチを形成する。絶縁トレンチは、シリコン・オン・インシュレータ基板を正極と負極の接触面に分割する。次に、複数組の金属ラインがシリコン・オン・インシュレータ基板上に形成され、且つＬＥＤチップが反射キャビティにマウントされる。ＬＥＤチップの正極と負極は、金属ラインによってシリコン・オン・インシュレータ基板の対応する電極に電気的に接続する。
上記目的を達成するために、開示された発光ダイオード（ＬＥＤ）パッケージは、第１のシリコンベース材料と、第２のシリコンベース材料と、これらのシリコンベース材料同士間に介在される絶縁層とを含むシリコン・オン・インシュレータ基板を備え、反射キャビティが、第１のシリコンベース材料上にマウントされ、絶縁トレンチが、反射キャビティの底部に配置され、この絶縁トレンチが、この基板を正極と負極の接触面に分割し、シリコン・オン・インシュレータ基板上には複数の金属ラインがあり、且つこの発光ダイオードパッケージは、ＬＥＤチップを備え、このチップは、反射キャビティ上にあり、ＬＥＤチップの正極と負極が、金属ラインによってシリコン・オン・インシュレータ基板の対応する電極に各々電気的に接続する。
本願の第１発明は、発光ダイオード（ＬＥＤ）パッケージを製造するプロセスであって、第１のシリコンベース材料と、第２のシリコンベース材料と、前記シリコンベース材料同士間に介在される絶縁層とを含むシリコン・オン・インシュレータ（ＳＯＩ）基板を提供するステップと、シリコン・オン・インシュレータ基板の第１のシリコンベース材料と第２のシリコンベース材料を各々エッチングし、反射キャビティと絶縁トレンチを形成するステップと、を備え、前記絶縁トレンチは、シリコン・オン・インシュレータ基板を正極と負極の接触面に分割し、シリコン・オン・インシュレータ基板上に複数の金属ラインを形成するステップと、シリコン・オン・インシュレータの反射キャビティ上にＬＥＤチップをマウントするステップと、備え、ＬＥＤチップの正極と負極が金属ラインによってシリコン・オン・インシュレータ基板の対応する電極に電気的に接続する、ことを特徴とする発光ダイオードパッケージ製造プロセスを提供する。
本願の第２発明は、前記第１のシリコンベース材料は、低抵抗半導体又は高抵抗半導体である、第１発明に記載のプロセスを提供する。
本願の第３発明は、前記第２のシリコンベース材料は、低抵抗半導体又は高抵抗半導体である、第１発明に記載のプロセスを提供する。
本願の第４発明は前記シリコン・オン・インシュレータ基板は、Ａｓ、Ｓｂ及びＰで重ドープされ且つ０．１Ω／ｃｍよりも小さな抵抗値を有するＮタイプ及びＰタイプである前記第１のシリコンベース材料及び第２のシリコンベース材料よりなる、第１発明に記載のプロセスを提供する。
本願の第５発明は、前記金属ラインは、Ａｇ、Ａｕ、Ｃｕ、Ａｌ、Ｐｔ、Ｃｒ、Ｎｉ及び上記元素よりなる合金よりなる群から選択される材料よりなる、第１発明に記載のプロセスを提供する。
本願の第６発明は、前記反射キャビティは、＜１００＞結晶方位を有する前記第１のシリコンベース材料をエッチングすることによって傾斜面が形成される、第１発明に記載のプロセスを提供する。
本願の第７発明は、前記反射キャビティは、エッチングのために＜１００＞結晶方位を有する前記第１のシリコンベース材料をドライエッチング又は選択することによって垂直面が形成される、請求項１に記載のプロセスを提供する。
本願の第８発明は、前記ＬＥＤチップをマウントするステップ後、カプセル化エポキシを使用して前記反射キャビティを被覆し充填するステップを更に備える、第１発明に記載のプロセスを提供する。
本願の第９発明は、前記カプセル化エポキシは、少なくとも一つのレンズを形成する、、請求項１に記載のプロセスを提供する。第８発明に記載のプロセスを提供する。
本願の第１０発明は、前記絶縁トレンチを形成するステップは、絶縁トレンチを強化するためにシリコン・オン・インシュレータ基板を酸化することによって前記絶縁トレンチに酸化層を形成するステップを更に備える、第１発明に記載のプロセスを提供する。
本願の第１１発明は、前記絶縁トレンチは、一つよりも多い、第１０発明に記載のプロセスを提供する。
本願の第１２発明は、前記ＬＥＤチップは、一つよりも多い、第１１発明に記載のプロセスを提供する。
本願の第１３発明は、前記絶縁トレンチに酸化層を形成するステップは、前記絶縁トレンチを介して伝導性ビアを形成するステップを更に備える、第１２発明に記載のプロセスを提供する。
本願の第１４発明は、前記ＬＥＤチップは、前記伝導性ビアを介して直列、並列又は並直列に互いに接続される、第１３発明に記載のプロセスを提供する。
本願の第１５発明は、発光ダイオード（ＬＥＤ）パッケージであって、第１のシリコンベース材料と、第２のシリコンベース材料と、前記シリコンベース材料同士間に介在される絶縁層とを含むシリコン・オン・インシュレータ基板を備え、第１のシリコンベース材料上に反射キャビティがマウントされ、反射キャビティの底部がシリコン・オン・インシュレータ基板を正極と負極に分割するための絶縁トレンチを有すると共にシリコン・オン・インシュレータ基板が複数の金属ラインを有し、反射キャビティにあるＬＥＤチップを備え、ＬＥＤチップの正極と負極が金属ラインによって各々シリコン・オン・インシュレータ基板の対応する電極に電気的に接続することを特徴とする発光ダイオードパッケージを提供する。
本願の第１６発明は、前記第１のシリコンベース材料は、低抵抗半導体又は高抵抗半導体である、第１５発明に記載のパッケージを提供する。
本願の第１７発明は、前記第２のシリコンベース材料は、低抵抗半導体又は高抵抗半導体である、第１５発明に記載のパッケージを提供する。
本願の第１８発明は、前記シリコン・オン・インシュレータ基板は、Ａｓ、Ｓｂ及びＰで重ドープされ且つ０．１Ω／ｃｍよりも小さな抵抗値を有するＮタイプ及びＰタイプである前記第１のシリコンベース材料及び第２のシリコンベース材料を含む、第１５発明に記載のパッケージを提供する。
本願の第１９発明は、前記金属ラインは、Ａｇ、Ａｕ、Ｃｕ、Ａｌ、Ｐｔ、Ｃｒ、Ｎｉ及び上記元素よりなる合金よりなる群から選択される材料よりなる、第１５発明に記載のパッケージを提供する。
本願の第２０発明は、前記反射キャビティは、＜１００＞結晶方位を有する前記第１のシリコンベース材料をエッチングすることによって傾斜面が形成される、第１５発明に記載のパッケージを提供する。
本願の第２１発明は、前記反射キャビティは、エッチングのために＜１００＞結晶方位を有する前記第１のシリコンベース材料をドライエッチング又は選択することによって垂直面が形成される、第１５発明に記載のパッケージを提供する。
本願の第２２発明は、前記反射キャビティを被覆し充填するカプセル化エポキシを更に備える、第１５発明に記載のパッケージを提供する。
本願の第２３発明は、前記カプセル化エポキシは、少なくとも一つのレンズを形成する、第２２発明に記載のパッケージを提供する。
本願の第２４発明は、前記絶縁トレンチの強化のために前記絶縁トレンチに酸化層を更に備える、第１５発明に記載のパッケージを提供する。
本願の第２５発明は、前記絶縁トレンチは、一つよりも多い、第２４発明に記載のパッケージを提供する。
本願の第２６発明は、前記ＬＥＤチップは、一つよりも多い、第２５発明に記載のパッケージを提供する。
本願の第２７発明は、前記絶縁トレンチに伝導性ビアを更に備える、第２６発明に記載のパッケージを提供する。
本願の第２８発明は、前記ＬＥＤチップは、前記導電性ビアを介して直列、並列又は並直列接続で互いに接続する、第２７発明に記載のパッケージを提供する。
従って、絶縁層を成長させる更なる炉プロセスを必要とはしない。このように、良好な熱抵抗、反射キャビティ製造の容易さ、良好な熱分散、及びより容易な処理である利点が達成される。
本発明の第１の実施の形態のフロー図である図２を参照する。このプロセスは、以下のステップを含む。最初に、第１のシリコンベース材料、第２のシリコンベース材料、及びそれらの間の絶縁層を含むシリコン・オン・インシュレータ（ＳＯＩ）基板が、提供される（ステップ１１０）。次に、反射キャビティと絶縁トレンチが第１のシリコンベース材料と第２のシリコンベース材料上に形成される（ステップ１２０）。ＳＯＩ基板の第１のシリコンベース材料と第２のシリコンベース材料をＬＥＤチップに電気的に接続するために、金属ラインが、ＳＯＩ基板上に形成される（ステップ１３０）。次に、ＬＥＤチップが、反射キャビティ上に配されてＳＯＩ基板の電極に電気的に接続し、これらの電極は、金属ラインによって外部に接続するために使用される（ステップ１４０）。
本発明のより詳細な記述のために、本発明の第１の実施の形態が、以下で記述される。プロセスの予想横断面図である図３Ａ乃至図３Ｄを参照する。
図３Ａに示されるように、最初に、第１のシリコンベース材料２１、第２のシリコンベース材料２３、及び両者の間の絶縁層２２を有するシリコン・オン・インシュレータ（ＳＯＩ）基板２０が提供される。ＳＯＩ基板２０が炉内に置かれて第１のシリコンベース材料２１と第２のシリコンベース材料２３上にシリコン酸化物層２００と２０１を形成する。シリコン酸化物層２００と２０１は、ウエットエッチングのためのマスクとして使用される。次に、フォトレジストが、ＳＯＩ基板２０の二つの側（両側）に位置されるシリコン酸化物層２００と２０１上に被覆され、フォトレジストをパターン形成してエッチング領域を形成するためにフォトリソグラフィープロセスが実行される。
図３Ｂに示されるように、シリコン基板用の異方性エッチング溶液（例えば、ＫＯＨ，ＴＭＡＨ及びＥＤＰ）を使用してＳＯＩ基板２０の第１のシリコンベース材料２１をエッチングすることによって、傾斜面を有する反射キャビティ２４が形成される。ＳＯＩ基板２０の第２のシリコンベース材料２３をエッチングすることによって、正極と負極の接触面を形成する絶縁トレンチ２５が形成される。本実施の形態において選択された、ＳＯＩ基板２０の第１のシリコンベース材料２１と第２のシリコンベース材料２３は、エッチングし反射キャビティ２４を形成するために＜１００＞結晶化方位有する。次に、第１のシリコンベース材料２１と第２のシリコンベース材料２３上のシリコン酸化物層２００と２０１は、ＲＩＥで除去される。
図３Ｃに示されるように、ＬＥＤチップを第１のシリコンベース材料２１に電気的に接続するために、蒸着プロセス又はスパッタリングプロセスによって、ＳＯＩ基板２０の第１のシリコンベース材料２１上に金属ライン２８が形成される。また、第１のシリコンベース材料２１と第２のシリコンベース材料２３との間の電気接続のために、ＳＯＩ基板２０の第２のシリコンベース材料２３及び外部に接続する正極と負極上に金属ライン２６が形成される。
図３Ｄに示されるように、ＬＥＤチップ２７は、反射キャビティ２４上に配置され、ワイヤボンディングによって第１のシリコンベース材料上の金属ライン２８に接続され、このワイヤボンディングは、送信のために、金属ライン２６によってＳＯＩ基板２０の正極と負極に接続するＬＥＤチップ２７の正極と負極を造る。
本実施の形態において、たった４回のフォトリソグラフィープロセスが使用される。完成されたＬＥＤパッケージが図３Ｄに示される。図３Ｄの平面図である図３Ｅを図３Ｄと共に参照する。図面に従って、この図面には、ＳＯＩ基板２０とＬＥＤチップ２７が含まれる。ＳＯＩ基板２０は、第１のシリコンベース材料２１、第２のシリコンベース材料２３、及び両者の間の絶縁層２２を有する。第１のシリコンベース材料２１及び第２のシリコンベース材料２３上には、各々、反射キャビティ２４と絶縁トレンチ２５がある。絶縁トレンチ２５は、ＳＯＩ基板２０を正極と負極のための接触面に分割する。ＬＥＤチップとＳＯＩ基板２０の第１のシリコンベース材料２１との間の電気接続のために、複数の金属ライン２８が形成され、ＳＯＩ基板２０の第１のシリコンベース材料２１と第２のシリコンベース材料２３との間の電気接続のために、金属ライン２６が形成される。ＬＥＤチップ２７は、反射キャビティ２４に配置され、且つ正極と負極が金属ライン２６によってＳＯＩ基板２０の対応する電極に接続される。
本実施の形態において提供されるＬＥＤパッケージは、両面低抵抗ＳＯＩ基板又は片面低抵抗ＳＯＩ基板を使用することが出来る。即ち、電気インピーダンスを調節及び整合するために、第１のシリコンベース材料２１が低抵抗を有し、第２のシリコンベース材料が高抵抗を有する。絶縁層２２は、これら二つのシリコンベース材料同士間にあり、ＬＥＤチップ２７の正極と負極とＳＯＩ基板２０の電極との間の電気接続のより短いルートを提供するために、絶縁トレンチ２５は、内側に金属ライン２６を有する。ＳＯＩ基板２０の正極と負極は、外部との電気接続のためである。図４は、本発明の第２の実施の形態を示す。この実施の形態は、両面低抵抗ＳＯＩ基板３０又は片面低抵抗ＳＯＩ基板３０を使用することが出来る。即ち、第１のシリコンベース材料３１は、低抵抗を有し、第２のシリコンベース材料３３は、高抵抗を有し、絶縁層３２は、これら二つの材料の間に介在される。ＳＯＩ基板は、より低い抵抗値を有するので、金属ライン２６は、ＳＯＩ基板３０の側部に沿って配置されることが出来る。更に、ＳＯＩ基板は、両面低抵抗ＳＯＩ基板であっても良いし、片面低抵抗ＳＯＩ基板であってもよい。例えば、ＳＯＩ基板は、砒素、アンチモン及びリンが重ドープされたＮタイプ又はＰタイプのいずれであってもよく、０．１Ω／ｃｍ未満の抵抗を有する第１のシリコンベース材料と第２のシリコンベース材料を有する。金属ラインの材料は、Ａｇ、Ａｕ、Ｃｕ、Ａｌ、Ｐｔ、Ｐｄ、Ｃｒ、Ｎｉ、又はそれらの金属の合金である。
図５は、本発明の第３の実施の形態を示す。反射キャビティ４４は、二段階の深さを有する。反射キャビティ４４の上層は、ＬＥＤチップ４７をＳＯＩ基板４０の電極へより容易にワイヤボンディングするためである。
図６Ａは、本発明の第４の実施の形態を示す。絶縁トレンチ５５は、反射キャビティ５４の底部の中心に配される。ＬＥＤチップ５７は、そのトレンチの上に置かれる。このような構造は、壊れ易いので、本実施の形態における絶縁トレンチ５８の位置は、図６Ｂに示されるように、外部により近くされる。
本発明の第５の実施の形態のプロセスフローの横断面図である図７Ａ乃至図７Ｃを参照する。図面に従い、本発明のＬＥＤパッケージを製造するプロセスは、絶縁トレンチに酸化物層を有することによって強化された構造体を形成出来る。
強化構造体を製造するプロセスは、以下に記述される。第１に、ＳＯＩ基板６０の第２のシリコンベース材料６３上にマトリックス状に幾つかの絶縁トレンチ６５を形成するために、フォトグラフィー及び反応性イオンエッチング（ＲＩＥ）方法が使用される（図７Ａに示される）。次に、ＳＯＩ基板６０は、炉に配され、強化のために、酸化処理されて酸化物層６８を成長する。絶縁トレンチ６５の不必要な酸化物層６８が除去されて、酸化物層６８を有する絶縁層６５の強化構造体を完成する（図７Ｂに示される）。同時に、フォトグラフィーとエッチング方法は、第１のシリコンベース材料６１上に反射キャビティ６４を形成するために使用され得る。次に、金属ライン６６は、ＳＯＩ基板６０の両側に形成される。最後に、ＬＥＤチップ６７は、反射キャビティ６４に配され、ワイヤボンディングによってＳＯＩ基板６０上の金属ライン６６に接続される（図７Ｃに示される）。
図７Ｄに示されるように、ＬＥＤチップ６７は、反射キャビティ６４にマウントされ、フリップチップ方法によって電気接続される。
更に、本発明の第６の実施の形態のＬＥＤパッケージを示す図８を参照する。フリップチップ方法によって反射キャビティ７４にマウントされる幾つかのＬＥＤチップ７７がある。ＬＥＤチップは、最初に、絶縁トレンチ７５に酸化物層７８を形成し、次に、対応する金属ライン７６を形成することによって互いに接続する。更に、伝導性ビア７９の種々の設計に従い、ＬＥＤチップは、直列（図９Ａに示される）、並列（図９Ｂに示される）又は並直列接続部を有することが出来る。
本発明の第７の実施の形態のＬＥＤパッケージを示す図１０を参照する。この実施の形態は、ＬＥＤチップ８７を被覆し反射キャビティ８４の全体を充填するためのカプセル化エポキシ８８を更に含む。熱が提供された後に、カプセル化エポキシ８８が固化して凸状構造になる。本発明の反射キャビティ８４は、充填が容易である。
図１１は、本発明の第８の実施の形態を示す。この実施の形態において、カプセル化エポキシ９８は、反射キャビティ９４に幾つかの凸状構造部になるように形成される。これらが直列のＬＥＤチップ９７と組合されると、ＬＥＤデバイス全体の輝度が改良される。ＬＥＤチップ９７は、伝導性ビア９９と金属ライン９６の配置によって直列接続にマウントされる。
概説すれば、ＬＥＤパッケージとその製造プロセスは、以下の利点を備える。まず、高温抵抗を良好な熱分散を有するＳＯＩ基板をパッケージボードとして使用することは、パッケージの信頼性を向上する。更に、基板上に絶縁層を形成する必要が無くなる。このように、このプロセスは、簡単化され、且つＬＥＤチップの直並列接続が容易に達成される。従って、本発明は、駆動回路との統合が容易である、スケールダウンが容易である、大量生産が容易である、及び市場での競合性にとって有利であるとの利点を更に備える。
本発明が特定の実施の形態を参照して記述されたが、この記述は、制限する意味に解釈されることを意味しない。開示された実施の形態の種々の変更並びに代替の実施の形態は、当業者には明白である。従って、本発明の範囲内に入る全ての変更を添付の請求項がカバーすることが意図されている。
従来のＳＭＤＬＥＤデバイスパッケージを示す図である。 本発明の第１の実施の形態に従うフロー図である。 本発明の第１の実施の形態に従うプロセスフローを示す横断面図である。 本発明の第１の実施の形態に従うプロセスフローを示す横断面図である。 本発明の第１の実施の形態に従うプロセスフローを示す横断面図である。 本発明の第１の実施の形態に従うプロセスフローを示す横断面図である。 図３Ｄに示されるプロセスフローにおける平面図である。 本発明のＬＥＤパッケージの第２の実施の形態を示す図である。 本発明のＬＥＤパッケージの第３の実施の形態を示す図である。 本発明のＬＥＤパッケージの第４の実施の形態を示す図である。 本発明のＬＥＤパッケージの第４の実施の形態に従う第２のシリコンベース材料の側部近くに配置される絶縁トレンチを示す図である。 本発明の第５の実施の形態に従うプロセスフローを示す横断面図である。 本発明の第５の実施の形態に従うプロセスフローを示す横断面図である。 本発明の第５の実施の形態に従うプロセスフローを示す横断面図である。 本発明の第５の実施の形態に従うフリップチップ方法によってマウントされたＬＥＤチップを示す図である。 本発明のＬＥＤパッケージの第６の実施の形態を示す図である。 本発明のＬＥＤパッケージの第６の実施の形態に従う、直列接続を示す図である。 本発明のＬＥＤパッケージの第６の実施の形態に従う、並列接続を示す図である。 本発明のＬＥＤパッケージの第７の実施の形態を示す図である。 本発明のＬＥＤパッケージの第８の実施の形態を示す図である。

Claims (28)

  1. 発光ダイオード（ＬＥＤ）パッケージを製造するプロセスであって、
    第１のシリコンベース材料と、第２のシリコンベース材料と、前記シリコンベース材料同士間に介在される絶縁層とを含むシリコン・オン・インシュレータ（ＳＯＩ）基板を提供するステップと、
    シリコン・オン・インシュレータ基板の第１のシリコンベース材料と第２のシリコンベース材料を各々エッチングし、反射キャビティと絶縁トレンチを形成するステップと、を備え、前記絶縁トレンチは、シリコン・オン・インシュレータ基板を正極と負極の接触面に分割し、
    シリコン・オン・インシュレータ基板上に複数の金属ラインを形成するステップと、
    シリコン・オン・インシュレータの反射キャビティ上にＬＥＤチップをマウントするステップと、備え、ＬＥＤチップの正極と負極が金属ラインによってシリコン・オン・インシュレータ基板の対応する電極に電気的に接続する、ことを特徴とする発光ダイオードパッケージ製造プロセス。
  2. 前記第１のシリコンベース材料は、低抵抗半導体又は高抵抗半導体である、請求項１に記載のプロセス。
  3. 前記第２のシリコンベース材料は、低抵抗半導体又は高抵抗半導体である、請求項１に記載のプロセス。
  4. 前記シリコン・オン・インシュレータ基板は、Ａｓ、Ｓｂ及びＰで重ドープされ且つ０．１Ω／ｃｍよりも小さな抵抗値を有するＮタイプ及びＰタイプである前記第１のシリコンベース材料及び第２のシリコンベース材料よりなる、請求項１に記載のプロセス。
  5. 前記金属ラインは、Ａｇ、Ａｕ、Ｃｕ、Ａｌ、Ｐｔ、Ｃｒ、Ｎｉ及び上記元素よりなる合金よりなる群から選択される材料よりなる、請求項１に記載のプロセス。
  6. 前記反射キャビティは、＜１００＞結晶方位を有する前記第１のシリコンベース材料をエッチングすることによって傾斜面が形成される、請求項１に記載のプロセス。
  7. 前記反射キャビティは、エッチングのために＜１００＞結晶方位を有する前記第１のシリコンベース材料をドライエッチング又は選択することによって垂直面が形成される、請求項１に記載のプロセス。
  8. 前記ＬＥＤチップをマウントするステップ後、カプセル化エポキシを使用して前記反射キャビティを被覆し充填するステップを更に備える、請求項１に記載のプロセス。
  9. 前記カプセル化エポキシは、少なくとも一つのレンズを形成する、請求項８に記載のプロセス。
  10. 前記絶縁トレンチを形成するステップは、絶縁トレンチを強化するためにシリコン・オン・インシュレータ基板を酸化することによって前記絶縁トレンチに酸化層を形成するステップを更に備える、請求項１に記載のプロセス。
  11. 前記絶縁トレンチは、一つよりも多い、請求項１０に記載のプロセス。
  12. 前記ＬＥＤチップは、一つよりも多い、請求項１１に記載のプロセス。
  13. 前記絶縁トレンチに酸化層を形成するステップは、前記絶縁トレンチを介して伝導性ビアを形成するステップを更に備える、請求項１２に記載のプロセス。
  14. 前記ＬＥＤチップは、前記伝導性ビアを介して直列、並列又は並直列に互いに接続される、請求項１３に記載のプロセス。
  15. 発光ダイオード（ＬＥＤ）パッケージであって、
    第１のシリコンベース材料と、第２のシリコンベース材料と、前記シリコンベース材料同士間に介在される絶縁層とを含むシリコン・オン・インシュレータ基板を備え、第１のシリコンベース材料上に反射キャビティがマウントされ、反射キャビティの底部がシリコン・オン・インシュレータ基板を正極と負極に分割するための絶縁トレンチを有すると共にシリコン・オン・インシュレータ基板が複数の金属ラインを有し、
    反射キャビティにあるＬＥＤチップを備え、ＬＥＤチップの正極と負極が金属ラインによって各々シリコン・オン・インシュレータ基板の対応する電極に電気的に接続することを特徴とする発光ダイオードパッケージ。
  16. 前記第１のシリコンベース材料は、低抵抗半導体又は高抵抗半導体である、請求項１５に記載のパッケージ。
  17. 前記第２のシリコンベース材料は、低抵抗半導体又は高抵抗半導体である、請求項１５に記載のパッケージ。
  18. 前記シリコン・オン・インシュレータ基板は、Ａｓ、Ｓｂ及びＰで重ドープされ且つ０．１Ω／ｃｍよりも小さな抵抗値を有するＮタイプ及びＰタイプである前記第１のシリコンベース材料及び第２のシリコンベース材料を含む、請求項１５に記載のパッケージ。
  19. 前記金属ラインは、Ａｇ、Ａｕ、Ｃｕ、Ａｌ、Ｐｔ、Ｃｒ、Ｎｉ及び上記元素よりなる合金よりなる群から選択される材料よりなる、請求項１５に記載のパッケージ。
  20. 前記反射キャビティは、＜１００＞結晶方位を有する前記第１のシリコンベース材料をエッチングすることによって傾斜面が形成される、請求項１５に記載のパッケージ。
  21. 前記反射キャビティは、エッチングのために＜１００＞結晶方位を有する前記第１のシリコンベース材料をドライエッチング又は選択することによって垂直面が形成される、請求項１５記載のパッケージ。
  22. 前記反射キャビティを被覆し充填するカプセル化エポキシを更に備える、請求項１５に記載のパッケージ。
  23. 前記カプセル化エポキシは、少なくとも一つのレンズを形成する、請求項２２に記載のパッケージ。
  24. 前記絶縁トレンチの強化のために前記絶縁トレンチに酸化層を更に備える請求項１５に記載のパッケージ。
  25. 前記絶縁トレンチは、一つよりも多い、請求項２４に記載のパッケージ。
  26. 前記ＬＥＤチップは、一つよりも多い、請求項２５に記載のパッケージ。
  27. 前記絶縁トレンチに伝導性ビアを更に備える、請求項２６に記載のパッケージ。
  28. 前記ＬＥＤチップは、前記導電性ビアを介して直列、並列又は並直列接続で互いに接続する、請求項２７に記載のパッケージ。
JP2005195643A 2004-12-29 2005-07-05 発光ダイオードパッケージ及びその製造プロセス Expired - Fee Related JP4947929B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW093141222A TWI239670B (en) 2004-12-29 2004-12-29 Package structure of light emitting diode and its manufacture method
TW093141222 2004-12-29

Publications (2)

Publication Number Publication Date
JP2006190951A true JP2006190951A (ja) 2006-07-20
JP4947929B2 JP4947929B2 (ja) 2012-06-06

Family

ID=36610369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005195643A Expired - Fee Related JP4947929B2 (ja) 2004-12-29 2005-07-05 発光ダイオードパッケージ及びその製造プロセス

Country Status (4)

Country Link
US (1) US7521724B2 (ja)
JP (1) JP4947929B2 (ja)
KR (1) KR100766028B1 (ja)
TW (1) TWI239670B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278666A (ja) * 2005-03-29 2006-10-12 Lg Electronics Inc 光源装置及びその製造方法
JP2009004612A (ja) * 2007-06-22 2009-01-08 Nippon Seiki Co Ltd プリント配線板
JP2010278315A (ja) * 2009-05-29 2010-12-09 Panasonic Electric Works Co Ltd 発光装置
KR101045708B1 (ko) * 2009-03-13 2011-06-30 안복만 발광소자 패키지 제조방법 및 그에 따른 발광소자 패키지
WO2012128270A1 (ja) * 2011-03-24 2012-09-27 株式会社村田製作所 発光素子用台座基板およびｌｅｄデバイス
TWI385824B (zh) * 2008-04-25 2013-02-11 Advanced Optoelectronic Tech 光源裝置
KR101917875B1 (ko) * 2014-02-04 2018-11-13 호야 칸데오 옵트로닉스 가부시키가이샤 발광 장치 및 그 제조 방법
WO2021039825A1 (ja) * 2019-08-28 2021-03-04 京セラ株式会社 発光素子搭載用パッケージおよび発光装置
WO2022124204A1 (ja) * 2020-12-10 2022-06-16 スタンレー電気株式会社 半導体発光装置及び半導体発光素子の支持基板

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368428B2 (en) * 2004-06-30 2016-06-14 Cree, Inc. Dielectric wafer level bonding with conductive feed-throughs for electrical connection and thermal management
TWI261936B (en) * 2005-01-25 2006-09-11 Lustrous Technology Ltd LED package structure and mass production method of making the same
US7229876B2 (en) * 2005-05-25 2007-06-12 Macronix International Co., Ltd. Method of fabricating memory
TWI363437B (en) * 2008-05-21 2012-05-01 Ind Tech Res Inst Light emitting diode package capable of providing electrostatic discharge circuit protection and process of making the same
JP2007067326A (ja) * 2005-09-02 2007-03-15 Shinko Electric Ind Co Ltd 発光ダイオード及びその製造方法
TWI394300B (zh) * 2007-10-24 2013-04-21 Advanced Optoelectronic Tech 光電元件之封裝結構及其製造方法
US7586125B2 (en) * 2006-02-20 2009-09-08 Industrial Technology Research Institute Light emitting diode package structure and fabricating method thereof
TWI302758B (en) * 2006-04-21 2008-11-01 Silicon Base Dev Inc Package base structure of photo diode and manufacturing method of the same
EP1848042A1 (en) * 2006-04-21 2007-10-24 LEXEDIS Lighting GmbH LED package with submount
CN100392855C (zh) * 2006-05-19 2008-06-04 广州南科集成电子有限公司 U槽led集成芯片及制造方法
JP3914954B1 (ja) * 2006-05-24 2007-05-16 株式会社エレメント電子 発光装置およびその製造方法
JP2008016565A (ja) * 2006-07-04 2008-01-24 Shinko Electric Ind Co Ltd 発光素子収容体及びその製造方法、及び発光装置
US20080012035A1 (en) * 2006-07-11 2008-01-17 Bily Wang LED chip package structure and method for manufacturing the same
US20120001203A1 (en) * 2006-07-11 2012-01-05 Harvatek Corporation Led chip package structure
US10873002B2 (en) 2006-10-20 2020-12-22 Cree, Inc. Permanent wafer bonding using metal alloy preform discs
KR100879731B1 (ko) * 2006-11-03 2009-01-22 주식회사 이츠웰 측면 지향성을 갖는 표면실장형 발광다이오드 패키지
KR100850945B1 (ko) * 2006-11-08 2008-08-08 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
US20080198572A1 (en) * 2007-02-21 2008-08-21 Medendorp Nicholas W LED lighting systems including luminescent layers on remote reflectors
US7510400B2 (en) * 2007-03-14 2009-03-31 Visteon Global Technologies, Inc. LED interconnect spring clip assembly
US7621752B2 (en) * 2007-07-17 2009-11-24 Visteon Global Technologies, Inc. LED interconnection integrated connector holder package
US20090023234A1 (en) * 2007-07-17 2009-01-22 Hung-Tsung Hsu Method for manufacturing light emitting diode package
US7834365B2 (en) * 2007-09-12 2010-11-16 Harvatek Corporation LED chip package structure with high-efficiency light-emitting effect and method of packing the same
US8212271B2 (en) * 2007-10-11 2012-07-03 Hitachi Chemical Co., Ltd. Substrate for mounting an optical semiconductor element, manufacturing method thereof, an optical semiconductor device, and manufacturing method thereof
TWI367579B (en) * 2007-12-10 2012-07-01 Harvatek Corp Led chip package structure with a high-efficiency light-emitting effect
TWI344227B (en) * 2007-12-12 2011-06-21 Harvatek Corp Led chip package structure generating a high-efficiency light-emitting effect via rough surfaces and method for manufacturing the same
US7906786B2 (en) * 2008-01-11 2011-03-15 Industrial Technology Research Institute Light emitting device
TW200937674A (en) * 2008-02-22 2009-09-01 Harvatek Corp LED chip package structure with a multifunctional integrated chip and its packaging method
DE102008019667A1 (de) * 2008-04-18 2009-10-22 Ledon Lighting Jennersdorf Gmbh LED-Modul mit einer Plattform mit einer Zentralausnehmung
KR100992778B1 (ko) 2008-05-23 2010-11-05 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
US8304785B2 (en) * 2008-07-29 2012-11-06 Industrial Technology Research Institute LED structure, manufacturing method thereof and LED module
KR100999699B1 (ko) * 2008-09-01 2010-12-08 엘지이노텍 주식회사 발광 소자 패키지
US7807484B2 (en) * 2008-10-15 2010-10-05 Visera Technologies Company Limited Light-emitting diode device and method for fabricating the same
TWI462350B (zh) * 2008-12-24 2014-11-21 Ind Tech Res Inst 多晶發光二極體
US20100176507A1 (en) * 2009-01-14 2010-07-15 Hymite A/S Semiconductor-based submount with electrically conductive feed-throughs
JP5406540B2 (ja) * 2009-01-23 2014-02-05 株式会社小糸製作所 光源モジュール、車輌用灯具及び光源モジュールの製造方法
US7883910B2 (en) * 2009-02-03 2011-02-08 Industrial Technology Research Institute Light emitting diode structure, LED packaging structure using the same and method of forming the same
US8729591B2 (en) * 2009-02-13 2014-05-20 Tsmc Solid State Lighting Ltd. Opto-electronic device package with a semiconductor-based sub-mount having SMD metal contacts
US20120009700A1 (en) * 2009-04-17 2012-01-12 Harvatek Corporation Method of manufacturing a led chip package structure
US8679865B2 (en) * 2009-08-28 2014-03-25 Samsung Electronics Co., Ltd. Resin application apparatus, optical property correction apparatus and method, and method for manufacturing LED package
DE102009039982A1 (de) 2009-09-03 2011-03-10 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements
WO2011040703A2 (ko) * 2009-09-30 2011-04-07 주식회사 세미콘라이트 반도체 발광소자
US8598612B2 (en) 2010-03-30 2013-12-03 Micron Technology, Inc. Light emitting diode thermally enhanced cavity package and method of manufacture
US8698166B2 (en) 2010-07-16 2014-04-15 Industrial Technology Research Institute Light emitting chip package module and light emitting chip package structure and manufacturing method thereof
US9178107B2 (en) 2010-08-03 2015-11-03 Industrial Technology Research Institute Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same
WO2012016377A1 (en) 2010-08-03 2012-02-09 Industrial Technology Research Institute Light emitting diode chip, light emitting diode package structure, and method for forming the same
TWI433357B (zh) * 2010-08-26 2014-04-01 Huga Optotech Inc 高亮度發光二極體結構
TWI462340B (zh) 2010-09-08 2014-11-21 Epistar Corp 一種發光結構及其製造方法
CN102694081B (zh) * 2011-03-21 2014-11-05 展晶科技(深圳)有限公司 发光二极管制造方法
KR20130007127A (ko) * 2011-06-29 2013-01-18 삼성전자주식회사 반도체 발광 소자 패키지
US8878221B2 (en) 2011-08-19 2014-11-04 Lg Innotex Co., Ltd. Light emitting module
US20150001570A1 (en) * 2011-09-02 2015-01-01 King Dragon International Inc. LED Package and Method of the Same
US9117941B2 (en) * 2011-09-02 2015-08-25 King Dragon International Inc. LED package and method of the same
US20130256704A1 (en) * 2012-03-29 2013-10-03 Yuchun Hsiao LED, Backlight Module, and LCD Device
CN102721721B (zh) * 2012-06-18 2014-07-02 西安交通大学 一种硅杯结构的热扩散率传感器芯片及其制备方法
JP6209874B2 (ja) 2012-08-31 2017-10-11 日亜化学工業株式会社 発光装置及びその製造方法
US9299687B2 (en) * 2012-10-05 2016-03-29 Bridgelux, Inc. Light-emitting assemblies comprising an array of light-emitting diodes having an optimized lens configuration
JP6064584B2 (ja) * 2012-12-22 2017-01-25 日亜化学工業株式会社 発光装置及びその製造方法
JP6094804B2 (ja) * 2013-04-02 2017-03-15 東芝ライテック株式会社 照明装置、および車両用灯具
TWI509842B (zh) 2013-09-02 2015-11-21 Lextar Electronics Corp 發光二極體的封裝結構及其製造方法
DE102014101155A1 (de) * 2014-01-30 2015-07-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102016112587A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102016113514A1 (de) * 2016-07-21 2018-01-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
CN107768500A (zh) * 2017-09-27 2018-03-06 广东晶科电子股份有限公司 一种led支架及其发光器件
DE102018111324A1 (de) * 2018-05-11 2019-11-14 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP7210191B2 (ja) * 2018-08-30 2023-01-23 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール
DE102020134702A1 (de) * 2020-12-22 2022-06-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauteil und verfahren zu dessen herstellung
NL2032294B1 (en) * 2022-06-27 2024-01-12 Schreder Sa Light assembly comprising a side emitting light element

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0525484U (ja) * 1991-09-09 1993-04-02 佳都子 中島 発光素子ドツトマトリツクス用基板
JPH07202350A (ja) * 1993-12-22 1995-08-04 Siemens Ag オプトエレクトロニクスデバイス及びその製造方法
JP2001308443A (ja) * 2000-04-26 2001-11-02 Hitachi Ltd サブマウント
JP2001345508A (ja) * 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd 半導体発光装置および半導体基板
WO2004084319A1 (ja) * 2003-03-18 2004-09-30 Sumitomo Electric Industries Ltd. 発光素子搭載用部材およびそれを用いた半導体装置
WO2004088760A2 (en) * 2003-03-28 2004-10-14 Gelcore Llc Led power package
JP2006086176A (ja) * 2004-09-14 2006-03-30 Hitachi Kyowa Engineering Co Ltd Ｌｅｄ用サブマウント及びその製造方法
JP2006135276A (ja) * 2004-10-04 2006-05-25 Hitachi Ltd 半導体発光素子搭載用パッケージ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
NL9300554A (nl) * 1993-03-29 1994-10-17 Doctro A V V Samenstel van filterinrichting en een vervangbaar filter; alsmede filterinrichting en filter voor toepassing daarin.
JP3091903B2 (ja) * 1994-08-17 2000-09-25 セイコーインスツルメンツ株式会社 アバランシェ・フォト・ダイオード及びその製造方法
US6583444B2 (en) * 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
USRE38437E1 (en) * 1998-12-01 2004-02-24 Xerox Corporation Method and apparatus for an integrated laser beam scanner using a carrier substrate
US6852968B1 (en) * 1999-03-08 2005-02-08 Canon Kabushiki Kaisha Surface-type optical apparatus
MY145695A (en) * 2001-01-24 2012-03-30 Nichia Corp Light emitting diode, optical semiconductor device, epoxy resin composition suited for optical semiconductor device, and method for manufacturing the same
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
JP5105695B2 (ja) * 2001-11-05 2012-12-26 カミヤチョウ アイピー ホールディングス 固体イメージセンサおよびその製造方法
US6599768B1 (en) * 2002-08-20 2003-07-29 United Epitaxy Co., Ltd. Surface mounting method for high power light emitting diode
EP1676160A4 (en) * 2003-10-15 2008-04-09 Xloom Photonics Ltd ELECTRO-OPTICAL CIRCUITRY HAVING AN INTEGRATED CONNECTOR AND METHODS OF PRODUCING THE SAME
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
KR100593935B1 (ko) * 2005-03-24 2006-06-30 삼성전기주식회사 발광 다이오드 패키지 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0525484U (ja) * 1991-09-09 1993-04-02 佳都子 中島 発光素子ドツトマトリツクス用基板
JPH07202350A (ja) * 1993-12-22 1995-08-04 Siemens Ag オプトエレクトロニクスデバイス及びその製造方法
JP2001308443A (ja) * 2000-04-26 2001-11-02 Hitachi Ltd サブマウント
JP2001345508A (ja) * 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd 半導体発光装置および半導体基板
WO2004084319A1 (ja) * 2003-03-18 2004-09-30 Sumitomo Electric Industries Ltd. 発光素子搭載用部材およびそれを用いた半導体装置
WO2004088760A2 (en) * 2003-03-28 2004-10-14 Gelcore Llc Led power package
JP2006086176A (ja) * 2004-09-14 2006-03-30 Hitachi Kyowa Engineering Co Ltd Ｌｅｄ用サブマウント及びその製造方法
JP2006135276A (ja) * 2004-10-04 2006-05-25 Hitachi Ltd 半導体発光素子搭載用パッケージ及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278666A (ja) * 2005-03-29 2006-10-12 Lg Electronics Inc 光源装置及びその製造方法
JP4547290B2 (ja) * 2005-03-29 2010-09-22 エルジー エレクトロニクス インコーポレイティド 光源装置の製造方法
JP2009004612A (ja) * 2007-06-22 2009-01-08 Nippon Seiki Co Ltd プリント配線板
TWI385824B (zh) * 2008-04-25 2013-02-11 Advanced Optoelectronic Tech 光源裝置
KR101045708B1 (ko) * 2009-03-13 2011-06-30 안복만 발광소자 패키지 제조방법 및 그에 따른 발광소자 패키지
JP2010278315A (ja) * 2009-05-29 2010-12-09 Panasonic Electric Works Co Ltd 発光装置
WO2012128270A1 (ja) * 2011-03-24 2012-09-27 株式会社村田製作所 発光素子用台座基板およびｌｅｄデバイス
JP5590220B2 (ja) * 2011-03-24 2014-09-17 株式会社村田製作所 発光素子用台座基板およびｌｅｄデバイス
US9240535B2 (en) 2011-03-24 2016-01-19 Murata Manufacturing Co., Ltd. Light-emitting-element mount substrate and LED device
KR101917875B1 (ko) * 2014-02-04 2018-11-13 호야 칸데오 옵트로닉스 가부시키가이샤 발광 장치 및 그 제조 방법
WO2021039825A1 (ja) * 2019-08-28 2021-03-04 京セラ株式会社 発光素子搭載用パッケージおよび発光装置
WO2022124204A1 (ja) * 2020-12-10 2022-06-16 スタンレー電気株式会社 半導体発光装置及び半導体発光素子の支持基板

Also Published As

Publication number Publication date
KR20060076159A (ko) 2006-07-04
JP4947929B2 (ja) 2012-06-06
US20060138436A1 (en) 2006-06-29
US7521724B2 (en) 2009-04-21
TWI239670B (en) 2005-09-11
KR100766028B1 (ko) 2007-10-11
TW200623450A (en) 2006-07-01

Similar Documents

Publication Publication Date Title
JP4947929B2 (ja) 発光ダイオードパッケージ及びその製造プロセス
CN102160197B (zh) 光电元件封装基座
US7405467B2 (en) Power module package structure
KR101181112B1 (ko) 발광 다이오드, 발광 다이오드 제조 방법 및 발광 다이오드 모듈
JP2008311599A (ja) モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法
JP4910220B1 (ja) Ｌｅｄモジュール装置及びその製造方法
JPH07169796A (ja) 半導体装置とその製造方法
CN101626056A (zh) 半导体元件及其制造方法
CN102142509B (zh) 发光二极管封装体及其形成方法
JP4411695B2 (ja) 窒化物半導体発光素子
TW200807741A (en) SI-substrate and structure of OPTO-electronic package having the same
EP2124265A2 (en) Light-emitting diode chip package body and method for manufacturing the same
US20090197364A1 (en) Method of fabricating substrate
CN104037305B (zh) 一种低热阻的晶圆级led封装方法及其封装结构
CN100382344C (zh) 发光二极管封装结构及其制作方法
CN103633038A (zh) 封装结构及其形成方法
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
TW201104934A (en) Semiconductor chip package structure for achieving electrical connection without using wire-bonding process and manufacturing method thereof
CN101419957A (zh) 半导体器件及其制造方法
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
KR20180075856A (ko) 마이크로 엘이디 모듈 및 그 제조방법
CN203503689U (zh) 覆晶式led芯片
CN108963054B (zh) 覆晶式发光二极管及其制造方法
CN106299077A (zh) Led封装结构及其制作方法
KR101815963B1 (ko) 칩 패키지 및 칩 패키지 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090427

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090501

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090629

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100407

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100520

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100917

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110805

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4947929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees