JP5590220B2 - 発光素子用台座基板およびｌｅｄデバイス - Google Patents

発光素子用台座基板およびｌｅｄデバイス Download PDF

Info

Publication number
JP5590220B2
JP5590220B2 JP2013505977A JP2013505977A JP5590220B2 JP 5590220 B2 JP5590220 B2 JP 5590220B2 JP 2013505977 A JP2013505977 A JP 2013505977A JP 2013505977 A JP2013505977 A JP 2013505977A JP 5590220 B2 JP5590220 B2 JP 5590220B2
Authority
JP
Japan
Prior art keywords
substrate
light emitting
base
emitting element
mounting electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013505977A
Other languages
English (en)
Other versions
JPWO2012128270A1 (ja
Inventor
和広 吉田
悌二 山本
明 久万田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013505977A priority Critical patent/JP5590220B2/ja
Publication of JPWO2012128270A1 publication Critical patent/JPWO2012128270A1/ja
Application granted granted Critical
Publication of JP5590220B2 publication Critical patent/JP5590220B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Description

本発明は、発光素子を表面に実装して搭載するための発光素子用台座基板、および当該発光素子用台座基板を備えたＬＥＤデバイスに関する。
現在、発光ダイオード（以下、ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ））を用いた照明装置が各種実用化されている。特に、現在多く実用化されているＬＥＤデバイスは、一般に次に示す構造のものがある。まず、一つの構成としては、光の三原色に近い発色を有する三色の発光素子を単一の発光素子用台座基板に搭載し、保護用の透光性封止樹脂で表面を覆う構造である。また、別の構成としては、青色もしくは近紫外の発光素子を発光素子用台座基板に搭載し、蛍光もしくは燐光物質を含む封止樹脂で発光素子を覆う構造である。
これらは、ともに発光素子用台座基板上にＬＥＤ素子である発光素子を実装し、樹脂で覆う構造であり、概略的には、図１に示すような各構造からなる。図１（Ａ），（Ｂ），（Ｃ）は、従来のＬＥＤデバイスの代表的な構造例を示す側面断面図である。
図１（Ａ）のＬＥＤデバイス１０ＰＡは、発光素子９００と、発光素子用台座基板１００ＰＡとを有する。発光素子用台座基板１００ＰＡは、底板と該底板の外周に沿って形成された側壁とからなる凹部を有する箱状の基体１０１ＰＡを備える。基体１０１ＰＡは、絶縁性セラミックスからなる。当該基体１０１ＰＡの底板の凹部側の表面には、発光素子９００を実装するための実装用電極１０２Ｐが形成されている。基体１０１ＰＡの底板における凹部側とは反対側の表面には、外部接続用電極１０３Ｐが形成されている。基体１０１ＰＡの底板には、実装用電極１０２Ｐと外部接続用電極１０３Ｐとを電気的に接続するビア電極１０４Ｐが形成されている。これら基体１０１ＰＡ、実装用電極１０２Ｐ、外部接続用電極１０３Ｐ、ビア電極１０４Ｐにより発光素子用台座基板１００ＰＡが構成される。発光素子９００は、基体１０１ＰＡの凹部内に配置され、実装用電極１０２Ｐに実装されている。この凹部には、封止樹脂９０１が充填されている。このため、発光素子９００が封止樹脂９０１により覆われている。
図１（Ｂ）のＬＥＤデバイス１０ＰＢは、発光素子９００と、発光素子用台座基板１００ＰＢとを有する。発光素子用台座基板１００ＰＢは、平板状の基体１０１ＰＢを備える。基体１０１ＰＢの表面には、発光素子９００を実装するための実装用電極１０２Ｐが形成されている。基体１０１ＰＢの裏面には、外部接続用電極１０３Ｐが形成されている。基体１０１ＰＢには、実装用電極１０２Ｐと外部接続用電極１０３Ｐとを電気的に接続するビア電極１０４Ｐが形成されている。これら基体１０１ＰＢ、実装用電極１０２Ｐ、外部接続用電極１０３Ｐ、ビア電極１０４Ｐにより発光素子用台座基板１００ＰＢが構成される。発光素子９００は、基体１０１ＰＢの表面に配置され、実装用電極１０２Ｐに実装されている。発光素子用台座基板１００ＰＢの表面には、発光素子９００を覆うように、封止樹脂９０１が設けられている。
図１（Ｃ）のＬＥＤデバイス１０ＰＣは、発光素子９００と、発光素子用台座基板１００ＰＣとを有する。発光素子用台座基板１００ＰＣは、底板と該底板の外周に沿って形成された側壁とからなる凹部を有する箱状の基体１０１ＰＣを備える。基体１０１ＰＣは、耐熱性樹脂からなる。基体１０１ＰＣの底板には、凹部側の表面と凹部側とは反対側の表面とに露出する、発光素子９００を実装するための実装用電極１０２ＰＣが配設されている。これら基体１０１ＰＣ、実装用電極１０２ＰＣにより発光素子用台座基板１００ＰＣが構成される。発光素子９００は、基体１０１ＰＣの凹部内に配置され、実装用電極１０２ＰＣに実装されている。この凹部には、封止樹脂９０１が充填されている。このため、発光素子９００が封止樹脂９０１により覆われている。
これらのＬＥＤデバイスでは、発光素子が発する熱を効果的に外部の回路基板に放熱することが必要であり、これを実現する方法として、特許文献１には、放熱特性の良好なシリコン半導体基板や金属基板を、発光素子用台座基板の基体に用いている。
また、発光素子の静電破壊を防止するために、ＥＳＤ保護素子を備えるＬＥＤデバイスもある。例えば、特許文献２では、発光素子用台座基板の基体を半導体基板で形成し、当該半導体基板内にＥＳＤ保護素子を形成している。
特開２００３−１９７９７２号公報 特開２００１−１５８１５号公報
特許文献１に示すＬＥＤデバイスにおいて、発光素子用台座基板の基体に低抵抗シリコン基板を用いる場合には、発光素子の二端子が接続される実装用電極が絶縁されていなければならないため、低抵抗シリコン基板を二つの領域に電気的に分離しなければならない。このため、特許文献１では、低抵抗シリコン基板の中央部付近に絶縁分離用の絶縁層を直線状に形成している。具体的には、例えば低抵抗シリコン基板にシリコン酸化物層からなる絶縁層を形成する。
しかしながら、シリコンと比較してシリコン酸化物層は機械的強度が弱く、シリコンとシリコン酸化物層との界面での剥離等が生じやすく、信頼性に劣るものとなる。また、発光素子用台座基板の基体に高抵抗シリコン基板を用いる場合、発光素子を実装する実装用電極とＬＥＤデバイスを外部回路基板へ実装する外部接続用電極とを接続するビア電極を設けなければならず、製造プロセスが増加するとともに、製造コストが高くなる可能性もある。
また、特許文献２に記載のように発光素子用台座基板の基体である半導体基板内にＥＳＤ保護素子を形成する場合、半導体基板内にｐｎ接合を形成する必要が生じ、基体の形成プロセスが増加するとともに、製造コストが高くなる可能性もある。
本発明の目的は、比較的簡素な製造工程で、放熱性に優れ、高い機械的強度を有する発光素子用台座基板、および当該発光素子用台座基板を備えたＬＥＤデバイスを実現することにある。
この発明は、発光素子を外部回路基板へ接続するために利用する発光素子用台座基板に関する。本発明に係る発光素子用台座基板は、低抵抗の半導体基板からなる基体と、該基体をそれぞれが互いに絶縁された第１個別基体および第２個別基体に分割する絶縁層と、第１個別基体の表面に設けられた第１表面側実装用電極と、第１個別基体の裏面に設けられた第１外部接続用電極と、第２個別基体の表面に設けられた第２表面側実装用電極と、第２個別基体の裏面に設けられた第２外部接続用電極とを備える。絶縁層は、平面視して、一直線状とは異なる形状である。
この構成では、第１表面側実装用電極に発光素子の１つの端子が接続され、第２表面側実装用電極に発光素子の他の端子が接続される態様で使用される。基体が低抵抗の半導体基板からなるので、第１個別基体に形成された第１表面側実装用電極と第１外部接続用電極とが電気的に接続され、第２個別基体に形成された第２表面側実装用電極と第２外部接続用電極とが電気的に接続される。ここで、第１個別基体と第２個別基体とが絶縁層によって絶縁されているので、第１表面側実装用電極と第２表面側実装用電極とは電気的に接続されない。これにより、第１外部接続用電極、第１個別基体、第１表面側実装用電極、発光素子、第２表面側実装用電極、第２個別基体、および第２外部接続用電極の経路で電気信号が低損失で伝送される。さらに、基体に半導体基板を用いることで放熱性が高い。また、さらに、絶縁層が一直線状でなく、例えば図２に示すように、それぞれ平行でない複数の方向への延びる個別部分が連続的に接続される形状であるので、発光素子用台座基板に引っ張りや曲げの応力が加わっても、絶縁層に係る応力は、圧縮応力となる。したがって、絶縁層や絶縁層と第１個別基体および第２個別基体との界面での破断破壊の発生を防止することができる。
また、この発明の発光素子用台座基板では、第１個別基体の表面に設けられている静電破壊防止層を備えることが好ましい。
この構成では、静電破壊防止層が設けられているため、発光素子用台座基板はＥＳＤ保護機能を有する。さらに、この構成では、第１個別基体の表面に静電破壊防止層が設けられているため、従来のように基体内に静電破壊防止層を形成するよりも容易な製造プロセスで製造が可能になる。
また、この発明の発光素子用台座基板では、第２表面側実装用電極は第１個別基体の表面に至るように設けられており、静電破壊防止層は、平面視して、第２表面側実装用電極に対して全体が重なり合うように、第２表面側実装用電極と第１個別基体の表面との間に設けられていることが好ましい。
この構成では、静電破壊防止層を外部環境から保護することができる。これにより、外部環境（継続的な光の照射等）による静電破壊防止層のＥＳＤ特性劣化を防止することができる。
また、この発明の発光素子用台座基板では、静電破壊防止層は、基体と逆極性の多数キャリアを有する半導体層であることが好ましい。
この構成では、静電破壊防止層の一例を示しており、例えば半導体基板として、ｎ型のシリコン基板を用いた場合に、静電破壊防止層としてｐ型のシリコン層を形成する。これにより、静電破壊防止層と半導体基板との界面でｐｎ接合が実現され、ＥＳＤ保護素子として機能する。
また、この発明の発光素子用台座基板では、静電破壊防止層は、バリスタ層であることが好ましい。
この構成では、静電破壊防止層の一例を示しており、所定電圧以下では高抵抗で、所定電圧を超えると低抵抗になるバリスタ特性を有する金属酸化膜もしくは正特性サーミスタ素子などでバリスタ層を構成することができる。この構成であっても、ＥＳＤ保護素子を実現できる。
また、この発明の発光素子用台座基板では、静電破壊防止層は、基体と同極性で基体よりも低濃度キャリアからなる低濃度半導体層であることが好ましい。
この構成では、静電破壊防止層の一例を示しており、ｎ型のシリコン基板を用いた場合に、静電破壊防止層としてキャリア濃度の低いｎ型のシリコン層である低濃度半導体層を形成する。これにより、静電破壊防止層と基体とでショットキーバリアダイオードが実現され、ＥＳＤ保護素子として機能する。
また、この発明の発光素子用台座基板では、基体の外側面に設けられている側面絶縁層を備えることが好ましい。
この構成では、側面絶縁層を備えることで、結露等により基体の側面を介して第１個別基体と第２個別基体とが短絡することを防止できる。
また、この発明の発光素子用台座基板では、第１表面側実装用電極および第２表面側実装用電極と基体との間には、第１表面側実装用電極および第２表面側実装用電極を形成する金属の拡散を防止するバリア層を備えることが好ましい。
この構成では、第１表面側実装用電極および前記第２表面側実装用電極を形成する金属が基体内に熱拡散することを防止でき、発光素子を発光させて使用し続けた場合の経年劣化を防止できる。
また、この発明の発光素子用台座基板では、基体の表面には、第１表面側実装用電極および第２表面側実装用電極の少なくとも一部が非形成領域となる表面側絶縁層が設けられていることが好ましい。
この構成では、基体の表面における発光素子を電気的に接続する部分を除いて、絶縁層が形成されるので、結露等の外的要因や、発光素子を半導体基板へ実装する際の接合部材（ハンダ等の蝋材）による第１個別基体と第２個別基体との短絡を防止できる。
また、この発明の発光素子用台座基板では、基体の裏面には、第１外部接続用電極および第２外部接続用電極の少なくとも一部が非形成領域となる裏面側絶縁層が設けられていることが好ましい。
この構成では、基体の裏面における外部回路基板へ接続する部分を除いて、絶縁層が形成されるので、結露等の外的要因や、当該発光素子用台座基板を外部回路基板へ実装する際の接合部材（ハンダ等の蝋材）による第１個別基体と第２個別基体との短絡を防止できる。
また、この発明では、上述の発光素子用台座基板と、第１表面側実装用電極と第２表面側実装用電極とにアノード電極とカソード電極がそれぞれ接続された発光素子と、を備えるＬＥＤデバイスを実現する。
この構成では、上述の構成からなる発光素子用台座基板を用いることで、製造プロセスが容易で且つ特性や信頼性に優れるＬＥＤデバイスを実現できる。
また、この発明は、複数の発光素子を外部回路基板へ接続するために利用する発光素子用台座基板に関する。この発光素子用台座基板は、低抵抗の半導体基板からなる基体と、該基体を、それぞれが互いに絶縁された少なくとも第１個別基体、第２個別基体、第３個別基体に分割する絶縁層と、を備える。発光素子用台座基板は、第１個別基体の表面に設けられた第１表面側実装用電極と、第１個別基体の裏面に設けられた第１外部接続用電極と、第２個別基体の表面に設けられた第２表面側実装用電極と、第２個別基体の裏面に設けられた第２外部接続用電極と、第３個別基体の表面に設けられた共通表面側実装用電極と、第３個別基体の裏面に設けられた共通外部接続用電極と、を備える。そして、この発明の発光素子用台座基板では、絶縁層における前記個別基体の間に位置する部分は、平面視して、一直線状とは異なる形状である。
この構成では、上述の単一の発光素子を外部回路基板へ接続する発光素子用台座基板の構成を、複数の発光素子を外部回路基板へ接続する発光素子用台座基板に適用したものである。このように、複数の発光素子を実装する発光素子用台座基板であっても、上述の単一の発光素子を実装する発光素子用台座基板と同様に、絶縁層や絶縁層と各個別基体との界面での破断破壊の発生を防止することができる。
また、この発明の発光素子用台座基板では、第１個別基体の表面に、共通表面側実装用電極に接続されている第１静電破壊防止層を備え、第２個別基体の表面に、共通表面側実装用電極に接続されている第２静電破壊防止層を備えることが好ましい。
この構成では、上述の単一の発光素子を実装する発光素子用台座基板と同様に、実装される各発光素子の静電破壊を防止できる。
また、この発明の発光素子用台座基板では、基体の外側面に設けられている側面絶縁層を備えることが好ましい。
この構成では、上述の単一の発光素子を実装する発光素子用台座基板と同様に、結露等により基体の側面を介して各個別基体間が短絡することを防止できる。
また、この発明では、上述の発光素子用台座基板と、第１の端子が共通表面側実装用電極に接続され、第２の端子が共通表面側実装用電極以外の各表面側実装用電極に接続されている、複数の発光素子と、を備えることで、ＬＥＤデバイスを実現する。
この構成では、上述の構成からなる発光素子用台座基板を用いることで、製造プロセスが容易で且つ特性や信頼性に優れる、複数の発光素子を備えるＬＥＤデバイスを実現できる。この際、共通の個別基体および表面側実装用電極を用いることで、ＬＥＤデバイスを小型化できる。
この発明によれば、比較的簡素な製造工程で、放熱性に優れ、高い機械的強度を有する発光素子用台座基板を実現できる。そして、当該発光素子用台座基板を用いることで、信頼性に優れるＬＥＤデバイスを実現できる。
従来のＬＥＤデバイスの代表的な構造例を示す側面断面図である。 本発明の第１の実施形態に係るＬＥＤデバイス１０の天面の平面図、底面の平面図、Ａ−Ａ断面図、Ｂ−Ｂ断面図である。 本発明の第１の実施形態に係るＬＥＤデバイス１０の発光素子用台座基板１００の製造プロセスを説明するための上述のＡ−Ａ断面の側面断面図である（前半）。 本発明の第１の実施形態に係るＬＥＤデバイス１０の発光素子用台座基板１００の製造プロセスを説明するための上述のＡ−Ａ断面の側面断面図である（後半）。 本発明の第２の実施形態に係るＬＥＤデバイスの発光素子用台座基板１００’の製造プロセスを説明するための側面断面図である。 本発明の第１〜第３の変形例に係るＬＥＤデバイス１０Ａ〜１０Ｃの天面の平面図である。 本発明の第３の実施形態に係るＬＥＤデバイスであって、単一の発光素子用台座基板上に二個の発光素子を実装したＬＥＤデバイス１０Ｄ，１０Ｅの構成例を示す図である。 本発明の第３の実施形態に係るＬＥＤデバイスであって、単一の発光素子用台座基板上に三個の発光素子を実装したＬＥＤデバイス１０Ｆの構成例を示す図である。
本発明の第１の実施形態に係るＬＥＤデバイスおよび当該ＬＥＤデバイスに用いられる発光素子用台座基板について図を参照して説明する。
図２（Ａ）は、本発明の第１の実施形態に係るＬＥＤデバイス１０の天面の平面図であり、図２（Ｂ）は底面の平面図である。図２（Ｃ）は、図２（Ａ），（Ｂ）に示すＡ−Ａ断面図であり、図２（Ｄ）は、図２（Ａ），（Ｂ）に示すＢ−Ｂ断面図である。
ＬＥＤデバイス１０は、ＬＥＤ素子である発光素子９００と、発光素子用台座基板１００とを備える。発光素子９００は図示しないアノード端子とカソード端子とを備え、アノード端子とカソード端子は、当該発光素子９００の筐体の両端に対向して設けられている。
発光素子用台座基板１００は、低抵抗ｎ型シリコン基板からなる基体１０１を備える。基体１０１の抵抗率は、約０．００１Ω・ｃｍである。基体１０１は、絶縁層１０５によって分離された第１個別基体１１１と第２個別基体１１２とから構成される。
絶縁層１０５は、ＳｉＯ２を主成分とする絶縁性を有する層である。絶縁層１０５は、基体１０１の天面から底面まで連続する形状であり、対向する第１側面（図２（Ａ）の上側の側面）から第２側面（図２（Ａ）の下側の側面）まで連続する形状である。
絶縁層１０５は、平面視して、第１側面および第２側面の法線方向に延びる形状の部分と、当該法線方向に延びる形状の部分に対して平行ではなく、法線方向と所定角を成す方向に延びる形状の部分とが、交互に連続する形状からなる。これにより、絶縁層１０５は、平面視して、単純な一直線状（一次元的な形状）で設けられるのではなく、複数の屈曲部を有する形状（二次元的な複数方向に延びる形状）で設けられる。
このような形状とすることで、第１個別基体１１１および第２個別基体１１２は、互いに対向する側において、平面視して、凸部と凹部が繰り返される形状となる。そして、第１個別基体１１１の凸部が第２個別基体１１２の凹部に嵌り込み、第２個別基体１１２の凸部が第１個別基体１１１の凹部に嵌り込む形状となる。
なお、絶縁層１０５の幅（平面視した幅）は、発光素子９００に与える電流、電圧において第１個別基体１１１、第２個別基体１１２間でリークが生じないように適宜設定すればよい。
絶縁層１０５をこのような形状とすることで、発光素子用台座基板１００に曲げや引っ張り等の機械的応力が加わった場合に、絶縁層１０５に加わる応力が圧縮応力となる。したがって、絶縁層１０５自体の破壊や、絶縁層１０５と第１個別基体１１１との界面および絶縁層１０５と第２個別基体１１２との界面での破断破壊の発生を防止することができる。これにより、発光素子用台座基板１００の機械的強度を向上させることができる。
第１個別基体１１１の表面には、所定パターン（図２では平面視して長方形）からなる実装用電極１０２Ａが設けられている。この際、第１個別基体１１１と実装用電極１０２Ａとの間には、Ｔｉ等の熱拡散しにくい金属からなるバリア層１２０Ａが設けられている。
第１個別基体１１１の裏面には、実装用電極１０２Ａに対向して、所定パターン（図２では平面視して長方形）からなる第１外部接続用電極１０３Ａが設けられている。
このように、低抵抗ｎ型シリコン基板からなる第１個別基体１１１の表面と裏面に、それぞれ実装用電極１０２Ａと第１外部接続用電極１０３Ａを設けることで、基体内にビア電極等を設ける必要なく、これら電極間を電気的に接続することができる。
第２個別基体１１２の表面には、所定パターン（図２では平面視して長方形）からなる実装用電極１０２Ｂが設けられている。この際、第２個別基体１１２と実装用電極１０２Ｂとの間には、Ｔｉ等の熱拡散しにくい金属からなるバリア層１２０Ｂが設けられている。
第２個別基体１１２の裏面には、実装用電極１０２Ｂに対向して、所定パターン（図２では平面視して長方形）からなる第２外部接続用電極１０３Ｂが設けられている。
このように、低抵抗ｎ型シリコン基板からなる第２個別基体１１２の表面と裏面に、それぞれ実装用電極１０２Ｂと第２外部接続用電極１０３Ｂを設けることで、基体内にビア電極等を設ける必要なく、これら電極間を電気的に接続することができる。
第１個別基体１１１の表面には、ｐ型シリコン層１０６が設けられている。ｐ型シリコン層１０６は、基体１０１と逆極性の多数キャリアを有する半導体層である。このように、低抵抗ｎ型シリコン基板からなる第１個別基体１１１の表面にｐ型シリコン層１０６を配設することで、第１個別基体１１１とｐ型シリコン層１０６とでｐｎ接合を形成できる。このようにｐｎ接合が形成されることで、当該箇所はダイオードとして機能させることができる。したがって、後述するように、第２個別基体１１２側に設けられ、発光素子９００に電気的に接続されている配線電極パターンにｐ型シリコン層１０６を電気的に接続することで、ｐ型シリコン層１０６を発光素子９００に対する静電破壊防止層すなわちＥＳＤ保護層として利用することができる。
基体１０１の表面には、上述の実装用電極１０２Ａ，１０２Ｂ、ｐ型シリコン層１０６が設けられている領域を除く全面に表面側絶縁層である絶縁層１０７Ｔが設けられている。
基体１０１の裏面には、上述の第１，第２外部接続用電極１０３Ａ，１０３Ｂが設けられている領域を除く全面に裏面側絶縁層である絶縁層１０７Ｂが設けられている。このように、基体１０１の裏面に絶縁層１０７Ｂを設けることで、当該発光素子用台座基板１００を外部回路基板（図示せず）に実装する際に、第１個別基体１１１と第２個別基体１１２とが半田などにより短絡することを防止できる。これにより、信頼性に優れる発光素子用台座基板１００を実現できる。
基体１０１の上述の第１側面、第２側面には、側面絶縁層である絶縁層１０７Ｓが設けられている。これにより、結露等が生じて発光素子用台座基板１００の側面に付着しても、第１個別基体１１１と第２個別基体１１２とが短絡することを防止できる。この構成によっても、信頼性に優れる発光素子用台座基板１００を実現できる。なお、図２では、第１側面と第２側面の全面に絶縁層１０７Ｓが設けられているが、絶縁層１０５が露出する箇所を覆うように、所定範囲だけ絶縁層が設けられてもよい。ただし、第１側面と第２側面の全面に絶縁層１０７Ｓが設けられる方が、より信頼性の高い発光素子用台座基板１００を実現できる。
発光素子用台座基板１００の実装用電極１０２Ａ，１０２Ｂ、ｐ型シリコン層１０６、絶縁層１０７Ｔが設けられている部分の表面には、実装用電極１０２Ａに電気的に接続されている第１表面側実装用電極１０８Ａ、および実装用電極１０２Ｂに電気的に接続されている第２表面側実装用電極１０８Ｂが設けられている。
第１表面側実装用電極１０８Ａは、主として実装用電極１０２Ａ上に設けられており、平面視して第１個別基体１１１の領域内に設けられている。
第２表面側実装用電極１０８Ｂは、主として実装用電極１０２Ｂ上に設けられており、平面視して第２個別基体１１２の領域内に設けられている。ただし、第２表面側実装用電極１０８Ｂは、ＥＳＤ用接続電極１８０を備えており、当該ＥＳＤ用接続電極１８０は、ｐ型シリコン層１０６に電気的に接続されるように設けられている。
このような第１表面側実装用電極１０８Ａに発光素子９００の一方端子（例えばアノード端子）が接続され、第２表面側実装用電極１０８Ｂに発光素子９００の他方端子（例えばカソード端子）が接続される。これにより、外部回路基板から発光素子用台座基板１００に与えられた電流が発光素子９００に供給され、発光素子９００が点灯する。
以上のように本実施形態の構成を用いれば、発光素子用台座基板にビア電極を設けなくても、外部回路基板から発光素子へ電流の供給ができ、ＬＥＤデバイスの製造プロセスを簡略化することができる。さらに、発光素子用台座基板の基体に低抵抗ｎ型シリコン基板を用いていることで、熱伝導率を高くすることができる。例えば、シリコン半導体基板は、一般に熱伝導率が１４８Ｗ／ｍＫであり、従来の絶縁性セラミックス基板であるアルミナ基板は熱伝導率が３２Ｗ／ｍＫであるので、従来よりも高い熱伝導率を実現できる。これにより、発光素子（ＬＥＤ素子）の発光により生じる熱を、効果的に外部回路基板へ放熱することができる。これにより、発光素子が高出力型であっても、発光素子の熱による劣化の発生を防止することができ、発光素子の長寿命化が可能になる。
また、本実施形態に示す絶縁層の構造を用いることで、上述のように、機械的強度の高い発光素子用台座基板を実現できる。これにより、発光素子（ＬＥＤ素子）への通電、非通電を繰り返すことによる発光素子と発光素子用台座基板の加熱冷却が生じても、これらの膨張係数の差により発光素子に印加される応力を緩和することができる。これにより、ＬＥＤデバイスとしての信頼性も向上することができる。
さらに、本実施形態の構成を用いれば、ＥＳＤ保護機能を有するので、発光素子を静電気から保護することができる。さらに、ＥＳＤ保護機能を有する層が、半導体基板（基体）内に設けられず、表面に設けられることで、製造プロセスが容易になる。
さらに、本実施形態の構成を用いれば、低抵抗ｎ型シリコン基板からなる基体の外面に絶縁層が設けられることで、基体を構成する第１個別基体と第２個別基体間の外部要因による短絡（例えば実装時のハンダや結露による短絡）を防止できる。これによっても、信頼性の高いＬＥＤデバイスを実現することができる。
また、本実施形態の構成を用いれば、バリア層が設けられていることで、発光素子の発光による熱で、実装用電極を形成する金属が、第１個別基体、第２個別基体に拡散することを防止できる。これによっても、信頼性の高いＬＥＤデバイスを実現することができる。
なお、上述の説明で具体的な構成は示していないが、第２表面側実装用電極１０８Ｂは、平面視してｐ型シリコン層１０６の全面に重なる形状、すなわちｐ型シリコン層１０６を覆う形状で設けられている。このような形状とすることで、ｐ型シリコン層１０６に発光素子９００から発した光や外部環境の光が照射されることを防止でき、光による特性劣化を防止できる。また、発光素子９００を実装するためのハンダがｐ型シリコン層１０６に付着することを防止できる。これによっても、信頼性の高いＬＥＤデバイスを実現することができる。
このような構成からなる発光素子用台座基板１００は、次に示す製造プロセスで製造される。図３、図４は、本実施形態に係るＬＥＤデバイス１０の発光素子用台座基板１００の製造プロセスを説明するための上述のＡ−Ａ断面の側面断面図である。
まず、図３（Ａ）に示すように、絶縁層１０５の高さよりも厚い低抵抗ｎ型シリコン基板のベース基体１１０を用意し、形成すべき絶縁層１０５よりも深い溝１５０を、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などにより形成する。この際、ベース基体１１０は、形成すべき絶縁層１０５の厚さ（高さ）の２倍よりも厚いことが好ましい。このような態様にすることで、溝１５０を形成する際のベース基体１１０の強度を確保することができる。なお、この際、側面の絶縁層１０７Ｓを形成するための溝（図示せず）も形成しておく。
次に、図３（Ｂ）に示すように、絶縁層１０５を形成するために、熱酸化やプラズマＣＶＤ等の工法を用いて絶縁材料を溝１５０に埋め込む。具体的には、絶縁材料としては、ＳｉＯ２、ＳｉＮｘ、ポリシリコンを主原料として用いる。なお、絶縁層１０５の幅が広い場合には、溶融ガラスを溝１５０内に流し込む方法を用いてもよい。また、この際、側面の絶縁層１０７Ｓを形成するための溝にも絶縁材料を埋め込む。
次に、図３（Ｃ）に示すように、ベース基体１１０の表面および裏面を研磨し、表面および裏面の双方で絶縁層１０５を露出させる。また、側面に絶縁層１０７Ｓが露出するように、ベース基体１１０を研磨する。これにより、基体１０１が形成される。
次に、図４（Ａ）に示すように、基体１０１の表面に、ＣＶＤ等を用いて、ｐ型シリコン層（エピタキシャル層）１０６を形成する。なお、ｐ型のポリシリコンを成長させることで、ｐ型シリコン層１０６を形成することもできる。なお、ｐ型シリコン層１０６の厚さおよび幅は、発光素子９００に対するＥＳＤ保護機能を充足できる寸法に設定されている。
次に、図４（Ｂ）に示すように、基体１０１の表面に、スパッタリング法や蒸着法により、バリア層１２０Ａ，１２０Ｂを形成する。バリア層１２０Ａ，１２０Ｂは、上述のように熱拡散し難く、低抵抗ｎ型シリコン基板に対して良好なオーミック接合を形成しやすい材料、例えばＴｉ（チタン）等を用いる。
このように形成されたバリア層１２０Ａ，１２０Ｂの表面に、ＰＶＤやメッキ法を用いて、実装用電極１０２Ａ，１０２Ｂを形成する。実装用電極１０２Ａ，１０２Ｂには、所定厚みのＣｕ（銅）層を用いるとよい。これにより、発光素子９００の実装時のハンダ食われ等を防止し、酸化等の外的影響を受けにくく、比較的安価な材料で実装用電極１０２Ａ，１０２Ｂを形成することができる。
次に、図４（Ｃ）に示すように、基体１０１の裏面に、Ｃｕ等の金属材料からなる第１，第２外部接続用電極１０３Ａ，１０３Ｂを形成する。当該第１，第２外部接続用電極１０３Ａ，１０３Ｂの形成方法は、例えば、上述の実装用電極１０２Ａ，１０２Ｂと同様の方法を用いればよい。
次に、図４（Ｄ）に示すように、基体１０１の表面における実装用電極１０２Ａ，１０２Ｂ、ｐ型シリコン層１０６の形成領域を除く全面に絶縁層１０７Ｔを形成する。同様に、基体１０１の裏面における第１，第２外部接続用電極１０３Ａ，１０３Ｂの形成領域を除く全面に絶縁層１０７Ｂを形成する。なお、これらの絶縁層１０７Ｔ，１０７Ｂにはポリイミドを用いればよい。
次に、実装用電極１０２Ａ，１０２Ｂ、ｐ型シリコン層１０６および絶縁層１０７Ｔが形成された面の表面に、第１表面側実装用電極１０８Ａおよび第２表面側実装用電極１０８Ｂを所定パターンで形成する。第１表面側実装用電極１０８Ａおよび第２表面側実装用電極１０８Ｂは、１０μｍ程度の厚みのＣｕ（銅）層、その上層のＮｉ（ニッケル）メッキ層、さらにその表面のＡｕ（金）メッキ層で実現するとよい。これにより、発光素子９００の実装時のハンダ食われ等を防止し、酸化等の外的影響を受けにくく、比較的安価な材料で第１表面側実装用電極１０８Ａおよび第２表面側実装用電極１０８Ｂを形成することができる。
以上のような製造プロセスで発光素子用台座基板１００を形成し、第１表面側実装用電極１０８Ａおよび第２表面側実装用電極１０８Ｂに発光素子９００を実装することで、ＬＥＤデバイス１０を製造することができる。なお、上述の製造プロセスは一例であり、プロセス順序を適宜入れ替えることでも同様に、ＬＥＤデバイス１０を製造することができる。
次に、本発明の第２の実施形態に係るＬＥＤデバイスについて、図を参照して説明する。なお、本実施形態のＬＥＤデバイスの発光素子用台座基板１００’は、第１の実施形態に示したＬＥＤデバイス１０の発光素子用台座基板１００におけるｐ型シリコン層１０６に代えて、バリスタ層１０６Ａを用いたものである。バリスタ層１０６Ａは、バリスタ特性を有する金属酸化膜もしくは正特性サーミスタ素子により構成されている。
バリスタ層１０６Ａを用いる場合、当該バリスタ層１０６Ａは、第１個別基体１１１の表面に設けられた絶縁層１０７Ｔ上に設けられる。このようなバリスタ層１０６Ａを用いれば、所定電圧までは高抵抗であり、所定電圧以上で低抵抗になるので、ＥＳＤ保護素子として機能させることができる。これにより、上述の実施形態と同様に、基体内にＥＳＤ保護機能が設けられることなく、発光素子に対するＥＳＤ保護機能を実現することができる。
また、本実施形形態では、第１表面側実装用電極１０８Ａおよび第２表面側実装用電極１０８Ｂを除く、全面にさらに表面側絶縁層である絶縁層１７１Ｔが設けられている。このような発光素子用台座基板１０１’の表面に絶縁層１７１Ｔが設けられることで、発光素子９００を第１表面側実装用電極１０８Ａおよび第２表面側実装用電極１０８Ｂに実装する際の半田などによる短絡を防止できる。これにより、より信頼性の高いＬＥＤデバイスを実現することができる。
図５は、本実施形態に係るＬＥＤデバイスの台座基板１００’の製造プロセスを説明するための側面断面図である。なお、絶縁層１０５の形成工程すなわち基体１０１の完成までは同じであるので、図示および説明は省略する。
絶縁層１０５により第１個別基体１１１と第２個別基体１１２とが分離された基体１０１が完成すると、図５（Ａ）に示すように、基体１０１の表裏面に、上述の実施形態と同様の方法により、絶縁層１０７Ｔ，１０７Ｂを形成する。
次に、図５（Ｂ）に示すように、印刷法等を用いて、絶縁層１０７Ｔの表面にバリスタ層１０６Ａを形成する。具体的は、ＺｎＯ等のペーストを所定パターンで印刷し、１１００°程度で焼成することで、バリスタ層１０６Ａを形成する。
次に、図５（Ｃ）に示すように、基体１０１の表面に、バリア層１２０Ａ，１２０Ｂ、実装用電極１０２Ａ，１０２Ｂを形成する。この際、例えば、基体１０１の表面の絶縁層１０Ｔの実装用電極１０２Ａ，１０２Ｂ形成領域にエッチング等により開口を形成し、当該開口に、上述の実施形態と同様の方法により、順次バリア層１２０Ａ，１２０Ｂ、実装用電極１０２Ａ，１０２Ｂを形成する。
次に、図５（Ｄ）に示すように、絶縁層１０７Ｔおよび実装用電極１０２Ｂの表面に、実装用電極１０２Ｂとバリスタ層１０６Ａとを接続する接続用電極１２１を形成する。この接続用電極１２１もＣｕ等で形成すればよい。
次に、図５（Ｅ）に示すように、実装用電極１０２Ａ，１０２Ｂ上に接続用ビア電極１２２Ａ，１２２Ｂを形成し、当該接続用ビア電極１２２Ａ，１２２Ｂを除く全面に絶縁層１７０Ｔを形成する。
次に、図５（Ｆ）に示すように、接続用ビア電極１２２Ａ，１２２Ｂにそれぞれ接続される所定パターンの表面電極１２３Ａ，１２３Ｂを形成し、当該表面電極１２３Ａ，１２３Ｂを除く全面に絶縁層１７１Ｔを形成する。そして、表面電極１２３Ａ，１２３Ｂに発光素子９００（図示せず）の各端子が接続される。
次に、図５（Ｇ）に示すように、基体１０１の裏面の絶縁層１０７Ｂを所定パターンで開口を形成し、当該開口に第１，第２外部接続用電極１０３Ａ，１０３Ｂを形成する。
このような構成及び製造プロセスを用いても、第１の実施形態と同様の作用効果を得ることができる。
なお、図５に示す製造プロセスも一例であり、例えば、基体１０１の表面に実装用電極１０２Ａ，１０２Ｂを形成する際に、裏面側に第１，第２外部接続用電極１０３Ａ，１０３Ｂを形成する等、類似する他の製造プロセスを用いることもできる。
ところで、上述の各実施形態で示した絶縁層１０５は、次に示すような形状であってもよい。図６（Ａ）〜（Ｃ）は、本発明の第１〜第３の変形例に係るＬＥＤデバイス１０Ａ〜１０Ｃの天面の平面図である。図６（Ａ）〜（Ｃ）に示すＬＥＤデバイス１０Ａ〜１０Ｃは、第１の実施形態のＬＥＤデバイス１０と絶縁層の形状が異なるものであり、その他の構成は同じである。
図６（Ａ）に示すＬＥＤデバイス１０Ａの発光素子用台座基板１００Ａでは、絶縁層１０５Ａは、平面視して、第１側面から第２側面に向かって第１個別基体１１１側から第２個別基体１１２側へ切り返す第１屈折部と第２個別基体１１２側から第１個別基体１１１側に切り返す第２屈折部が交互に繰り返すような形状で設けられている。言い換えれば、絶縁層１０５Ａは、平面視して、ジグザグ形状に設けられている。
図６（Ｂ）に示すＬＥＤデバイス１０Ｂの発光素子用台座基板１００Ｂでは、絶縁層１０５Ｂは、平面視して、第１側面から第２側面に向かって第１個別基体１１１側から第２個別基体１１２側へ戻る第１湾曲部と第２個別基体１１２側から第１個別基体１１１側に戻る第２湾曲部が交互に繰り返すような形状で設けられている。言い換えれば、絶縁層１０５Ｂは、平面視して、蛇行形状に設けられている。
図６（Ｃ）に示すＬＥＤデバイス１０Ｃの発光素子用台座基板１００Ｃでは、絶縁層１０５Ｃは、平面視して、第１側面および第２側面の法線方向に延びる一直線状の主部と、第１側面および第２側面と平行な方向に延びる所定長さの副部とを備える。副部は、主部に直交し、主部の延びる方向に沿って、複数箇所設けられている。
絶縁層がこれら図６（Ａ），（Ｂ），（Ｃ）に示すような形状であっても、単に１直線状の形状からなる絶縁層よりも機械的強度を向上させることができる。このように、平面視して、第１側面および第２側面の法線方向に延びる一直線状ではなく、当該法線方向とは異なる方向に延びる形状の絶縁層を備える発光素子用台座基板であれば、絶縁層が他の形状であっても、機械的強度を向上させることができる。
次に、本発明の第３の実施形態に係るＬＥＤデバイス１０Ｄ，１０Ｅ，１０Ｆについて、図を参照して説明する。上述の説明では、発光素子用台座基板上に一個の発光素子を実装する場合を示したが、本実施形態では、単一の発光素子用台座基板上に複数の発光素子を実装するＬＥＤデバイスについて説明する。図７は、本発明の第３の実施形態に係るＬＥＤデバイスであって、単一の発光素子用台座基板上に二個の発光素子を実装したＬＥＤデバイス１０Ｄ，１０Ｅの構成例を示す図である。図８は、本発明の第３の実施形態に係るＬＥＤデバイスであって、単一の発光素子用台座基板上に三個の発光素子を実装したＬＥＤデバイス１０Ｆの構成例を示す図である。なお、図７、図８は、表面絶縁層１０７Ｔを取り除いた状態での平面図であり、バリア層１２０Ａ，１２０Ｂ，１２０Ｃ，１２０Ｃ’，１２０Ｄ，１２０Ｆおよび実装用電極１０２Ａ，１０２Ｂ，１０２Ｃ，１０２Ｃ’，１０２Ｄ，１０２Ｆが設けられている領域を除き、表面絶縁層１０７Ｔが設けられている。また、図示していないが、各発光素子用台座基板の裏面には、外部接続用電極および絶縁層が上述の実施形態と同様に設けられている。
図７（Ａ）に示すＬＥＤデバイス１０Ｄの発光素子用台座基板１００Ｄでは、絶縁層１０５Ｄは第１側面から第２側面側に延びる途中で二股に分離し、さらにこの二股の部分が結合して第２側面に達する形状からなる。これにより、絶縁層１０５Ｄによって第１個別基体１１１Ｄと第２個別基体１１２Ｄとの双方と絶縁された第３個別基体１１３Ｄが設けられている。
第３個別基体１１３Ｄの表面には、バリア層１２０Ｃ、共通実装用電極１０２Ｃ、共通表面側実装用電極１０８Ｃが、この順で設けられている。
共通表面側実装用電極１０８Ｃは、ＥＳＤ用接続電極１８０Ａ，１８０Ｂを備えている。ＥＳＤ用接続電極１８０Ａは、第１個別基体１１１Ｄ上に設けられたｐ型シリコン層１０６ＤＡに電気的に接続され、平面視して当該ｐ型シリコン層１０６ＤＡを覆う形状で設けられている。ＥＳＤ用接続電極１８０Ｂは、第２個別基体１１２Ｄ上に設けられたｐ型シリコン層１０６ＤＢに電気的に接続され、平面視して当該ｐ型シリコン層１０６ＤＢを覆う形状で設けられている。
第３個別基体１１３Ｄの裏面には、共通外部接続用電極（図示せず）が設けられている。
発光素子９００Ａは、第１表面側実装用電極１０８Ａと共通表面側実装用電極１０８Ｃに実装される。発光素子９００Ｂは、第２表面側実装用電極１０８Ｂと共通表面側実装用電極１０８Ｃに実装される。このような構成とすることで、二個の発光素子９００Ａ，９００Ｂを単一の発光素子用台座基板１００Ｄ上に実装することができ、上述の実施形態に示したような作用効果を得ることができる。
図７（Ｂ）に示すＬＥＤデバイス１０Ｅの発光素子用台座基板１００Ｅでは、絶縁層１０５Ｅ１，１０５Ｅ２が第１側面から第２側面まで亘るような形状で、所定間隔を空けて略平行に設けられている。これにより、絶縁層１０５Ｅ１，１０５Ｅ２に挟まれる領域が、絶縁層１０５Ｅ１，１０５Ｅ２によって第１個別基体１１１Ｅ、第２個別基体１１２Ｅとの双方と絶縁された第３個別基体１１３Ｅとして設けられる。
第３個別基体１１３Ｅの表面には、バリア層１２０Ｄ，共通実装用電極１０２Ｄ、共通表面側実装用電極１０８Ｄが、この順で設けられている。
共通表面側実装用電極１０８Ｄは、ＥＳＤ用接続電極１８０Ｃ，１８０Ｄを備えている。ＥＳＤ用接続電極１８０Ｃは、第１個別基体１１１Ｅ上に設けられたｐ型シリコン層１０６ＤＣに電気的に接続され、平面視して当該ｐ型シリコン層１０６ＤＣを覆う形状で設けられている。ＥＳＤ用接続電極１８０Ｄは、第２個別基体１１２Ｅ上に設けられたｐ型シリコン層１０６ＤＤに電気的に接続され、平面視して当該ｐ型シリコン層１０６ＤＤを覆う形状で設けられている。
第３個別基体１１３Ｅの裏面には、共通外部接続用電極（図示せず）が設けられている。
発光素子９００Ａは、第１表面側実装用電極１０８Ａと共通表面側実装用電極１０８Ｄに実装される。発光素子９００Ｂは、第２表面側実装用電極１０８Ｂと共通表面側実装用電極１０８Ｄに実装される。このような構成とすることで、二個の発光素子９００Ａ，９００Ｂを単一の発光素子用台座基板１００Ｅ上に実装することができ、上述の実施形態に示したような作用効果を得ることができる。
図８に示すＬＥＤデバイス１０Ｅの発光素子用台座基板１００Ｅでは、平面視した略中央から各側面まで達する四つの湾曲型の部分からなる絶縁層１０５Ｆにより、基体が、第１個別基体１１１Ｆ、第２個別基体１１２Ｆ、第３個別基体１１３Ｆ，および第４個別基体１１４Ｆの四つに分割されている。
第１個別基体１１１Ｆには、バリア層１２０Ａ、実装用電極１０２Ａ、第１表面側実装用電極１０８Ａが、この順で設けられている。第２個別基体１１２Ｆには、バリア層１２０Ｂ、実装用電極１０２Ｂ、第２表面側実装用電極１０８Ｂが、この順で設けられている。
第３個別基体１１３Ｆには、バリア層１２０Ｃ’、共通実装用電極１０２Ｃ’、共通表面側実装用電極１０８Ｃ’が、この順で設けられている。
第４個別基体１１４Ｆには、バリア層１２０Ｆ、実装用電極１０２Ｆ、第４表面側実装用電極１０８Ｆが、この順で設けられている。
共通表面側実装用電極１０８Ｃ’は、ＥＳＤ用接続電極１８０Ｆ１，１８０Ｆ２，１８０Ｆ３を備えている。ＥＳＤ用接続電極１８０Ｆ１は、第１個別基体１１１Ｆ上に設けられたｐ型シリコン層１０６Ｅに電気的に接続され、平面視して当該ｐ型シリコン層１０６Ｅを覆い、発光素子９００Ａを実装可能な面積で設けられている。ＥＳＤ用接続電極１８０Ｆ２は、第２個別基体１１２Ｆ上に設けられたｐ型シリコン層１０６Ｆに電気的に接続され、平面視して当該ｐ型シリコン層１０６Ｆを覆い、発光素子９００Ｂを実装可能な面積で設けられている。
ＥＳＤ用接続電極１８０Ｆ３は、第４個別基体１１４Ｆ上に設けられたｐ型シリコン層１０６Ｇに電気的に接続され、平面視して当該ｐ型シリコン層１０６Ｇを覆い、発光素子９００Ｃを実装可能な面積で設けられている。
発光素子９００Ａは、第１表面側実装用電極１０８Ａと共通表面側実装用電極１０８Ｃ’のＥＳＤ用接続電極１８０Ｆ１に実装される。発光素子９００Ｂは、第２表面側実装用電極１０８Ｂと共通表面側実装用電極１０８Ｃ’のＥＳＤ用接続電極１８０Ｆ２に実装される。発光素子９００Ｃは、第４表面側実装用電極１０８Ｆと共通表面側実装用電極１０８Ｃ’のＥＳＤ用接続電極１８０Ｆ３に実装される。このような構成とすることで、三個の発光素子９００Ａ，９００Ｂ，９００Ｃを単一の発光素子用台座基板１００Ｆ上に実装することができ、上述の実施形態に示したような作用効果を得ることができる。
また図８のＬＥＤデバイス１０Ｆでは、発光素子用台座基板１００Ｆの全側面に側面絶縁層である絶縁層１０７ＦＳが設けられている。これにより、上述の実施形態と同様に信頼性の高い発光素子用台座基板を実現できる。
また、本実施形態に示すように、複数の発光素子を単一の発光素子用台座基板上に載置し、共通の個別基体上の電極に各発光素子の一方端を接続する構成とすることで、それぞれが発光素子用台座基板毎に個別に設けられるよりも小型化することができる。
なお、上述の説明では、ｐｎ接合やバリスタ層でＥＳＤ保護機能を実現する例を示したが、ｎ型シリコン基板からなる基体の表面に、当該基体よりも低濃度キャリアからなるｎ型シリコン層である低濃度半導体層を形成し、ショットキーバリアダイオードを形成するようにしてもよい。さらには、ＰＩＮダイオードでも実現可能である。また、それらのＥＳＤ保護機能の構造を基体表面に形成してもよい。
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０ＰＡ，１０ＰＢ，１０ＰＣ：ＬＥＤデバイス、１００，１００’，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ，１００ＰＡ，１００ＰＢ，１００ＰＣ：発光素子用台座基板、１０１，１０１ＰＡ，１０１ＰＢ，１０１ＰＣ：基体、１０２Ａ，１０２Ｂ，１０２Ｃ，１０２Ｄ，１０２Ｐ：実装用電極、１０２Ｃ：共通実装用電極、１０２ＰＣ：金属電極、１０３Ａ，１０３Ｂ，１０３Ｐ：外部接続用電極、１０４Ｐ：ビア電極、１０５，１０５Ａ，１０５Ｂ，１０５Ｃ：絶縁層、１０６，１０６ＤＡ，１０６ＤＢ，１０６ＤＣ，１０６ＤＤ，１０６Ｅ，１０６Ｆ，１０６Ｇ：ｐ型シリコン層、１０６Ａ：バリスタ層、１０７Ｔ，１０７Ｓ，１０７Ｂ，１７０Ｔ，１７１Ｔ：絶縁層、１０８Ａ：第１表面側実装用電極、１０８Ｂ：第２表面側実装用電極、１０８Ｃ，１０８Ｄ：共通表面側実装用電極、１１０：ベース基体、１１１，１１１Ａ，１１１Ｂ，１１１Ｃ，１１１Ｄ，１１１Ｅ，１１１Ｆ：第１個別基体、１１２，１１２Ａ，１１２Ｂ，１１２Ｃ，１１２Ｄ，１１２Ｅ，１１２Ｆ：第２個別基体、１１３Ｄ，１１３Ｅ，１１３Ｆ：第３個別基体、１１４Ｆ：第４個別基体、１２０Ａ，１２０Ｂ，１２０Ｃ，１２０Ｄ：バリア層、１２１：接続用電極、１２２Ａ、１２２Ｂ：接続用ビア電極、１５０：溝、１８０，１８０Ａ，１８０Ｂ，１８０Ｄ，１８０Ｅ，１８０Ｆ１，１８０Ｆ２，１８０Ｆ３：ＥＳＤ用接続電極、９００，９００Ａ，９００Ｂ，９００Ｃ：発光素子、９０１：封止樹脂

Claims (15)

  1. 低抵抗の半導体基板からなる基体と、
    該基体を、それぞれが互いに絶縁された第１個別基体および第２個別基体に分割する絶縁層と、
    前記第１個別基体の表面に設けられた第１表面側実装用電極と、
    前記第１個別基体の裏面に設けられた第１外部接続用電極と、
    前記第２個別基体の表面に設けられた第２表面側実装用電極と、
    前記第２個別基体の裏面に設けられた第２外部接続用電極と、を備え、
    前記絶縁層は、平面視して、一直線状とは異なる形状である、発光素子用台座基板。
  2. 請求項１に記載の発光素子用台座基板であって、
    前記第１個別基体の表面に設けられている静電破壊防止層を備える、発光素子用台座基板。
  3. 請求項２に記載の発光素子用台座基板であって、
    第２表面側実装用電極は前記第１個別基体の表面に至るように設けられており、
    前記静電破壊防止層は、平面視して、前記第２表面側実装用電極に対して全体が重なり合うように、前記第２表面側実装用電極と前記第１個別基体の表面との間に設けられている、発光素子用台座基板。
  4. 請求項２または請求項３に記載の発光素子用台座基板であって、
    前記静電破壊防止層は、前記基体と逆極性の多数キャリアを有する半導体層である、発光素子用台座基板。
  5. 請求項２または請求項３に記載の発光素子用台座基板であって、
    前記静電破壊防止層は、バリスタ層である、発光素子用台座基板。
  6. 請求項２または請求項３に記載の発光素子用台座基板であって、
    前記静電破壊防止層は、前記基体と同極性で前記基体よりも低濃度キャリアからなる低濃度半導体層である、発光素子用台座基板。
  7. 請求項１乃至請求項６のいずれかに記載の発光素子用台座基板であって、
    前記基体の外側面に設けられている側面絶縁層を備える、発光素子用台座基板。
  8. 請求項１乃至請求項７のいずれかに記載の発光素子用台座基板であって、
    前記第１表面側実装用電極および前記第２表面側実装用電極と前記基体との間には、前記第１表面側実装用電極および前記第２表面側実装用電極を形成する金属の拡散を防止するバリア層を備える、発光素子用台座基板。
  9. 請求項１乃至請求項８のいずれかに記載の発光素子用台座基板であって、
    前記基体の表面には、前記第１表面側実装用電極および前記第２表面側実装用電極の少なくとも一部が非形成領域となる表面側絶縁層が設けられている、発光素子用台座基板。
  10. 請求項１乃至請求項９のいずれかに記載の発光素子用台座基板であって、
    前記基体の裏面には、前記第１外部接続用電極および第２外部接続用電極の少なくとも一部が非形成領域となる裏面側絶縁層が設けられている、発光素子用台座基板。
  11. 請求項１乃至請求項１０のいずれかに記載の発光素子用台座基板と、
    前記第１表面側実装用電極と前記第２表面側実装用電極とにアノード電極とカソード電極がそれぞれ接続された発光素子と、を備えるＬＥＤデバイス。
  12. 低抵抗の半導体基板からなる基体と、
    該基体を、
    それぞれが互いに絶縁された少なくとも第１個別基体、第２個別基体、第３個別基体に分割する絶縁層と、
    前記第１個別基体の表面に設けられた第１表面側実装用電極と、
    前記第１個別基体の裏面に設けられた第１外部接続用電極と、
    前記第２個別基体の表面に設けられた第２表面側実装用電極と、
    前記第２個別基体の裏面に設けられた第２外部接続用電極と、
    前記第３個別基体の表面に設けられた共通表面側実装用電極と、
    前記第３個別基体の裏面に設けられた共通外部接続用電極と、を備え、
    前記絶縁層における前記個別基体の間に位置する部分は、平面視して、一直線状とは異なる形状である、発光素子用台座基板。
  13. 請求項１２に記載の発光素子用台座基板であって、
    前記第１個別基体の表面に、前記共通表面側実装用電極に接続されている第１静電破壊防止層を備え、
    前記第２個別基体の表面に、前記共通表面側実装用電極に接続されている第２静電破壊防止層を備える、発光素子用台座基板。
  14. 請求項１２または請求項１３に記載の発光素子用台座基板であって、
    前記基体の外側面に設けられている側面絶縁層を備える、発光素子用台座基板。
  15. 請求項１２乃至請求項１４のいずれかに記載の発光素子用台座基板と、
    第１の端子が前記共通表面側実装用電極に接続され、
    第２の端子が前記共通表面側実装用電極以外の各表面側実装用電極に接続されている、複数の発光素子と、を備えるＬＥＤデバイス。
JP2013505977A 2011-03-24 2012-03-21 発光素子用台座基板およびｌｅｄデバイス Active JP5590220B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013505977A JP5590220B2 (ja) 2011-03-24 2012-03-21 発光素子用台座基板およびｌｅｄデバイス

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011065970 2011-03-24
JP2011065970 2011-03-24
PCT/JP2012/057121 WO2012128270A1 (ja) 2011-03-24 2012-03-21 発光素子用台座基板およびｌｅｄデバイス
JP2013505977A JP5590220B2 (ja) 2011-03-24 2012-03-21 発光素子用台座基板およびｌｅｄデバイス

Publications (2)

Publication Number Publication Date
JPWO2012128270A1 JPWO2012128270A1 (ja) 2014-07-24
JP5590220B2 true JP5590220B2 (ja) 2014-09-17

Family

ID=46879415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013505977A Active JP5590220B2 (ja) 2011-03-24 2012-03-21 発光素子用台座基板およびｌｅｄデバイス

Country Status (5)

Country Link
US (1) US9240535B2 (ja)
EP (1) EP2690677A4 (ja)
JP (1) JP5590220B2 (ja)
CN (1) CN103380502B (ja)
WO (1) WO2012128270A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130096094A (ko) * 2012-02-21 2013-08-29 엘지이노텍 주식회사 발광소자 패키지, 발광 소자 패키지 제조방법 및 이를 구비한 조명 시스템
KR102188993B1 (ko) * 2013-11-15 2020-12-10 삼성디스플레이 주식회사 광원 유닛 및 이를 포함하는 백라이트 어셈블리
US10546816B2 (en) * 2015-12-10 2020-01-28 Nexperia B.V. Semiconductor substrate with electrically isolating dielectric partition
KR102601579B1 (ko) 2015-12-16 2023-11-13 삼성전자주식회사 발광소자 실장용 회로 기판 및 이를 이용한 반도체 발광소자 패키지
AT16541U1 (de) * 2017-03-22 2019-12-15 Zumtobel Lighting Gmbh Lichtemittierende Anordnung mit lichtemittierendem Halbleiterelement
CN110476262A (zh) 2017-04-04 2019-11-19 昕诺飞控股有限公司 固态发光器封装件、灯、灯具以及制造固态发光器封装件的方法
CN110829733B (zh) * 2019-10-24 2022-02-01 珠海凯邦电机制造有限公司 一种控制板、电机和空调系统

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251644A (ja) * 1998-02-27 1999-09-17 Matsushita Electron Corp 半導体発光装置
JP2001015815A (ja) * 1999-04-28 2001-01-19 Sanken Electric Co Ltd 半導体発光装置
JP2003060243A (ja) * 2001-08-17 2003-02-28 Matsushita Electric Ind Co Ltd 複合発光素子
JP2003197972A (ja) * 2001-09-27 2003-07-11 Kokuren Koden Kagi Kofun Yugenkoshi 高輝度発光ダイオード
JP2003218398A (ja) * 2002-01-18 2003-07-31 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法
JP2005223016A (ja) * 2004-02-03 2005-08-18 Fuji Electric Device Technology Co Ltd 半導体装置
JP2006190951A (ja) * 2004-12-29 2006-07-20 Ind Technol Res Inst 発光ダイオードパッケージ及びその製造プロセス
JP2008034530A (ja) * 2006-07-27 2008-02-14 Stanley Electric Co Ltd Ｌｅｄパッケージ、それを用いた発光装置およびｌｅｄパッケージの製造方法
JP2010182773A (ja) * 2009-02-04 2010-08-19 Shinko Electric Ind Co Ltd 配線基板、電子装置及び電子装置実装構造
JP2010283267A (ja) * 2009-06-08 2010-12-16 Sanken Electric Co Ltd 発光装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2985691B2 (ja) * 1994-03-23 1999-12-06 株式会社デンソー 半導体装置
JP3256951B2 (ja) 1995-11-09 2002-02-18 日亜化学工業株式会社 発光ダイオード
JP3656316B2 (ja) 1996-04-09 2005-06-08 日亜化学工業株式会社 チップタイプｌｅｄ及びその製造方法
JP3217322B2 (ja) 1999-02-18 2001-10-09 日亜化学工業株式会社 チップ部品型発光素子
JP2005210057A (ja) * 2003-12-24 2005-08-04 Kyocera Corp 発光素子収納用パッケージ、発光装置および照明装置
US7279724B2 (en) * 2004-02-25 2007-10-09 Philips Lumileds Lighting Company, Llc Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection
KR100587019B1 (ko) * 2005-02-25 2006-06-08 삼성전기주식회사 모니터용 포토다이오드 일체형 발광 다이오드 패키지
KR100593937B1 (ko) 2005-03-30 2006-06-30 삼성전기주식회사 Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법
JP3914954B1 (ja) 2006-05-24 2007-05-16 株式会社エレメント電子 発光装置およびその製造方法
KR100854328B1 (ko) * 2006-07-07 2008-08-28 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
JP2008270327A (ja) 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 静電気対策部品およびこれを用いた発光ダイオードモジュール
US7883910B2 (en) * 2009-02-03 2011-02-08 Industrial Technology Research Institute Light emitting diode structure, LED packaging structure using the same and method of forming the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251644A (ja) * 1998-02-27 1999-09-17 Matsushita Electron Corp 半導体発光装置
JP2001015815A (ja) * 1999-04-28 2001-01-19 Sanken Electric Co Ltd 半導体発光装置
JP2003060243A (ja) * 2001-08-17 2003-02-28 Matsushita Electric Ind Co Ltd 複合発光素子
JP2003197972A (ja) * 2001-09-27 2003-07-11 Kokuren Koden Kagi Kofun Yugenkoshi 高輝度発光ダイオード
JP2003218398A (ja) * 2002-01-18 2003-07-31 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法
JP2005223016A (ja) * 2004-02-03 2005-08-18 Fuji Electric Device Technology Co Ltd 半導体装置
JP2006190951A (ja) * 2004-12-29 2006-07-20 Ind Technol Res Inst 発光ダイオードパッケージ及びその製造プロセス
JP2008034530A (ja) * 2006-07-27 2008-02-14 Stanley Electric Co Ltd Ｌｅｄパッケージ、それを用いた発光装置およびｌｅｄパッケージの製造方法
JP2010182773A (ja) * 2009-02-04 2010-08-19 Shinko Electric Ind Co Ltd 配線基板、電子装置及び電子装置実装構造
JP2010283267A (ja) * 2009-06-08 2010-12-16 Sanken Electric Co Ltd 発光装置及びその製造方法

Also Published As

Publication number Publication date
US20140014986A1 (en) 2014-01-16
EP2690677A1 (en) 2014-01-29
EP2690677A4 (en) 2014-11-12
WO2012128270A1 (ja) 2012-09-27
US9240535B2 (en) 2016-01-19
CN103380502A (zh) 2013-10-30
CN103380502B (zh) 2016-10-12
JPWO2012128270A1 (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
JP5590220B2 (ja) 発光素子用台座基板およびｌｅｄデバイス
US10608144B2 (en) Electrode pad structure of a light emitting diode
JP5200301B2 (ja) 発光素子パッケージ及び発光素子パッケージアレイ
JP2007043155A (ja) Ｌｅｄパッケージおよびその製造方法、それを用いたｌｅｄアレイモジュール
TWI557943B (zh) 發光元件的電極結構
JP2011502356A (ja) 発光素子パッケージ及びその製造方法
JP2013201340A (ja) 半導体発光装置及びその製造方法
US8866165B2 (en) Light emitting apparatus
TWI775194B (zh) 微型發光二極體顯示器
JP6260640B2 (ja) 発光素子
TWI612695B (zh) 半導體發光裝置
TW201029230A (en) Light emitting diode package
CN113644177B (zh) 发光二极管及发光装置
CN105140375A (zh) 基板以及发光二极管装置
JP2011159812A (ja) 発光装置
US9136425B2 (en) Semiconductor light emitting element and light emitting device
KR20120003465A (ko) 광전 소자 조립체
US9153744B2 (en) Light emitting element
JP2014116411A (ja) 発光素子搭載用基板および発光装置
JP2008277716A (ja) バリスタ及び発光装置
JP4600309B2 (ja) バリスタ及び発光装置
CN112802953B (zh) 一种发光二极管及制备方法
JP6597837B2 (ja) 発光装置及びその製造方法
US20180358524A1 (en) Optical device
JP7344433B2 (ja) 発光素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

R150 Certificate of patent or registration of utility model

Ref document number: 5590220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150