JP2985691B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2985691B2
JP2985691B2 JP27447594A JP27447594A JP2985691B2 JP 2985691 B2 JP2985691 B2 JP 2985691B2 JP 27447594 A JP27447594 A JP 27447594A JP 27447594 A JP27447594 A JP 27447594A JP 2985691 B2 JP2985691 B2 JP 2985691B2
Authority
JP
Japan
Prior art keywords
light
emitting element
light emitting
single crystal
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27447594A
Other languages
English (en)
Other versions
JPH07312443A (ja
Inventor
正人 水越
肇 犬塚
健 長谷川
直実 粟野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP27447594A priority Critical patent/JP2985691B2/ja
Priority to DE19510631A priority patent/DE19510631B4/de
Publication of JPH07312443A publication Critical patent/JPH07312443A/ja
Priority to US08/691,416 priority patent/US5629534A/en
Application granted granted Critical
Publication of JP2985691B2 publication Critical patent/JP2985691B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H01L31/173—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
    • H04B10/802—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections for isolation, e.g. using optocouplers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Element Separation (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、発光素子と受光素子と
を備える半導体装置に関し、特に、ホトカプラあるいは
光起電力素子を集積回路化したモノリシック構造の半導
体装置に関する。
【０００２】
【従来の技術】近年、様々な電子機器のI/O インターフ
ェース部や電源部の分離技術としてホトカプラを用いて
電気的に絶縁することが多く行われている（例えばオプ
トエレクトロニック・デバイスの使い方（日刊工業新聞
社刊）P.63〜74など）。FA(Factory Automation)用のPC
(Programable Controller)の場合では、16〜64bit のデ
ータを並列に伝達したり、アクチュエータ側の異常など
の情報を制御側に送るためなどに多数のホトカプラを使
用している。これらのホトカプラはGaAsなどの化合物半
導体を用いた発光素子チップとSiを用いた受光素子チッ
プを一つのパッケージに組み込んだハイブリッド型ICで
あり、これらを多数基板上で配列させて用いている。こ
のホトカプラを一つのチップ上に集積化し、小型化を図
るための従来技術として特開昭48-46278号公報がある。
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来技術を用いて複数組の受発光素子対（チャンネル）を
同一基板上に形成しようとすると、チャンネル間で光信
号のクロストークが生じるという問題点がある。シリコ
ン基板表面に形成されたGaAs発光ダイオードを発光素子
とし、Si、GaAsの波長１μm 近傍の光に対する屈折率が
共に3.5 程度でほぼ等しいため、GaAs発光ダイオードで
発光した光は導波路のみならずシリコン基板へも侵入
し、隣接チャンネルの受光素子あるいは光導波路へ伝搬
されて光信号のクロストークが生じ、正しい信号伝達が
行われない。
【０００４】従って本発明の目的は、モノリシック構造
で、複数の受発光素子対（チャンネル）を形成する場合
においても、隣合うチャンネル間でクロストークの生じ
ることを防止できる半導体装置を得ることである。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
め本発明の構成は、支持基板と、前記支持基板に形成さ
れ、単結晶の半導体からなる半導体単結晶領域と、前記
半導体単結晶領域に形成され入力される入力電気信号に
応じて光を発する発光素子、前記半導体単結晶領域に形
成され前記発光素子の発した光を受光して出力電気信号
を出力する受光素子、および前記発光素子から前記受光
素子に渡って形成され前記発光素子と前記受光素子とを
光学的に結合する光導波路、で構成される複数のチャン
ネルと、少なくとも、前記半導体単結晶領域の前記チャ
ンネルにおける前記発光素子と前記受光素子との間に形
成され、各チャンネル内において前記発光素子と前記受
光素子とを電気的に分離する電気的分離手段と、前記半
導体単結晶領域における前記複数のチャンネルの相互間
に形成され、前記チャンネルの相互間でクロストークを
防止するクロストーク防止手段とを有した発光素子にお
いて、以下のような特徴を有したものである。
【０００６】第１の特徴（請求項１）は、前記クロスト
ーク防止手段を、前記複数のチャンネルの相互間に形成
され、前記複数のチャンネルの相互間の最短距離が、
【数 ２】 減衰長 ＝（発光素子の発光波長）／４π×（光吸収部材の消衰係数） で表される減衰長以上となるように形成された光吸収領
域としたことである。
【０００７】第２の特徴（請求項２）は、前記電気的分
離手段を、前記半導体単結晶領域における前記チャンネ
ルの前記発光素子と前記受光素子との間に形成された、
絶縁膜もしくは誘電体からなる第一の分離膜と、前記支
持基板と前記半導体単結晶領域との間に形成された絶縁
膜もしくは誘電体膜からなる第二の分離膜とを有する電
気的分離膜で構成され、前記第一の分離膜は、半導体単
結晶領域の表面側から前記第二の分離膜に達するように
形成したことを特徴とする。
【０００８】第３の特徴（請求項３）は、前記半導体単
結晶領域が、前記チャンネルを構成する前記発光素子が
形成される発光素子用領域と、前記チャンネルを構成す
る前記受光素子が形成される受光素子用領域とからな
り、前記電気的分離手段が、前記発光素子用領域および
前記受光素子用領域をそれぞれ取り囲むように形成され
た、絶縁膜もしくは誘電体膜からなる電気的分離膜と、
それら電気的分離膜の間を充填して支持基板の一部を構
成する、熱膨張率が半導体単結晶領域に近い、もしくは
略同一の充填領域からなることを特徴とする。
【０００９】又、第４の特徴（請求項１２）は、前記光
導波路を、窒化シリコン(Si 3 N 4 ) 膜もしくは酸化チタン
(TiO 2 ) 膜あるいは砒素ガラス(As 2 Se 3 ,As 2 S 3 ) とした
ことを特徴とする。
【００１０】さらに、第５の特徴（請求項１３）は、支
持基板と、前記支持基板に形成され、複数の発光素子用
領域と複数の受光素子用領域とからなる半導体単結晶領
域と、前記半導体単結晶領域に形成され、隣合う前記複
数の発光素子用領域の相互間、隣合う前記複数の受光素
子用領域の相互間、及び前記複数の発光素子用領域と前
記複数の受光素子用領域との間を電気的かつ光学的に分
離する絶縁分離層と、前記複数の発光素子用領域の各々
の前記発光素子用領域に形成され、光を発する発光素子
と、前記複数の受光素子用領域の各々の前記受光素子用
領域に形成され、前記発光素子の発した光を受光する受
光素子と、前記複数の発光素子用領域の内の任意の発光
素子用領域の前記発光素子から、前記複数の受光素子用
領域の内の任意の受光素子用領域の前記受光素子に渡っ
て形成され、前記任意の発光素子用領域の発光素子と前
記任意の受光素子用領域の受光素子とを光学的に結合す
る複数の光導波路とを有することである。
【００１１】さらに、本発明は、上記の構成において、
下記の点を特徴とする。前記第一、第二の電気的分離膜
の一部もしくは全部を二重以上の構成として電気的分離
を行ったことを特徴とする。前記電気的分離膜は酸化シ
リコン(SiO 2 ) またはシリカガラスで構成できる。 ま
た、前記クロストーク防止手段を、前記半導体単結晶領
域における前記複数のチャンネルの相互間に形成され
た、光学的な屈折率が前記半導体単結晶領域よりも小さ
い、光反射層としたことを特徴とする。その光反射層
は、前記電気的分離膜で構成されても良い。さらに、前
記光反射層は酸化シリコン(SiO 2 ) もしくはシリカガラ
スまたは空隙で構成しても良い。さらに、前記光導波路
は、前記発光素子発光波長における光学的な屈折率が１
よりも大きい透明材料で構成されることを特徴とする。
そして具体的な構造として、前記半導体単結晶領域がシ
リコンで、前記発光素子が、その上にヘテロ接合で形成
された砒化ガリウム(GaAs)発光ダイオードであることを
特徴とする。さらに、前記半導体単結晶領域がシリコン
で、前記発光素子が、シリコン(Si)用いたホトトランジ
スタあるいはホトダイオードあるいはホトサイリスタあ
るいはホトトライアックあるいは光起電力素子であるこ
とでもよい。
【００１２】
【作用】半導体単結晶領域に発光素子、受光素子、およ
びこの発光素子・受光素子を光学的に結合する光導波路
で構成されるチャンネルが複数形成されている。このよ
うな装置において、発光素子の一つに入力電気信号が入
力されると、この信号に応じて、この発光素子は光を発
する。そして、発せられた光が同チャンネルの光導波路
を伝搬し、同チャンネルの受光素子に入力される。受光
素子は、受光した光を再び出力電気信号に変換して出力
する。
【００１３】ところで、同一半導体単結晶領域に複数の
チャンネルを形成した場合、あるチャネルの発光素子の
発した光が、半導体単結晶領域を伝わり、隣合うチャン
ネルの受光素子に伝わり、いわゆるクロストークが生じ
て誤動作を起こしてしまうが、本発明においては、チャ
ンネルの相互間にクロストーク防止手段を設けることに
より、隣合うチャンネル間でほとんど光が伝わりにくく
なり、クロストークを防止できる。
【００１４】第１の特徴によれば、クロストーク防止手
段を光吸収領域とし、この光吸収領域 を、チャンネル相
互間の最短距離が数１式で表される減衰長以上となるよ
うに設定する。これにより、あるチャンネルの発光素子
で発せられた光は隣合うチャンネルの受光素子に達する
前に減衰してしまい、チャンネル間でクロストークが生
じることを防止できる。
【００１５】第２の特徴によれば、発光素子と受光素子
との間に形成された絶縁膜もしくは誘電体からなる第一
の分離膜が、支持基板と半導体単結晶領域との間に形成
された絶縁膜もしくは誘電体膜からなる第二の分離膜に
達するように形成されるため、各チャンネル内において
発光素子と受光素子とを効率良く電気的に分離できる。
【００１６】第３の特徴によれば、発光素子用領域およ
び受光素子用領域をそれぞれ取り囲むように形成し、絶
縁膜もしくは誘電体膜からなる電気的分離膜と、それら
電気的分離膜の間を充填して支持基板の一部を構成す
る、熱膨張率が半導体単結晶領域に近い、もしくは略同
一の充填領域とを形成したことで、完全に素子間の電気
的絶縁を実施することができる。第４の特徴によれば、
光導波路を、窒化シリコン(Si 3 N 4 ) 膜もしくは酸化チタ
ン(TiO 2 ) 膜あるいは砒素ガラス(As 2 Se 3 ,As 2 S 3 ) とし
て、半導体製造プロセスで製造技術が確立している技術
で本発明の装置を製造することができる。第５の特徴に
よれば、複数の発光素子領域の中の任意の発光素子と複
数の受光素子領域の中の任意の受光素子とが、光導波路
で結合される。これにより発光素子と受光素子とは、独
立にホトカプラを形成するので、多チャンネルのホトカ
プラ集積回路が形成される。
【００１７】請求項４記載の発明は、電気的分離膜の一
部、もしくは全部を二重以上の構造としているので、電
気的分離がより完全となる。請求項６記載の発明では、
クロストーク防止手段を、光学的な屈折率が半導体単結
晶領域よりも小さい光反射層で構成することで、一般的
に屈折率の高い材料から低い材料へは、入射角が臨界角
以上を越える光は全反射される。従って、半導体単結晶
領域からクロストーク防止手段に入射する光のうち、臨
界角以上の光を 全反射させる。また、臨界角より小さい
入射角を有する光においても、光反射層を通ることで減
衰させる。これにより隣合うチャンネル相互間でクロス
トークを防止できる。
【００１８】請求項７記載の発明によれば、クロストー
クを防止する光反射層を電気的分離膜で兼ねることで、
効率よく光学的分離もできる。
【００１９】請求項９記載の発明によれば、透明材料で
あっても発光素子からの光が受光素子に向かって外に出
ることなく届くことができる。
【００２０】請求項１０記載の発明によれば、基板にと
って都合の良い波長が得られ、発光効率が良いGaAs発光
素子で形成することができる。
【００２１】請求項１１記載の発明によれば、各種の光
素子が利用できる。
【００２２】請求項５、請求項８記載の発明によれば、
半導体製造プロセスで製造技術が確率している技術で本
発明の装置を製造することができる。
【００２３】
【発明の効果】本発明では、モノリシック構造で、複数
の受発光素子対（チャンネル）を形成する場合におい
て、隣合うチャンネル間でクロストークの生じることの
ない半導体装置を得ることができる。
【００２４】又、支持基板と、半導体単結晶領域と、発
光素子、受光素子、光導波路からなるチャンネル、およ
び電気的分離手段、クロストーク防止手段とからなるの
で、容易に集積可能で、半導体装置の他の領域の素子に
対して影響を与えない。また集積化が容易で、多チャネ
ル、双方向のホトカプラ等を構成でき、ＦＡ用等ノイズ
の乗りやすい環境での多チャンネルの並列的電気的絶縁
にも利用することができる。
【００２５】特に、第１の特徴によれば、外部に光を漏
らさない構造が距離をとって設置するだけで実現すると
いう、光学的分離手段として特別な構成を別に設けなく
ても実現するという効果を有する。また第２の特徴によ
れば、発光素子と受光素子との間に形成された第一の分
離膜が、支持基板と半導体単結晶領域との間に形成され
た第二の分離膜に達するように形成されるため、各チャ
ンネル内において発光素子と受光素子とを効率良く電気
的に分離できる。
【００２６】又、第３の特徴によれば、多層の分離膜を
少ない工程数で形成できるという効果がある。第４の特
徴によれば、半導体製造プロセスで製造技術が確率して
いる技術で本発明の装置を製造することができる。第５
の特徴によれば、発光素子と受光素子とが独立にホトカ
プラを形成するので、多チャンネルのホトカプラ集積回
路を形成できる利点を有する。
【００２７】以下、上記の特徴を具体化した下記の請求
項の構成に対して以下の効果がある。請求項４の構成に
よれば、電気的分離膜を二重以上とすることで、複数個
直列接続された受光素子を絶縁分離することができ、受
光素子の直列接続により光起電力を高く取ることができ
る効果を有する。請求項５の構成によれば、半導体プロ
セスで形成し易い材料であって容易に製造できる効果が
ある。請求項６の構成によれば、屈折率の違いで信号光
を反射させることができので、発光素子からの光が外部
に漏れることがなく、またそのような分離構造が容易に
形成できるという効果を有する。請求項７の構成によれ
ば、自由度の高い構成が可能となるという効果を有す
る。請求項８の構成によれば、半導体プロセスで形成し
易い材料であって容易に製造できる効果がある。請求項
９の構成によれば、屈折率の関係で発光素子の光を反射
させるため、外部に光を出すことなく受光素子に伝達さ
せることができる。
【００２８】請求項１０の構成によれば、半導体装置で
多用されている材料であるSiを用いて、製造技術の確立
されている信頼性の高い素子を形成でき、必要とする発
光波長が得られるGaAs LEDを搭載できるので、従来では
得られなかった集約されたホトカプラが得られる。請求
項１１の構成では、必要な出力形式に対応した任意の光
電変換素子を形成できる効果がある。
【００２９】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。 （第一実施例） 図１は、一つのシリコン基板１に二つのホトカプラを形
成したマルチチャンネルホトカプラ(MPC) の半導体装置
の模式的な正面図とA-A 断面図である。まず、図１(a)
に示す正面図で、半導体単結晶領域３の左側領域に、ト
レンチ構造の酸化シリコン(SiO2)で形成されている電気
絶縁層６で囲まれた領域が形成されており、その中に、
やはり酸化シリコン(SiO2)で形成された光反射層５で囲
まれた半導体単結晶領域３’が二箇所設けられている。
そして、このそれぞれの領域３’内に発光素子であるGa
As発光ダイオード(GaAs LED)７が形成されている。これ
らのGaAs LED７はシリコン基板１内部に形成されたSiO2
絶縁層２から成るSOI 構造によって基板１から絶縁分離
されている。そして半導体単結晶領域３および３’、
３”は導電性を高めるために、基板側のSiO2絶縁層２の
近傍で高濃度拡散層４が形成してある。各GaAs LED７か
らは共通の一次側 GND電極１８が両方の光反射層５で囲
まれた領域３’に接続されて取り出され、またそれぞれ
の電流注入電極１６が取り出されて、電気絶縁層６で囲
まれた領域内にボンディングを行うためのコンタクト部
が形成されている。なお、これらの電極は半導体単結晶
層３とは表面のLOCOS 絶縁・反射層１４および Si3N4絶
縁層１３で絶縁されて形成されている。
【００３０】また図１(a) の右半分の半導体単結晶領域
３もやはり、酸化シリコン(SiO2)で形成された電気絶縁
層６で囲まれた半導体単結晶領域が形成されており、そ
の中に、やはり酸化シリコン(SiO2)で形成された光反射
層５で囲まれた半導体単結晶領域３”が二箇所設けられ
ている。そしてこの領域３”それぞれの内部にホトトラ
ンジスタ（以下ホトTrと記す）１１が形成され、それぞ
れのエミッタ電極９を二次側共通GND として接続して取
り出し、またそれぞれのコレクタ電極１０が取り出され
て、電気絶縁層６で囲まれた領域内にコンタクト部が形
成されている。当然これらの電極も同様に表面のLOCOS
絶縁・反射層１４およびSi3N4 絶縁層１３により分離さ
れている。
【００３１】この二組のGaAs LED７とホトTr１１との間
に、酸化チタン(TiO2)でできた光導波路１２がそれぞれ
の領域にまたがるように形成されて、 LED・ホトTr対の
チャンネル（ホトカプラ）が形成されている。この光導
波路１２はGaAs LED７の発光部分とホトTr１１のベース
となる領域にまたがっており、GaAs LED７からの光が光
導波路１２を伝わってホトTrのベース８に導入される。
そして、光導波路１２は信号伝達効率の点からベース８
にかかる面積を大きくしてある。また光導波路１２上に
は、他の領域とともに表面保護膜１７が形成してある。
なお、光導波路の材料として砒素ガラス(As2Se3 やAs2S
3 など）、窒化硅素(Si3N4) も同様である。
【００３２】GaAs LED７は、GaAsからなるので、基板の
シリコンとは格子定数が異なり、単純にはGaAsの結晶を
基板上に成長させることはできない。それでシリコン基
板１の上にヘテロ接合技術で、基板の導電性に併せてp-
型もしくはn-型のGaAs層が形成されてオーミック性の接
合を成し、GaAs層内にp-GaAs層とn-GaAs層とが積層され
たpn接合構造としてある。このヘテロ接合技術によるGa
As LEDの詳しい構造については、発明者らが特願平5-41
880 号などで示している。
【００３３】図１(b) に示すA-A 断面図で、図では詳し
く示していないが、GaAs LED７は、光反射層５に囲まれ
た半導体単結晶領域３’上に活性領域が形成されて、そ
の上にGaAs層がヘテロ接合される。半導体単結晶領域３
がn-Si活性層であれば、接合を形成する領域にp-Si活性
領域の島を形成し、その内部にさらに n+ -Si 活性層領
域の島を形成して、その部分が覆われるように、n-GaAs
層をヘテロ接合する。そしてその上にp-GaAs層を形成し
てpn接合を形成する。
【００３４】p-GaAs層の形成された上部には中間保護層
である窒化シリコン(Si3N4) 膜１３が形成してあり、そ
の一部に電流注入電極用のコンタクト孔１５が形成さ
れ、p-GaAs用のオーミックコンタクト材である金亜鉛合
金層が形成されて、その上から電流注入電極のアルミ電
極１６がパターン形成されている。また、一次側GND 電
極１８は、図１(a) に示すように、二つ形成されたGaAs
LED７の半導体単結晶領域３’に共に接続されるコンタ
クト孔を有し、電気的絶縁層６で囲まれた領域にも同電
位とするようにコンタクトをとっている。それで、電流
注入電極１６をプラス側、一次側GND 電極１８をマイナ
ス側にバイアスすることにより、GaAs LED７を発光させ
ることが出来る。
【００３５】このpn接合に対して通電し、接合面から発
光させる。GaAs LED７の電流注入電極１６にプラス
（＋）の電位、一次側 GND電極１８にマイナス（−）の
電位を加えると正孔及び電子が注入され、図示しないp-
GaAs層とn-GaAs層の接合部で再結合するため、この接合
部で波長0.9 〜１μｍの光（赤外線）を発する。なお、
GaAs層の上面の一部から電流注入電極１６を取り出して
いるので、残りの上面を光導波路１２で覆う構成として
ある。
【００３６】光導波路１２である酸化チタン(TiO2)は、
GaAsの屈折率が3.5 であるのに対し、TiO2の屈折率が
2.5〜2.8 であるため、GaAs LED７から発した光の内、T
iO2光導波路１２との接触部に到達した光の約半分がTiO
2光導波路１２の中に伝達される。
【００３７】またシリコンで構成されたホトトランジス
タ１１は、図１(b) に示すように、酸化シリコン(SiO2)
で形成された光反射層５で囲まれた領域をコレクタ領域
３”とし、そのコレクタ領域３”内にベース領域の島８
が形成され、さらにそのベース領域８内部の一部にエミ
ッタ領域の島９が形成されている。そしてこれらの領域
全体を Si3N4絶縁層１３で覆ってあり、エミッタ９とコ
レクタ１０とに対してコンタクト孔が穿たれて、エミッ
タ電極９’、コレクタ電極１０’が取り出されている。
【００３８】ベース領域８には電気的コンタクトをとる
必要がないので、透明な絶縁層１３は開口されず、絶縁
層１３の上に光導波路１２が直接形成されている。これ
はこのSi3N4絶縁層１３が光導波路１２とほとんど屈折
率が同じで、波長約１μm に対してほとんど反射しない
ことによる。それでベース領域８に導入された波長約１
μm の光はベース・コレクタ接合領域内で電子正孔対を
生じ、いわゆるキャリア注入を行ってトランジスタ動作
を生じる。
【００３９】このSi3N4 絶縁層１３は光導波路１２の光
を透過させることから、GaAs LED７で発した光をベース
領域８まで導くために、絶縁層１３の下側に光反射層１
４を設けて光が漏れないようにしている。この光反射層
１４は半導体単結晶領域３の表面に形成した酸化シリコ
ン(SiO2)層で、これはいわゆるLOCOS 酸化膜で形成す
る。従って光導波路１２の下部だけでなく、必要な開口
部分以外全てを覆うように基板全体に渡って形成され
る。
【００４０】また、隣り合った二つのホトカプラ（チャ
ンネル）をお互いに接近して形成する場合にクロストー
クが発生するという問題を解決するため、本発明では、
隣接するチャンネル間に光信号のクロストーク防止手段
を設ける。そのクロストーク防止は、光反射層を設ける
こと、あるいは光吸収部材を設けることなどによって達
成されるが、この第一実施例では、トレンチ構造の光反
射層５を形成することで実現している。この光反射層５
は、トレンチ形成技術によってトレンチを形成した後、
トレンチ内の側壁に酸化膜SiO2膜を形成している。その
ためSiO2電気絶縁層６と同時に同一の工程で形成するこ
とができる。さらにGaAs LEDとSiホトTrとの間もSiO2電
気絶縁層６で分離してあり、この電気絶縁層６自身が光
反射層としても機能するため、二重に電気的、光学的に
分離を実現していることになる。
【００４１】このように、発光素子と受光素子との間の
電気的分離手段として、SOI(SiliconOn Insulator) 構
造によりSi基板より絶縁分離された単結晶Si層を形成
し、単結晶Si層表面からSOI 絶縁膜に達する平面パター
ンが閉曲線となるトレンチを形成し、その側壁にSiO2絶
縁層を設ける場合、発光素子あるいは受光素子一個ずつ
を囲うトレンチを単結晶Si層表面から光信号のクロスト
ーク路を遮断する深さまで単結晶Si層に形成し、その側
壁にSiO2層を形成して光反射層とすることができる。な
おトレンチ側壁SiO2層の有無に関わらず、トレンチ内を
空隙のままとしても光反射層となる。
【００４２】（第二実施例） 図２は、別の構成例としてのマルチチャンネル・ホトカ
プラ(MPC) の模式的な構成外観図で、手前側に一組のチ
ャンネルの断面を示している。この第二実施例では、電
気的分離手段に誘電体分離技術を用いて、ウエハ形成段
階で形成する場合を示す。ここに示す構成では、ホトカ
プラ・チャンネルを並列に並べて形成してあり、従って
半導体チップ上に必要な個数だけ並べて形成することが
できる。各チャンネルは予め基板２０を準備する際に形
成された、二つのSi単結晶領域にまたがって形成されて
いる。この構造では光反射層を形成しようとすると工程
を追加しなければならなくなるので、チャンネル間隔を
とることでクロストークを防止する方法をとっている。
【００４３】一つのホトカプラ・チャンネルはGaAs LED
２７とSiホトTr２８、及びそれらの間にわたって形成さ
れたTiO2光導波路２９からなる。Si単結晶領域２５の上
にGaAs層がヘテロ接合されてGaAsのpn接合が形成され、
またSiホトTr２８がもう一つのSi単結晶領域２５’に形
成され、その両者をTiO2光導波路２９が接続する。
【００４４】従ってホトカプラの構成は、第一実施例と
原理的、構造的には同様である。GaAsLED２７はn-Si層
２５の上にn-GaAs層及びp-GaAs層を順次成長することに
より形成している。そして、電流注入電極３２をプラス
側、単結晶Si層２５をマイナス側に電圧印加することに
より、GaAs LED２７を発光させることが出来る。またホ
トトランジスタ２８は、もう一つの単結晶Si層２５をコ
レクタ領域としてコレクタ３４、および第一実施例と同
様にベース３５、エミッタ３３が形成され、コレクタ３
４は共通電極となっている。このホトカプラの等価回路
は、図３に示される（４個並列の場合）。なお、図２で
は表面保護層は説明の都合上、描いていない。
【００４５】次に、図２の誘電体分離構造を持つ、この
モノリシックフォトカプラの製造工程の概略を説明す
る。 (1) まず、不純物濃度が１０16cm-3程度のｎ型の単結晶
シリコン基板２０を用意し、その表面に、単結晶シリコ
ン島領域２５、２５’を区別するパターンにＶ溝をエッ
チングで形成する。 (2) そして、Ｖ溝を形成した単結晶シリコン基板２０の
表面部に、気相拡散法により、ｎ型の不純物を１０19cm
-3程度、深さ１μm 程度まで拡散して高濃度拡散層２４
を形成する。その表面に誘電体分離膜（酸化シリコン(S
iO2)膜）２６を熱酸化法により厚さ２μm 程度形成す
る。 (3) 引き続き、単結晶シリコン基板の上にポリシリコン
層２３を、常圧ＣＶＤ法により1100℃程度で形成する。
このときのポリシリコン層２３の厚さは、単結晶シリコ
ン島２５、２５’の深さの２〜３倍となるように形成す
る。 (4) その後、ポリシリコン層２３の表面を鏡面研磨す
る。 (5) そして別に鏡面研磨したシリコン基板２１を用意す
るとともに、その鏡面に酸化シリコン層２２を形成し、
この酸化シリコン層２２の面とポリシリコン層２３の鏡
面とを、直接接合技術で直接貼り合わせる。 (6) 引き続き、単結晶シリコン基板２０の裏面側を研磨
して、各単結晶シリコン島領域２５、２５’に分離す
る。 (7) そして、単結晶シリコン島領域２５に発光ダイオー
ド２７と、単結晶シリコン島領域２５’にホトTr２８
を、LOCOS 酸化膜による光反射層３０や中間絶縁層３１
等と共に形成し、光導波路２９を形成し、電流注入電極
３２、エミッタ電極３３を形成してモノリシックホトカ
プラが形成される。隣り合ったホトカプラ・チャンネル
はそれぞれお互いに30μｍ以上離れて形成される。
【００４６】各単結晶シリコン島２５内に形成される発
光素子、受光素子は、それぞれ隣合う発光素子間、受光
素子間の最短距離が30μm となるように配置する。これ
は、各素子間の分離を単結晶Si層２５の吸収により実施
するためで、GaAs発光素子２７から発した波長 950μm
程度の光は、Si単結晶層２５によって吸収されて減衰
し、数１式によって得られる減衰長である約30μm 進む
間に減衰するため、この距離だけ離れた素子はお互いに
干渉することがないためである。すなわち、GaAsLEDの
場合で隣り合ったチャンネルどうしの間に光反射層を持
たない場合は、チャンネル配置間隔を少なくとも30μm
確保する。このように配置することで、各チャンネルは
独立に信号を伝えることができる。
【００４７】この製法による構成は、誘電体分離層の電
気分離層２６が光分離層を兼ね、ウエハ形成と平行して
分離構造が形成できるので、工程が短くてよい。さら
に、並列構造が構成し易く、集積されたマルチチャンネ
ルホトカプラが容易に形成できる。
【００４８】（第三実施例） 図４は、電気的分離および光学的分離をSOI とトレンチ
で本発明を実現する例で、シリコン基板（支持基板）１
を用いたホトカプラ集積回路の基本的構成を示す模式的
な見取図である。この中に４個のホトカプラが並列に形
成してあり、そのうちの一つのA-A'断面図が模式的に図
５に示してある。この４個のホトカプラを配列した回路
構成は、第二実施例と同様、図３に示す回路図のように
なっている。
【００４９】ここで示す構造は、Si基板１の上に、絶縁
分離層であるSiO2絶縁層２（第一絶縁層）を介して、半
導体単結晶領域である二つのｎ型単結晶Si(n-Si)層４
０、４１が形成され、このn-Si層４０、４１の表面には
内部保護用のSiO2絶縁層４２、４３が形成されている。
そしてn-Si層４０、４１を電気的かつ光学的に分離する
ために溝部（トレンチ、第二絶縁層）４４が設けられ、
その内部の側壁に酸化膜(SiO2)が形成してあって、段差
をなくすため内部にポリSi４５が充填され、SiO2で封止
されている。また、SiO2絶縁層４２の開口部（図４では
直接見えない）にエピタキシャル成長法によりGaAs発光
ダイオード４６がヘテロ接合形成されている。これらの
発光ダイオード４６はn-Si層４０を介して、SiO2絶縁層
４２の開口部に形成された、一次側 GND電極４７に電気
的に接続されている。この一次側 GND電極４７は一次側
共通の GNDとなっており、図４に示すようにn-Si層３３
に設けられた開口部に細長い電極として形成してある。
【００５０】またGaAs発光ダイオード４６の表面には電
流注入電極４８が形成されている。n-Si層４１の内部に
はホトTr４９が４個並んで形成されている。n-Si４１の
表面に形成されたSiO2膜４３の開口部（図では直接みえ
ない）にはホトTr４９のエミッタ電極５０及び共通コレ
クタ電極５１が形成されている。この共通コレクタ電極
５１も、一次側の GND電極４７と同様に、SiO2絶縁層４
３に開口部を設けて細長い電極として形成してある。そ
れぞれのGaAs LED４６及びホトTr４９の表面にはTiO2光
導波路５２が形成されている。
【００５１】図５は図４の平面図の模式的なA-A'断面構
造である。GaAs LED４６はn-Si層４０の上にn-GaAs層５
３及びp-GaAs層５４を順次成長することにより形成して
いる。n-GaAs層５３とn-Si層４０の接合部は、詳しくは
図示しないが、オーミックな電流電圧特性を有してお
り、電流注入電極４８をプラス側、一次側 GND電極４７
をマイナス側に電圧印加することにより、GaAs LED４６
を発光させることが出来る。
【００５２】ホトTr４９はn-Si層４１の内部にアクセプ
タ及びドナーとなる不純物を、順次、拡散して形成した
p-Si領域の島５５及びその内部にn-Si領域の島５６をそ
れぞれ、ベース、エミッタとし、SOI 分離されたn-Si層
４１領域をコレクタ５１として用いている。
【００５３】TiO2光導波路５２は、GaAs LED４６のp-Ga
As層５４の表面及びホトTr４９のベースとなるp-Si領域
５５の表面の両方に接触するように形成されている。こ
れらの素子は形成される高さが異なるが、この光導波路
５２を形成したままでは段差が生じるので、やはり同様
に平坦化技術で段差を取り除く。これは余分な反射が伝
送効率を悪化させる等、信号に対して影響することを防
ぐためである。TiO2光導波路５２の周囲はSiO2絶縁層や
空気などの低屈折率の物質であるため、GaAs LED４６か
らTiO2光導波路５２へ伝達された光は、境界面に垂直も
しくはそれに近い角度で入射した成分以外は外部へ漏れ
ることなく、ホトTr４９のベースであるp-Si領域５５へ
到達する。Siの屈折率はTiO2よりも大きいため、p-Si領
域５５へ到達した光はホトTr内に伝搬し、ベース・コレ
クタ接合部で電子正孔対を生じせしめ、これがベース電
流となってホトTr４９をオン状態にする。
【００５４】GaAs LED４６の電流注入電極４８にプラス
（＋）の電位、一次側 GND電極４７にマイナス（−）の
電位を加えると正孔及び電子が注入され、p-GaAs層５４
とn-GaAs層５３の接合部で再結合するため、この接合部
で波長0.9 〜１μｍの光を発する。GaAsの屈折率が3.5
であるのに対し、TiO2の屈折率は 2.5〜2.8 であるた
め、GaAs LED４６から発した光の内、TiO2光導波路５２
との接触部に到達した光の約半分がTiO2光導波路５２の
中に伝達される。一方、SiO2絶縁層及び空気の屈折率は
各々、1.5 及び１であるため、GaAs LED４６とSiO2絶縁
層４２との接触部やGaAs LED４６の露出部に到達した光
の内の80〜90％は再びGaAs LED４６の中へ反射される。
Siの屈折率はGaAsと同様に3.5 であるため、n-Si層５５
との接合部に達した光はほとんど反射されることなく、
n-Si層５５の内部へ侵入する。
【００５５】（第四実施例） 以下の実施例においては、支持基板１における絶縁分離
層の構成を変形させた構造のものを示す。受発光素子に
ついては前述の実施例と同様な構造とすればよいので説
明と図は省略する。
【００５６】図６(a) に示す構造は、下層の第一絶縁層
２の上に単結晶SiもしくはポリSiの中間層６１があっ
て、その上に上層の第一絶縁層２’が形成されて、第一
絶縁層が二重に構成された場合である。通常、第一絶縁
層２はシリコンウエハの表面を酸化させた後にウエハ直
接接合法で埋め込む方法が利用される。二重構造の場合
は、いったんウエハ表面を酸化させて下層の第一絶縁層
２を設けたあと、さらにその上にSi単結晶をエピタキシ
ャル成長させるか、ポリSiを堆積させ（中間層６１）、
その表面に酸化膜を形成して上側の第一絶縁層２’を形
成して、その後ウエハ直接接合させて、埋め込まれた二
重の第一絶縁層を形成する。そして表面から単結晶エッ
チングと酸化膜エッチングとを繰り返して、下層側の第
一絶縁層２の上面まで溝（トレンチ）を穿ったのち、そ
の溝に酸化膜を成長させて第二絶縁層６を形成する。
【００５７】このような構造にすると、支持基板の下側
は通常同一電位となるので、発光素子側（例えば図６
(a) の３）と受光素子側（例えば図６(a) の４）との間
の部分の耐圧が一重の場合よりも分散されて耐圧が向上
する。通常、第一絶縁層の酸化膜形成は時間がかかり、
膜厚を厚くすることは実用的ではないため、耐圧を上げ
ることを膜厚を厚くすることでは対応しにくい。第二絶
縁層４０、４１の場合は、これを形成する際のトレンチ
の幅を広くすることが容易であり、耐圧を向上させるこ
とは容易である。ただ実際上、この分離溝の構造が全て
SiO2で充填されているわけではなく、トレンチの両壁が
酸化されてSiO2膜が形成されて、その内部にはポリSiが
充填されて、上面がSiO2膜で封止された構造をしている
ために、実質の耐圧は第二絶縁層の幅では決まらない場
合もある。この点に関しては以下の方法で対処できる。
【００５８】（第五実施例） さらに図６(a) の構造を第一実施例の構造と組み合わせ
て、図６(b) のように第一、第二絶縁層とも二重に（図
６(b) の２、２’、５、６）構成すれば、十分に耐圧を
向上させることができる。なお、これらの構造は耐圧の
必要性に応じて最適な構造を選択すればよい。
【００５９】（第六実施例） 第二実施例の異なるウエハ製法技術による構成の別の例
として、図７に示す構成とすることもできる。即ち、誘
電体分離法によるウエハ形成で、複数の分離用溝（Ｖ字
溝）を形成した単結晶Siウエハ表面に酸化膜を形成する
が、この酸化膜の形成を二重にする。つまり、分離溝を
形成して第一の酸化膜７３、７４を形成した後、ポリSi
７５を堆積し、さらに分離溝部分に溝を形成して再び第
二の酸化膜７３’、７４’を形成する。この二重の酸化
膜が、半導体単結晶領域を囲って分離する電気的分離手
段およびクロストーク分離手段を形成する。その後の工
程は従来の誘電体分離法による形成工程と同じで、その
上にポリSiを十分成長させて、そのポリSi層７５を平ら
にして、支持基板となる別の単結晶Siウエハ１（表面に
酸化膜２あり）を張り合わせ、そして張り合わせた側と
反対のウエハ面を削り、先に形成した溝部分の酸化膜７
３、７３’、７４、７４’の尖った先端を削る。それ
で、溝と溝とで囲まれる部分に半導体単結晶領域が残っ
て素子領域３、４となる。このようにして図７に示すよ
うな二重の絶縁層で囲まれる半導体単結晶領域３、４を
形成することができる。
【００６０】このような構成では、第一絶縁層（図７の
７３’、７４’）と第二絶縁層（図７の７３、７４）と
で分離手段が二重に構成されることになり、支持基板１
側とも分離するので、耐圧の向上に関して支持基板１側
に考慮する必要がない。また製造工程において、分離の
ための酸化膜形成が容易であり、多重化も容易である。
この場合、酸化膜を厚く成長させる構成で耐圧を上げる
ことは可能であるが、膜厚を厚くすることは時間がかか
り、実用的ではないので二重構成とすることが望まし
い。
【００６１】（第七実施例） さらにまた、絶縁層のあり方として、図８に示す構成で
もよい。即ち支持基板１側において、各素子の電気的分
離層および光反射層８０、８１がある位置に向けて支持
基板１の裏面側の、誘電体を充填したトレンチ（もしく
はＶ字溝）８２によって支持基板１を分離させる。この
トレンチ８２は、ちょうど第二絶縁層８０、８１と同じ
形状で位置的に重なるように形成する。素子領域内部の
位置に形成するのは効果がない。このようなトレンチ８
２はかなり深い溝となるため、急速にエッチングできる
ＫＯＨなどのエッチング液を用いることからＶ字状にな
る。そして形成したこの溝部分にポリイミドや低融点ガ
ラスなどの誘電体を充填して電気的に分離する。こうす
ることによって素子間の耐圧を高めることができる。な
お、このトレンチ８２の底部分、つまり第一絶縁層と接
する部分の幅は、第二絶縁層の幅以上にすることが望ま
しい。というのも、誘電体部分の厚みが厚い程、耐圧が
向上するからである。従ってこのようなトレンチ８２を
設ける場合は、第一絶縁層２の厚みを薄く形成しても良
い場合もある。
【００６２】図８で、半導体単結晶領域側の第二絶縁層
を一重のままとする場合、受発光素子間にもう一つの絶
縁層８３を設けて、支持基板１側とほぼ等しい耐圧構成
となるように設定することが望ましい。あるいは、図示
しないが、上側の第二絶縁層を図６(c) のように二重構
成としても同様である。あるいはまたこれも図示しない
が、支持基板の裏面側のＶ字溝８２の数をさらに加え
て、発光素子と受光素子との間の位置（図８の８３の下
部分）に設けても耐圧を高める効果がある。
【００６３】また、以上図６から図８で示した実施例の
構成で、同一基板に複数形成して、入力側と出力側、双
方向にホトカプラを形成することで、双方向光通信など
にも適用でき、利用範囲も広がる。さらに、図２や図４
では面発光型の発光素子を光導波路で接続する構成とし
てあるが、端面発光型の発光素子でも同様の効果をもつ
ことは言うまでもない。なお、請求項でいう発光素子と
受光素子の一組とは、発光素子一つ以上と受光素子一つ
以上との対（ペア）で、光導波路で結合されたものを言
う。
【００６４】（第八実施例） 図９は第八実施例のホトカプラ集積回路を示す図で、図
１０は図９のA-A'の断面図である。この実施例は、一つ
の発光素子に対して、４個の光起電力素子を直列に接続
した構成である。つまり、一段目の出力が二段目の入力
に接続用電極１０４、１０５、１０６で接続されるよう
にして、直列に四段接続としてあるため、光起電力は足
し算となって電圧を高く得ることができる。図９では
１：４ホトカプラチャンネルが二組形成されている構成
を示した。各素子はそれぞれ電気的分離層６と光反射層
５とで分離され、また図１０の断面図に示すように、各
発光素子は従来と同様GaAs LED９０で形成し、受光素子
は、n-Si半導体単結晶層３”と、この領域内にp-Siの島
領域１３２を形成し、そこに電極１３３を接合し（他の
電極は図９に示す）、光起電力素子９７としてある。そ
して光導波路９２をGaAsLED９０の上面から光起電力素
子９７の接合部の上部にかけて、表面のSiO2絶縁膜１１
７の上から覆うようにしてある。なお、GaAs LEDの周囲
は、Si3N4 中間絶縁層１２１が形成してあり、GaAs LED
９０を保護した構成としてあり、電流注入電極１０１の
コンタクト部は接続用の金属材料（金亜鉛合金）１２３
が用いてある。
【００６５】このように、ホトカプラの組は１：１構成
とする必要はない。そして、このような構成において、
光導波路９２、９３はそれぞれ各光起電力素子９７、９
８に並列に接続される。従って各光起電力素子９７、９
８には同量の光が導入され、各光起電力素子９７、９８
の起電力はほぼ等しく、一つの光起電力素子の４倍の光
起電力を得る。もちろん光起電力素子の個数は必要に応
じて形成すればよく、集積度が高くとれる構成であるの
で、多数形成することは容易で、光起電力による光電池
とすることができる。またこの実施例のように、一つの
発光素子から複数の受光素子へ光導波路を連続的に設け
ると、効率よく受光素子を駆動できる。
【００６６】（第九実施例） 図１１は本発明の第九実施例のホトカプラ集積回路で、
図１１(a) は模式的な平面図、図１１(b) は平面図のB-
B'の一チャンネルの模式的な断面図である。発光素子で
あるGaAs LED１４０、１４１、受光素子であるホトTr１
５２、１５３の構成は、上記の各実施例と同様であるの
で説明は省略するが、第二実施例ではホトTrのコレクタ
が共通になっていた構成であったが、この第十実施例で
は、個々のホトTrを、周囲に光分離層１５６、１５７を
形成してホトTr１５２、１５３同士を電気的かつ光学的
に分離している。そのため、等価回路は図１２に示す様
になり、ホトTr１５２、１５３のコレクタ１５４、１５
５側電位を各々、独立に選ぶことが出来る。
【００６７】発光素子であるGaAs LED１４０、１４１
は、GND 電極１４４を共通とし、それぞれの間隔が減衰
長の約30μｍ以上離れるようにして光学的分離を行い、
クロストーク防止手段としている。周囲は光反射層１４
９で覆われ、電気的分離層としても効果がある。また、
発光素子と受光素子との間の半導体単結晶領域にトレン
チ孔１４８を設け、受発光素子間の電気的分離および光
反射をさせている。この構成による分離でも、二重に素
子間を分離することになるため、他の実施例と同様の効
果がある。
【００６８】（第十実施例） 図１３は本発明の第十実施例のホトカプラ集積回路であ
る。この実施例では、受光素子にSiのpn接合により形成
された光起電力素子１７０、１７１、１７２、１７３、
１７４、１７５を用いている。発光素子は第三、第九実
施例と同じ構成で、共通のGND 電極を持ち、各発光素子
間を減衰長である約30μｍ以上離して形成してある。光
起電力素子は単独でも受光素子として利用できるが、こ
の実施例では３個の光起電力素子１７０、１７１、１７
２の組と１７３、１７４、１７５の組とをそれぞれ直列
に接続し、かつ直線的に配置して光導波路２６、２７を
直列に結合してある。
【００６９】発光素子１６１、１６２から発せられた光
は光導波路１６３、１６４内で多重に反射を繰り返して
最終的にそれぞれ三つのホトダイオードに吸収される。
このいずれのホトダイオード１７０〜１７５も、それぞ
れ分離溝１６５、１６６で独立させてあるので、このよ
うに光起電力を積み重ねることが可能である。この構成
の等価回路を図１４に示す。本発明を用いることによっ
ても、一つのチップ上に一対多数の光起電力素子を集積
することが可能となる。
【００７０】（第十一実施例） 図１５は本発明の第十一実施例のホトカプラ集積回路で
ある。第三、第九、十実施例では、発光素子側と受光素
子側の分離のため、両者の間に絶縁用の分離溝（トレン
チ）を設け、そこに低屈折率の絶縁体としてSiO2層を形
成していたが、この実施例では、この絶縁層部分である
分離溝を空洞にすることで同様の効果を得ている。これ
は分離溝１９０、１９１、１９２、１９３を形成した場
合に、その幅があまりに狭いと酸化膜１８６を形成する
際に、酸化のための酸化物質(H2O,O2 等）が十分内部ま
で行き渡らないために内部に空洞ができる場合もあり、
その場合、この空洞による凹みが生じたとしても、上部
の光導波路形成に影響なければ、以下に示すように全く
問題がない。
【００７１】即ち、空気あるいは真空の屈折率は１であ
るため、発光ダイオード１８０、１８１からｎ型単結晶
Si層３’へ伝搬した光は、分離溝１９０（および SOI分
離層２、図１５(b) ）との境界部で一部が全反射され
る。そのため、電気的な分離と同時に光学的な分離も行
うことが出来る。従って最初から分離溝１９０〜１９３
だけを形成したのみの構成としても構わないが、基板表
面保護用の酸化膜１８６を形成するまでに何らかの原因
でショートを生じる可能性を残すので、少なくとも各分
離溝内の表面は酸化膜を形成することが望ましい。しか
しながら空洞でよい点は、最初から充填工程を省略でき
る利点をも持っている。従って、各分離溝１９０〜１９
３の上部に直接、光導波路１８２、１８３を形成しても
問題はない。なお図１５(a) 平面図で、分離溝１９０〜
１９３が直接見えるように描いてあるが、図１５(b) の
ように表面はほぼ透明な酸化膜１８６の下部になって、
目視できるものの直接表面まで現れているわけではな
く、便宜上表記したに過ぎない。
【００７２】（第十二実施例） 図１６は第十二実施例のホトカプラ集積回路である。図
１５の構造に加えて、GaAs発光ダイオード２００、２０
１の周囲に分離溝２０６、２０７、２０８、２０９、２
１０を設けることにより、全ての素子間を分離し、隣接
するGaAs LED２００、２０１それぞれから発した光の廻
り込みを防止し、なおかつ入力側素子間の分離も確実に
実施する構成である。従ってこの構成は各チャンネルが
全く独立している。分離溝２０６〜２１０はSiO2絶縁層
のように充填された図として描いてあるが、図１５と同
様に空洞構成でも構わない。本実施例も前述の他の実施
例と同様な構造であり、発光素子、受講素子ともに基板
から分離させているので、より確実な耐圧性がある。
【００７３】（第十三実施例） 図１７(a) は、光導波路２２５を左右の二手方向にのば
して、一つの発光素子と二つの受光素子対（２２１、２
２２の組と２２３、２２４の組、計４個の受光素子）と
で受発光素子対を形成した場合の模式図で、図１７(b)
はその等価回路図である。この場合も中央に位置する発
光素子２２０から発せられた光は、光導波路２２５によ
って二手方向に別れてそれぞれの受光素子対に伝えられ
る。それぞれの素子の周囲は絶縁層２４０、２４１、２
４２で囲んであり、さらに発光素子と受光素子対とを電
気分離層２４３、２４４で分離して耐圧を高めてある。
二つの受光素子対は図１３と同様な１：２の直列接続構
成としてある。もちろん受光素子それぞれを単独構成と
しても良い。そして必要によっては光導波路の延びる方
向を直角方向としても構わない。従って、結合される受
光素子が多くなればなる程光量が分散されるが、発光素
子から直角な三方向に光導波路が延びる構成（図示しな
い）でも構わない。
【００７４】（第十四実施例） 図１８は、最も集積化によって高い付加価値が得られる
ものとして、ホトカプラと周辺回路とを１チップ化した
例を示した模式的な外観図である。周辺回路２５０と２
５１はそれぞれ電気分離膜２５２、２５３によって周囲
および基板から分離されて、それぞれ分離された内部に
コンタクト用の電極２５４が設けられている。そして回
路２５０側から回路２５１に向かってホトカプラが形成
されている。すなわち回路２５０側に発光素子２６０を
設け、回路２５１側に受光素子２６１を設けて、その間
に光導波路２６２を形成する。図１８では、同様なチャ
ンネルが並列してもう一つ描いてある。
【００７５】また、回路２５１側から同様に回路２５０
側へもホトカプラチャンネル（発光素子２６３、受光素
子２６４）が設けられていて、回路２５０と回路２５１
間で双方向に信号がやり取りできる構成となっている。
図１８では往復チャンネルがそれぞれ往２チャンネル、
復１チャンネルしか描いてないが、前述の実施例のよう
に、それぞれのホトカプラチャンネルを独立して集積す
ることができるので、必要なだけ往復チャンネルを形成
できる。
【００７６】以上の実施例に示すように、本発明では、
同一基板上に形成された複数組の受発光素子対相互間に
クロストーク防止手段が講じられているため、モノリシ
ック・マルチチャンネル・ホトカプラ、周辺回路集積化
ホトカプラ、モノリシック・双方向ホトカプラを形成で
き、ＦＡ用等ノイズの乗りやすい環境での多チャンネル
の並列的電気的絶縁にも利用することができる。クロス
トークの防止は、とりわけ請求項２の構成では、光の反
射によって集積度を高めることができ、また請求項３の
構成では、光の吸収によってクロストークが防止され
る。
【図面の簡単な説明】
【図１】本発明を適用した第一実施例の模式的な構成平
面図及び断面図。
【図２】第二実施例の模式的な外観構成図および断面
図。
【図３】第二実施例の等価回路図。
【図４】第三実施例の模式的な外観構成図。
【図５】図４のＡ−Ａ’断面を示す模式的構成図。
【図６】第四実施例、第五実施例として分離層の構成を
示す模式的構成図。
【図７】第六実施例として分離層の構成を示す模式図。
【図８】第七実施例として分離層の構成を示す模式図。
【図９】第八実施例を示す模式的な構成図。
【図１０】図９のＡ−Ａ’断面を示す模式的な構成図。
【図１１】第九実施例の模式的な説明図。
【図１２】第九実施例の等価回路図。
【図１３】第十実施例の模式的な構造を示す説明図。
【図１４】第十実施例に示す構成の等価回路図。
【図１５】第十一実施例の模式的な構成と等価回路を示
す説明図。
【図１６】第十二実施例の模式的な構成正面図および断
面図。
【図１７】第十三実施例の構成を示す模式的な説明図。
【図１８】第十四実施例のホトカプラと周辺回路とを１
チップ化した模式的な構造を示す説明図。
【符号の説明】
１ Si基板（支持基板） ２ SiO2絶縁層（SOI 分離層) ３、３’、３” n-Si層（半導体単結晶層） ４ 高濃度拡散層 ５ SiO2絶縁層（光反射層） ６ SiO2電気絶縁層（電気的分離層） ７ GaAs LED（発光素子） ８ エミッタ ９’ 共通エミッタ電極 １０’ コレクタ電極 １１ ホトトランジスタ（受光素子） １２ TiO2光導波路 １３ 酸化チタン(TiO2)光導波路 １４ LOCOS 光反射層 １５ コンタクト孔 １６ 電流注入電極 １７ 表面保護膜 １８ 一次側ＧＮＤ電極 ２１ Si基板 ２２ SiO2絶縁層（SOI 分離層) ２３ 多結晶Si層 ２６ SiO2電気絶縁層（誘電体分離） ３２ 電流注入電極 ３３ エミッタ電極 ３４ 共通コレクタ電極 ６１ 多結晶Si層 ７３、７３’、７４、７４’誘電体分離層（SiO2層） ８０、８１、８３ SiO2絶縁層 ８２ 誘電体分離層（トレンチまたはＶ字溝） ９０、９１ GaAs LED ９２、９３ 酸化チタン(TiO2)光導波路 ９７、９８ 光起電力素子 １０１、１０８ 電流注入電極 １０３、１１０ GND 電極 １０２、１０９ 電流取り出し電極 １０７、１１４ 二次側GND 電極 １０４、１０５、１０６ 接続用電極 １１１、１１２、１１３ 接続用電極 １３０ n-GaAs層 １３１ p-GaAs層 １３２ p-Si層 １４０、１４１ GaAs LED １４４ GND 電極 １４６、１４７ TiO2光導波路 １４８ トレンチ孔（電気的分離および光反射） １４９ 光反射層 １５２、１５３ ホトトランジスタ １５６、１５７ 光分離層 １５８、１５９ エミッタ電極 １６０ SiO2絶縁層 １６１、１６２ GaAs LED １６３、１６４ TiO2光導波路 １６５、１６６ 光分離層 １７０、１７１、１７２ 光起電力素子 １７３、１７４、１７５ 光起電力素子 １８０、１８１ GaAs LED １８４、１８５ 光起電力素子 １８６ SiO2絶縁層 １９０、１９１ 分離溝（空洞） １９２、１９３ 分離溝（空洞） ２００、２０１ GaAs LED ２０２ 酸化チタン(TiO2)光導波路 ２０４、２０５ ホトトランジスタ ２０６、２０７ SiO2絶縁層（光反射層） ２０９、２１０ SiO2絶縁層（光反射層） ２０８ SiO2絶縁層（電気分離層） ２２１、２２２ GaAs LED（発光素子） ２２３、２２４ GaAs LED（発光素子） ２２５ 酸化チタン(TiO2)光導波路 ２４１、２４２ SiO2光反射層 ２４３、２４４ SiO2電気絶縁層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 粟野 直実 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 特開 平４−323879（ＪＰ，Ａ) 特開 平５−267714（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/12

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】支持基板と、前記支持基板に形成され、単
    結晶の半導体からなる半導体単結晶領域と、 前記半導体単結晶領域に形成され、入力される入力電気
    信号に応じて光を発する発光素子、前記半導体単結晶領
    域に形成され前記発光素子の発した光を受光して出力電
    気信号を出力する受光素子、および前記発光素子から前
    記受光素子に渡って形成され前記発光素子と前記受光素
    子とを光学的に結合する光導波路、で構成される複数の
    チャンネルと、 少なくとも、前記半導体単結晶領域の前記チャンネルに
    おける前記発光素子と前記受光素子との間に形成され、
    各チャンネル内において前記発光素子と前記受光素子と
    を電気的に分離する電気的分離手段と、 前記半導体単結晶領域における前記複数のチャンネルの
    相互間に形成され、前記チャンネルの相互間でクロスト
    ークを防止するクロストーク防止手段とを有し、前記ク
    ロストーク防止手段は、前記複数のチャンネルの相互間
    に形成され、前記複数のチャンネルの相互間の最短距離
    が、 【数 １】 減衰長 ＝（発光素子の発光波長）／４π×（光吸収部材の消衰係数） で表される減衰長以上となるように形成された光吸収領
    域であること を特徴とする半導体装置。
  2. 【請求項２】支持基板と、 前記支持基板に形成され、単結晶の半導体からなる半導
    体単結晶領域と、 前記半導体単結晶領域に形成され、入力される入力電気
    信号に応じて光を発する発光素子、前記半導体単結晶領
    域に形成され前記発光素子の発した光を受光して出力電
    気信号を出力する受光素子、および前記発光素子から前
    記受光素子に渡って形成され前記発光素子と前記受光素
    子とを光学的に結合する光導波路、で構成される複数の
    チャンネルと、 少なくとも、前記半導体単結晶領域の前記チャンネルに
    おける前記発光素子と前 記受光素子との間に形成され、
    各チャンネル内において前記発光素子と前記受光素子と
    を電気的に分離する電気的分離手段と、 前記半導体単結晶領域における前記複数のチャンネルの
    相互間に形成され、前記チャンネルの相互間でクロスト
    ークを防止するクロストーク防止手段とを有し、前記電
    気的分離手段は、前記半導体単結晶領域における前記チ
    ャンネルの前記発光素子と前記受光素子との間に形成さ
    れた、絶縁膜もしくは誘電体からなる第一の分離膜と、
    前記支持基板と前記半導体単結晶領域との間に形成され
    た絶縁膜もしくは誘電体膜からなる第二の分離膜とを有
    する電気的分離膜で構成され、前記第一の分離膜は、半
    導体単結晶領域の表面側から前記第二の分離膜に達する
    ように形成されることを特徴とする半導体装置。
  3. 【請求項３】支持基板と、 前記支持基板に形成され、単結晶の半導体からなる半導
    体単結晶領域と、 前記半導体単結晶領域に形成され、入力される入力電気
    信号に応じて光を発する発光素子、前記半導体単結晶領
    域に形成され前記発光素子の発した光を受光して出力電
    気信号を出力する受光素子、および前記発光素子から前
    記受光素子に渡って形成され前記発光素子と前記受光素
    子とを光学的に結合する光導波路、で構成される複数の
    チャンネルと、 少なくとも、前記半導体単結晶領域の前記チャンネルに
    おける前記発光素子と前記受光素子との間に形成され、
    各チャンネル内において前記発光素子と前記受光素子と
    を電気的に分離する電気的分離手段と、 前記半導体単結晶領域における前記複数のチャンネルの
    相互間に形成され、前記チャンネルの相互間でクロスト
    ークを防止するクロストーク防止手段とを有し、前記半
    導体単結晶領域は、前記チャンネルを構成する前記発光
    素子が形成される発光素子用領域と、前記チャンネルを
    構成する前記受光素子が形成される受光素子用領域とか
    らなり、 前記電気的分離手段は、前記発光素子用領域および前記
    受光素子用領域をそれぞれ取り囲むように形成された、
    絶縁膜もしくは誘電体膜からなる電気的分離膜と、それ
    ら電気的分離膜の間を充填して支持基板の一部を構成す
    る、熱膨張率が半 導体単結晶領域に近い、もしくは略同
    一の充填領域からなることを特徴とする半導体装置。
  4. 【請求項４】前記電気的分離膜の一部、もしくは全部を
    二重以上の構成として、電気的分離を行ったことを特徴
    とする請求項２又は請求項３に記載の半導体装置。
  5. 【請求項５】前記電気的分離膜が酸化シリコン(SiO 2 )
    またはシリカガラスであることを特徴とする請求項４に
    記載の半導体装置。
  6. 【請求項６】前記クロストーク防止手段は、前記半導体
    単結晶領域における前記複数のチャンネルの相互間に形
    成された、光学的な屈折率が前記半導体単結晶領域より
    も小さい光反射層であることを特徴とする請求項２ない
    し請求項５の何れか１項に記載の半導体装置。
  7. 【請求項７】前記光反射層は、前記電気的分離膜で構成
    されることを特徴とする請求項６に記載の半導体装置。
  8. 【請求項８】前記光反射層が酸化シリコン(SiO 2 ) もし
    くはシリカガラスまたは空隙であることを特徴とする請
    求項６に記載の半導体装置。
  9. 【請求項９】前記光導波路は、前記発光素子発光波長に
    おける光学的な屈折率が１よりも大きい透明材料で構成
    されることを特徴とする請求項１ないし請求項８の何れ
    か１項に記載の半導体装置。
  10. 【請求項１０】前記半導体単結晶領域がシリコンで、前
    記発光素子が、その上にヘテロ接合で形成された砒化ガ
    リウム(GaAs)発光ダイオードであることを特徴とする請
    求項１ないし請求項９の何れか１項に記載の半導体装
    置。
  11. 【請求項１１】前記半導体単結晶領域がシリコンで、前
    記発光素子が、シリコン(Si)用いたホトトランジスタあ
    るいはホトダイオードあるいはホトサイリスタあるいは
    ホトトライアックあるいは光起電力素子であることを特
    徴とする請求項１ないし請求項１０の何れか１項に記載
    の半導体装置。
  12. 【請求項１２】支持基板と、 前記支持基板に形成され、単結晶の半導体からなる半導
    体単結晶領域と、 前記半導体単結晶領域に形成され、入力される入力電気
    信号に応じて光を発する発光素子、前記半導体単結晶領
    域に形成され前記発光素子の発した光を受光して出力電
    気信号を出力する受光素子、および前記発光素子から前
    記受光素子に渡って形成され前記発光素子と前記受光素
    子とを光学的に結合する光導波路、で構成される複数の
    チャンネルと、 少なくとも、前記半導体単結晶領域の前記チャンネルに
    おける前記発光素子と前記受光素子との間に形成され、
    各チャンネル内において前記発光素子と前記受光素子と
    を電気的に分離する電気的分離手段と、 前記半導体単結晶領域における前記複数のチャンネルの
    相互間に形成され、前記チャンネルの相互間でクロスト
    ークを防止するクロストーク防止手段とを有し、前記光
    導波路が、窒化シリコン(Si 3 N 4 ) 膜もしくは酸化チタン
    (TiO 2 ) 膜あるいは砒素ガラス(As 2 Se 3 ,As 2 S 3 )である
    ことを特徴とする半導体装置。
  13. 【請求項１３】支持基板と、 前記支持基板に形成され、複数の発光素子用領域と複数
    の受光素子用領域とからなる半導体単結晶領域と、 前記半導体単結晶領域に形成され、隣合う前記複数の発
    光素子用領域の相互間、隣合う前記複数の受光素子用領
    域の相互間、及び前記複数の発光素子用領域と前記複数
    の受光素子用領域との間を電気的かつ光学的に分離する
    絶縁分離層と、前記複数の発光素子用領域の各々の前記
    発光素子用領域に形成され、光を発する発光素子と、 前記複数の受光素子用領域の各々の前記受光素子用領域
    に形成され、前記発光素子の発した光を受光する受光素
    子と、 前記複数の発光素子用領域の内の任意の発光素子用領域
    の前記発光素子から、前記複数の受光素子用領域の内の
    任意の受光素子用領域の前記受光素子に渡って形成さ
    れ、前記任意の発光素子用領域の発光素子と前記任意の
    受光素子用領域の受光素子とを光学的に結合する複数の
    光導波路とを有することを特徴とする半導体装置。
JP27447594A 1994-03-23 1994-10-12 半導体装置 Expired - Fee Related JP2985691B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP27447594A JP2985691B2 (ja) 1994-03-23 1994-10-12 半導体装置
DE19510631A DE19510631B4 (de) 1994-03-23 1995-03-23 Halbleiterbauelement
US08/691,416 US5629534A (en) 1994-03-23 1996-08-02 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7985894 1994-03-23
JP6-79858 1994-03-23
JP27447594A JP2985691B2 (ja) 1994-03-23 1994-10-12 半導体装置

Publications (2)

Publication Number Publication Date
JPH07312443A JPH07312443A (ja) 1995-11-28
JP2985691B2 true JP2985691B2 (ja) 1999-12-06

Family

ID=26420851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27447594A Expired - Fee Related JP2985691B2 (ja) 1994-03-23 1994-10-12 半導体装置

Country Status (3)

Country Link
US (1) US5629534A (ja)
JP (1) JP2985691B2 (ja)
DE (1) DE19510631B4 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205223A (ja) * 1995-11-24 1997-08-05 Denso Corp 半導体装置
JP2817703B2 (ja) * 1996-04-25 1998-10-30 日本電気株式会社 光半導体装置
US6194253B1 (en) 1998-10-07 2001-02-27 International Business Machines Corporation Method for fabrication of silicon on insulator substrates
GB9907655D0 (en) * 1999-04-01 1999-05-26 Secr Defence A photonic crystal fibre and a method for its production
KR100302144B1 (ko) 1999-08-05 2001-11-01 고한준 실리콘온인슐레이터 광도파로를 이용한 커넥터형 광트랜시버
DE19962442A1 (de) * 1999-12-22 2001-07-12 Micronas Gmbh Verfahren zum Herstellen einer optischen Sende- und Empfangseinrichtung und danach hergestellte optische Sende- und Empfanseinrichtung
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US6640021B2 (en) 2001-12-11 2003-10-28 International Business Machines Corporation Fabrication of a hybrid integrated circuit device including an optoelectronic chip
EP1335507B1 (en) * 2002-01-31 2005-09-14 STMicroelectronics S.r.l. Insulating method and device to obtain an excellent galvanic insulation between two low voltage electronic devices in an integrated opto-isolator
US20060016994A1 (en) * 2004-07-22 2006-01-26 Suresh Basoor System and method to prevent cross-talk between a transmitter and a receiver
US7242027B2 (en) * 2004-08-13 2007-07-10 Paul Steven Schranz Light emitting and image sensing device and apparatus
US7521719B2 (en) * 2004-08-13 2009-04-21 Paul Steven Schranz Light emitting and image sensing device and apparatus
KR100587019B1 (ko) * 2005-02-25 2006-06-08 삼성전기주식회사 모니터용 포토다이오드 일체형 발광 다이오드 패키지
JP4359263B2 (ja) 2005-05-18 2009-11-04 ローム株式会社 半導体発光装置
JP2006351859A (ja) 2005-06-16 2006-12-28 Sharp Corp 光結合装置の製造方法
DE112005003825A5 (de) * 2005-12-19 2008-11-20 Siemens Aktiengesellschaft Anordnung zur Signalübertragung
JP5003013B2 (ja) * 2006-04-25 2012-08-15 株式会社日立製作所 シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。
JP5381280B2 (ja) * 2009-04-23 2014-01-08 オムロン株式会社 光結合装置
JP2011233565A (ja) * 2010-04-23 2011-11-17 Sanken Electric Co Ltd 光結合装置及びその製造方法
KR100997111B1 (ko) * 2010-08-25 2010-11-30 엘지전자 주식회사 태양 전지
CN103380502B (zh) * 2011-03-24 2016-10-12 株式会社村田制作所 发光元件用基座基板以及led器件
WO2013015379A1 (ja) * 2011-07-28 2013-01-31 京セラ株式会社 受発光素子およびそれを備えたセンサ装置
JP5985452B2 (ja) 2013-09-12 2016-09-06 株式会社東芝 半導体装置
FR3011383B1 (fr) * 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
EP2881753B1 (en) * 2013-12-05 2019-03-06 ams AG Optical sensor arrangement and method of producing an optical sensor arrangement
EP2881983B1 (en) 2013-12-05 2019-09-18 ams AG Interposer-chip-arrangement for dense packaging of chips
US9395491B2 (en) 2014-02-05 2016-07-19 Aurrion, Inc. Shielding regions for photonic integrated circuits
ITUB20152264A1 (it) 2015-07-17 2017-01-17 St Microelectronics Srl Dispositivo ad emissione di luce in silicio poroso e relativo metodo di fabbricazione
FR3041153B1 (fr) * 2015-09-10 2018-07-27 Aledia Dispositif electroluminescent a capteur de lumiere integre
US9972683B2 (en) 2015-10-27 2018-05-15 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US10276490B2 (en) 2017-07-20 2019-04-30 Avago Technologies International Sales Pte. Limited Isolation devices with faraday shields
JP7039411B2 (ja) 2018-07-20 2022-03-22 株式会社東芝 光検出器、光検出システム、ライダー装置及び車

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3914137A (en) * 1971-10-06 1975-10-21 Motorola Inc Method of manufacturing a light coupled monolithic circuit by selective epitaxial deposition
JPS4969095A (ja) * 1972-11-08 1974-07-04
JPS5278392A (en) * 1975-12-25 1977-07-01 Nec Corp Optical semiconductor device
JPS5466788A (en) * 1977-08-09 1979-05-29 Omron Tateisi Electronics Co Photo coupler
JPS57104279A (en) * 1980-12-19 1982-06-29 Fujitsu Ltd Photo isolator
JPS58168284A (ja) * 1982-03-30 1983-10-04 Nec Corp 多連光結合素子
JPS6068678A (ja) * 1983-09-26 1985-04-19 Oki Electric Ind Co Ltd 光結合半導体装置
JPS6083383A (ja) * 1983-10-14 1985-05-11 Nec Corp 多チヤンネル光結合半導体装置
DE3633181C2 (de) * 1986-09-30 1998-12-10 Siemens Ag Reflexlichtschranke
JPH04323879A (ja) * 1991-04-23 1992-11-13 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH05267714A (ja) * 1992-03-23 1993-10-15 Yokogawa Electric Corp フォトカプラ

Also Published As

Publication number Publication date
DE19510631A1 (de) 1995-09-28
JPH07312443A (ja) 1995-11-28
US5629534A (en) 1997-05-13
DE19510631B4 (de) 2012-06-14

Similar Documents

Publication Publication Date Title
JP2985691B2 (ja) 半導体装置
KR100244048B1 (ko) 광반도체 장치 및 그의 제조방법
US5994204A (en) Silicon-glass bonded wafers
EP1350290B1 (en) Silicon wafer with embedded optoelectronic material for monolithic oeic
US7989822B2 (en) Optocoupler using silicon based LEDs
US5610412A (en) Semiconductor light emitting device with depletion layer
US5466948A (en) Monolithic silicon opto-coupler using enhanced silicon based LEDS
US6916673B2 (en) Method for producing an optical transmitting and receiving device and a transmitting and receiving device produced according to said method
US5838174A (en) Photocoupler having element isolation layers for low cross-talk low stress and high break down voltage
KR19990028562A (ko) 단일칩 선형 광커플러
JPH0258878A (ja) 半導体受光素子アレイ
US6008506A (en) SOI optical semiconductor device
CN100433341C (zh) 半导体光接收器件
CN117406337A (zh) 基于晶片到晶圆键合的异质光电融合集成系统
JPH06342932A (ja) フォトカプラ
KR100550417B1 (ko) 양방향 광통신용 소자 및 그의 제조 방법
JPH0936413A (ja) 光結合半導体装置
JPH06268254A (ja) 半導体装置
JP2850766B2 (ja) 半導体装置
KR100459897B1 (ko) 복합소자 및 이를 채용한 광전송모듈
CN118099336B (zh) Micro LED显示芯片及其制备方法
JPH03101173A (ja) フオトカプラー
JPH0669489A (ja) 光電集積回路
JPH04323879A (ja) 半導体装置及びその製造方法
EP1892772A2 (en) Multi-channel photocoupling device and producing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees