KR100244048B1 - 광반도체 장치 및 그의 제조방법 - Google Patents
광반도체 장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR100244048B1 KR100244048B1 KR1019970015690A KR19970015690A KR100244048B1 KR 100244048 B1 KR100244048 B1 KR 100244048B1 KR 1019970015690 A KR1019970015690 A KR 1019970015690A KR 19970015690 A KR19970015690 A KR 19970015690A KR 100244048 B1 KR100244048 B1 KR 100244048B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- insulating layer
- region
- light
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 133
- 230000003287 optical effect Effects 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 57
- 229910052814 silicon oxide Inorganic materials 0.000 description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 43
- 229910052710 silicon Inorganic materials 0.000 description 43
- 239000010703 silicon Substances 0.000 description 43
- 239000000758 substrate Substances 0.000 description 28
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035236—Superlattices; Multiple quantum well structures
- H01L31/035254—Superlattices; Multiple quantum well structures including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table, e.g. Si-SiGe superlattices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Electromagnetism (AREA)
- Biophysics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
제 1 반도체 층 (1) 과, 이 제 1 반도체 층과 다른 굴절율을 갖는 제 1 절연층 (2) 과, 높게 도핑된 제 2 반도체 층 (3) 과, 제 3 반도체 층 (4) - 상기 층 (1,2, 3, 4) 이 순서대로 적층됨 - 제 1 절연층에 도달하여 소자 형성영역을 이루는 소자 격리영역 (5) 과 - 상기 소자형성 영역에는 제 2 반도체 층까지 이르는 리세스가 형성되어 있음 - 리세스의 내측벽을 덮는 제 2 절연층 (6) 과, 하나 이상의 양자우물 층 (8) 과 접촉층 (10) 을 가지며 상기 리세스안에 형성되는 다층구조와, 제 2 반도체 층까지 도달하는 접속영역 (14-1,14-2) 과, 이 접속영역에 형성되는 제 1 전극 (13-1a, 13-1b) 과, 접촉층에 형성되는 제 2 전극 (13-2a, 13-2b) 및, 리세스 외부에 형성되는 광불투성 영역 (11, 11a) 을 포함하는 광반도체가 제공된다.
Description
본 발명은 SOI 기판를 사용하여 제조되는 광반도체 장치에 관한 것으로, 구체적으로 말하면, 빛을 SOI 기판면에 수직으로 방출 또는 받아들일 수 있는 면발광형 발광소자 및 면수광형 소자와 같은 면형 광반도체 장치에 관한 것이다.
광통신용으로 사용되는 집적회로로서는, Ⅲ-Ⅴ 계 화합물을 이용한 광송수신모듈과 광전송용 트랜시버가 사용되고 있다. 예컨데, InGaAsP/InP 레이저 다이오드 (LD) 칩과 이 칩을 작동시키기 위한 회로를 포함하는 실리콘 IC 를 갖는 광통신 모듈 및, InGaAs/InP 핀 포토 다이오드 (PD) 칩과 신호 증폭기를 포함하는 실리콘 IC 를 갖는 광통신 모듈이 사용되고 있다. 또한, LD 칩, PD 칩, 광통신용 구동회로 및 광수신용 증폭회로를 포함하는 실리콘 IC 를 갖는 광통신용 트랜시버가 사용되고 있다.
제조비를 줄이기 위해서는, 실리콘 프로세스를 상기 장치들에 적용할 수 있는 것이 바람직하다. 따라서, LD, PD 및 IC 를 일체화시킨 Si-OEIC 를 실현시키기 위해 SiGe 를 이용한 광반도체 장치에 대한 연구개발이 이루어지고 있다.
예컨데, Q.Mi 등에 의한 “Room-temperature 1.3㎛ electroluminescence from strained Si1-xGeX/Si quantum wells”Vol.60,No.25,June 1992,pp.3177-3179 에서, 실리콘 기판에 형성된 Si/SiGe 초격자층을 갖는 메자형 (mesa-type) 다이오드에 실온에서 전기-광변환이 일어남이 보고되고 있다.
다른 예로서는, 일본 특개소 62-66668 에서, Si/SiGe 초격자층을 갖는 일체화된 회로 및 레이저 다이오드, 포토 다이오드 또는 포토 트랜지스터가 동일한 기판상에 형성된 Si-OEIC 가 소개되어 있다.
이들 장치는, Si 및 SiGe 을 교대로 적층시킨 초격자 구조를 발광부 또는 수광부로 성장시킨 후에, 전극이 되는 고농도 불순물층을 성장시켜 메자형으로 엣칭함으로써 형성된다. 초격자 구조를 채용함으로써, SiGe 로 된 광흡수층의 전체 두께를 증가시킬 수 있어 전기-광변환 효율이 향상되게 된다.
도 1 에는, Q.Mi 등에 의한 발광소자의 전기-광변환 측정 장치가 도시되어 있다. 도시된 장치는, N 형 실리콘 기판 (101) 상에 N+형 에피텍시얼 층 (103) 을 성장시키고, 이 N+형 에피텍시얼 층 (103) 에, 도핑되지 않은 실리콘 에피텍시얼 층 (107), Si/Si0.65Ge0.35초격자층 (108), 도핑되지 않은 실리콘 버퍼층 (109) 및 P+형 접촉층 (110) 을 이 순서대로 형성하며, 결과물을 메자형으로 엣칭시켜 N+형 에피텍시얼 층 (103) 을 두께 방향으로 엣칭시키고, 다음에 결과물을 산화 실리콘막 (112) 으로 피복하며, 산화 실리콘막 (112) 이 있는 P 및 N 영역에 홀을 형성하고, 다음에 P 및 N 영역에 전극 (113-1, 113-2) 을 각각 형성함으로써 만들어진다. 이렇게 해서 완전한 다이오드가 되는 것이다. 도시된 장치 또는 다이오드는 전기-광변환을 수행하여, pn 접합에 순방향 전압이 가해지면 1.3㎛ 의 파장을 갖는 빛이 방출된다.
도 2 는, 상기 일본 특개소 62-66668 호에 소개된 Si-OEIC 에서의 발광부와 수광부에 대한 단면도이다. 이 장치는, 실리콘 기판 (201) 위에 N 형 실리콘 층 (222) 과 Si/SiGe 초격자층 (208) 및 p 형 실리콘 층 (223) 을 순차적으로 성장시키며, 층 (223, 208, 222) 을 메자형으로 엣칭하고, 또한 발광부와 수광부를 서로 분리하기 위한 실리콘 기판 (201) 을 엣칭하며, 엣칭으로 형성된 홀들을 산화 실리콘으로 채워 실리콘 기판 (201) 에 소자 격리영역 (221) 을 형성하고, 결과물을 질화 실리콘 막 (224) 으로 피복하며, N 형 실리콘 층 (222) 과 전기접속되는 하부 전극 (213-1a, 213-1b) 및 p 형 실리콘 기판 (223) 상에서 이와 전기접속되는 상부 전극 (213-2a, 213-2b) 을 형성함으로써 만들어진다.
도 1 및 2 에 도시된 종래의 소자는 다음과 같은 문제점을 갖는다. Q.Mi 등이 제시한 발광소자 (도 1) 는 일반적인 면형 발광소자에서 기대되는 발광효율을 갖지 못한다. 그 이유는, Si/Si0.65Ge0.35초격자층 (108) 밑에 N+형 실리콘 층 (103) 만이 제공되며, 이 N+형 실리콘 층 (103) 만으로는 반사층으로서 충분히 기능할 수 없기 때문이다.
또한, 도 1 및 2 에 도시된 발광소자 및 수광소자가 메자형으로 구성되어 있기 때문에, 실리콘 기판에 큰 스텝(step)들이 형성되는 것은 불가피하다. 이러한 스텝은, 동일한 칩에 발광 및 수광소자들과 함께 내부회로를 형성하는 것을 어렵게 만든다. 그 이유는, 집적도를 쉽게 이루기 위해서는 내부회로에 사용되는 트랜지스터는 평면 구조를 갖는 것이 바람직하기 때문이다. 그러나, 트랜지스터가 평면 구조로 만들어지면, 동일한 제조 공정으로 면형 트렌지스터와 메자형 발광 및 수광소자를 형성하는 것이 어렵게 된다.
본 발명의 목적은, 개선된 전기-광 및/또는 광-전기 변환효율을 갖는 면형 광반도체 장치를 제공하는 것이다.
본 발명의 다른 목적은, 소자들을 광학적으로 서로 절연시키면서 동일한 칩상에 발광 및 수광 소자를 집적시킬 수 있는 면형 광반도체 장치를 제공하는 것이다.
도 1 은 종래의 발광소자를 도시하는 단면도.
도 2 는 종래의 광 집적회로를 도시하는 단면도.
도 3a 은 본 발명의 제 1 실시예에 따른 광반도체 장치의 평면도.
도 3b 는 도 3a 에서 선 B-B 을 따라 취한 단면도.
도 3c 는 도 3a 에서 선 C-C 을 따라 취한 단면도.
도 4a 내지 4e 는 본 발명의 제 1 실시예에 따른 광반도체 장치의 제조 단계를 보여주는 단면도.
도 5a 는 제 3 절연층의 두께와 반사율과의 관계를 보여주는 그래프.
도 5b 는 제 1 절연층의 두께와 반사율과의 관계를 보여주는 그래프.
도 6a 는 본 발명의 제 2 실시예에 따른 광반도체 장치의 평면도.
도 6b 는 도 6a 에서 선 B-B 을 따라 취한 단면도.
도 6c 는 도 6a 에서 선 C-C 을 따라 취한 단면도.
도 7 은 제 1 실시예의 제 1 변형예에 따른 광반도체 장치의 단면도.
도 8 은 제 1 실시예의 제 2 변형예에 따른 광반도체 장치의 단면도.
도 9 는 제 1 실시예의 제 3 변형예에 따른 광반도체 장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 제 1 반도체 층 2 : 제 1 절연층
3 : 제 2 반도체 층 4 : 제 3 반도체 층
5 : 소자격리 영역 6 : 제 2 절연층
8 : 양자우물 층 10 : 접촉층
11, 11a : 광불투성 영역 13-1a, 13-1b : 제 1 전극
13-2a, 13-2b : 제 2 전극
14-1, 14-2 : 접속영역 22 : 리세스
본 발명의 일 태양에 따르면, (a) 제 1 반도체 층; (b) 상기 제 1 반도체 층에 높게 도핑되는 제 2 반도체 층; (c) 소자 형성 영역을 이루는 소자격리 영역; (d) 하나 이상의 양자 우물층과 이 양자 우물층에 형성된 접촉층을 갖는 다층구조; (e) 상기 제 2 반도체 층에 형성되는 제 1 전극; 및 (f) 상기 접촉층에 전기적으로 접속되어 형성되는 제 2 전극을 갖는 광반도체 장치에 있어서, (g) 상기 제 2 반도체 층에 형성되어 제 1 도전성을 갖는 제 3 반도체 층; (h) 상기 제 3 반도체 층의 상부표면에서 시작하여 제 2 반도체 층의 상부 표면까지 이르는 깊이를 갖는 접속영역; 및 다음의 (i),(j) 및 (k) 중 하나: (i) 제 1 반도체 층과는 다른 굴절율을 가지며, 제 1, 2 반도체 층 사이에 형성되는 제 1 절연층; (j) 리세스의 내부 측벽을 덮는 제 2 절연층; 및 (k) 상기 리세스의 외측에 형성되며, 제 3 반도체 층의 상부 표면에서 시작하여 제 1 절연층의 상부 표면까지 이르는 깊이를 갖는 광불투성 영역을 포함하는 것을 특징으로 한다. 상기 소자격리 영역은 제 3 반도체 층의 상부 표면에서 시작하여 제 1 절연층의 상부 표면까지 이르는 깊이를 가지며, 또한 제 3 반도체 층의 상부 표면에서 시작하여 제 2 반도체 층의 상부 표면까지 이르는 리세스가 형성되어 있다. 상기 제 1 전극은 접속영역에 전기접속되어 형성된다. 다층 구조는 상기 리세스 안에 형성된다.
또한 광반도체 장치는, 제 2 반도체 층과 양자우물 층 사이에 형성되는 제 1 버퍼층과, 양자우물 층과 접촉층 사이에 형성되는 제 2 버퍼층을 포함한다.
제 1 절연층은, 양자우물 층과 관련한 파장을 갖는 빛에 대하여 제 2 반도체 층에 대한 굴절율에 따라 결정되는 두께를 가질 수 있다 제 1 절연층은 바람직하게 0.15㎛ 내지 0.30㎛ 의 두께를 가지며, 더욱 바람직하게는 0.20㎛ 내지 0.25㎛ 의 두께를 갖는다.
제 1 절연층은 제 1 반도체 층 위의 전체에 걸쳐 형성할 수 있으며, 또는 제 1 반도체 층 위에 부분적으로 형성할 수도 있는데, 이 경우, 제 1 절연층은 적어도 다층구조 밑에 형성하는 것이 바람직하다.
또한, 광반도체 장치는 결과물을 덮는 제 3 절연층을 포함하며, 이 경우, 제 1, 2 전극은 제 3 절연층을 통과하여 밖으로 노출된다. 제 3 절연층은 0.15㎛ 내지 0.30㎛ 의 두께를 가지며, 더욱 바람직하게는 0.20㎛ 내지 0.25㎛ 의 두께를 갖는다.
양자우물 층은 Si1-XGeX/Si 초격자층으로 형성된다 (0＜x＜1).
상기 광불투성 영역은 소자형성 영역 외부 또는 내부에 형성할 수 있다. 소자형성 영역 내부에 형성할 경우에는, 광불투성 영역은 한 접속영역으로 기능할 수 있도록 금속으로 만드는 것이 좋은데, 이 경우 다른 접속영역은 만들 필요가 없다. 광불투성 영역은 텅스텐과 같은 고융점 금속으로 만드는 것이 좋다.
위와 같은 광반도체 장치는 발광소자 또는 수광소자로서 사용할 수도 있다.순방향 전압이 가해지면, 광반도체 장치는 발광소자로서 기능하고, 반대로 역방향 전압이 가해지면 수광소자로서 기능한다.
본 발명의 다른 태양에 따르면, (a) 제 1 도전성을 갖는 높게 도핑된 제 2 반도체 층을 제 1 반도체 층에 형성하는 단계; (b) 제 1 도전성을 갖는 제 3 반도체 층을 상기 제 2 반도체 층에 형성하는 단계; (c) 소자 형성영역을 이루는 소자격리 영역을 형성하는 단계; (d) 상기 제 3 반도체 층의 상부 표면에서 시작하여 제 2 반도체 층의 상부 표면까지 이르는 깊이를 갖는 접속영역을 형성하는 단계; (e) 상기 제 3 반도체 장치의 상부 표면에서 시작하여 제 2 반도체 층의 상부 표면까지 이르는 리세스를 소자 형성영역에 만드는 단계; (f) 하나 이상의 양자우물 층과 이 양자우물 층에 형성되는 접촉영역 및 제 2 도전성을 갖는 다층구조를 리세스에 형성하는 단계; (g) 상기 접속영역과 전기적으로 접속되는 제 1 전극을 이 접속영역에 형성하는 단계; (h) 상기 접촉영역과 전기적으로 접속되는 제 2 전극을 이 접촉영역에 형성하는 단계; 및 다음의 (i),(j) 및 (k) 단계: (i) 제 1 반도체 층과는 다른 굴절율을 갖는 제 1 절연층을 제 1, 2 반도체 층 사이에 형성하는 단계, 소자격리 영역은 제 3 반도체 층의 상부 표면에서 시작하여 제 1 반도체 층의 상부 표면까지 이르는 깊이를 가지며; (j) 리세스의 내부 측벽을 덮는 제 2 절연층을 형성하는 단계; 및 (k) 제 3 반도체 층의 상부 표면에서 시작하여 제 1 반도체 층의 상부 표면까지 이르는 깊이를 갖는 광불투성 영역을 상기 리세스의 외측에 형성하는 단계로 이루어지는, 광반도체 장치를 제조하는 방법이 제공된다.
상기 광반도체 장치에서, 소자 격리 영역에 의해 규정되는 소자형성 영역에 있는 제 3 반도체 층에 리세스가 형성되며, 리세스의 내부 측벽을 제 2 절연층으로 덮은 다음 이 리세스에 다층구조를 형성한다. 제 1 전극은 접속영역에 형성하고 제 2 전극은 다층 구조에 형성한다. 이렇게 해서, 제 1, 2 전극을 본 발명에 따라 기판의 표면에 형성할 수 있게 된다.
상기 광반도체 장치에서, 반도체 기판과 제 2 반도체 층 사이에 제 1 절연층이 형성된다. 제 1 절연층이 적어도 양자우물 층을 갖는 다층구조 밑에 형성되기 때문에, 제 1 절연층은 반사층으로서 역할을 하며 따라서 광반도체 장치에서 전기-광 변환효율을 향상시킬 수 있는 것이다.
상기 광반도체 장치에서, 리세스 외측에 광불투성 영역이 형성된다. 이 광불투성 영역으로 인하여, 공통의 칩상에 형성된 다층구조의 측벽과 다른 소자 사이에서 광반사가 생기지 않는다. 따라서, 광불투성 영역으로 광반사효율이 개선되며, 이렇게 해서 광반도체 장치에서 전기-광 변환효율이 향상된다.
도 3a 내지 3c 에서 보는 바와 같이, 본 발명의 제 1 실시예에 따른 광반도체 장치는 발광소자 (17) 와 수광소자 (18) 을 포함하고 있다. 발광소자 (17) 와 수광소자 (18) 는 동일한 구성을 취하고 있기 때문에, 이후에는 발광소자 (17) 에 대해서만 설명하도록 한다.
발광소자 (17) 는, 제 1 반도체 층인 실리콘 기판 (1), 이 실리콘 기판 (1) 위에 형성되는 제 1 절연층으로서의 매립된 산화 실리콘 막 (2), 높게 도핑되는 N+형 매립층 (3), 상기 매립된 산화 실리콘 막 (2) 위에 형성되는 제 2 반도체 층 및, N+형 매립층 (3) 위에 형성되는 제 3 반도체 층으로서의 N 형 에피텍시얼 층 (4) 으로 이루어지는 SOI 영역을 갖는 반도체 기판을 포함하며, 상기 모든 층들과 막은 서로의 위에 적층된다. 제 1 절연층인 매립된 산화 실리콘 막 (2) 은 실리콘 기판 (1) 과 다른 굴절율을 갖도록 구성된다.
또한, 발광소자 (17) 는 사각 프레임형 소자 격리 영역 (5) 을 갖는데, 이 영역은 N 형 에피텍시얼 층 (4) 의 상부 표면에서 시작하여 매립된 산화 실리콘 막 (2) 의 상부 표면까지 이르는 깊이를 갖는다. 상기 소자 격리 영역 (5) 의 내부는 소자 형성 영역 (참조번호가 부여되어 있지 않음) 이 된다. 이 소자 형성영역 안에는, N 형 에피텍시얼 층 (4) 의 상부 표면에서 시작하여 N+형 매립층 (3) 의 상부 표면까지 이르는 끝나는 리세스 (22) (도 3a ∼ 3c 에는 도시되어 있지 않으므로 도 4c 참고) 가 형성되어 있다. 리세스 (22) 의 내측벽은 도 3b 및 3c 에서 보는 바와 같이 제 2 절연층인 산화 실리콘 층 (6) 으로 덮여 있다.
상기 리세스 (22) 에는 다층 구조가 형성되는데, 이 다층 구조는, N+형 매립층 (3) 위에 형성되는 제 1 버퍼층인 도핑되지 않은 실리콘 에피텍시얼 층 (7) 과, Si/Si0.65Ge0.35초격자층 (8) 과, 제 2 버퍼층인 도핑되지 않은 실리콘 버퍼층 (9) 및 P+접촉층 (10) 을 포함하며, 이들 모든 층은 이 순서대로 형성된다. 여기서, Si/Si0.65Ge0.35초격자층 (8) 은 32 nm 두께의 Si 층과 6 nm 의 두께를 갖는 열 개의 Si0.65Ge0.35층을 포함하는 다양자 우물층이다.
도 3c 에서 보는 바와 같이, 발광소자 (17) 는 접속영역으로서 N+형 확산층 (14-1) 을 포함한다. 유사하게, 도 3a 에서 보는 바와 같이, 수광소자 (18) 에는 접속영역으로서 N+형 확산층 (14-2) 이 형성되어 있다. N+형 확산층 (14-1) 은 N 형 에피텍시얼 층 (4) 의 상부 표면에서 시작하여 N+형 매립층 (3) 의 상부 표면까지 이르는 깊이를 갖는다.
상기 소자격리 영역 (5) 을 완전히 둘러싸는 광불투성 영역 (11) 이 형성되는데, 다시 말해 이 광불투성 영역은 발광소자 (17) 와 수광소자 (18) 사이에 위치한다. 광불투성 영역 (11) 은 N 형 에피텍시얼 층 (4) 의 상부 표면에서 시작하여 매립된 산화 실리콘 층 (2) 의 상부 표면까지 이르는 깊이를 갖는다. 이 실시예에서, 광불투성 영역 (11) 은 소자 격리 영역 (5) 과 유사하게 사각 프레임형으로 되어 있다.
광반도체 장치의 상부 표면은 제 3 절연층인 산화 실리콘 막 (12) 으로 덮힌다. 제 1 전극 (13-1a, 13-1b) 은 산화 실리콘 층 (12) 을 통하여 N+형 확산층 (14-1, 14-2) 에 각각 전기접속되어 형성된다. 제 2 전극 (13-2a, 13-2b) 은 산화 실리콘 층 (12) 을 통하여 P+형 접촉층 (10) 에 전기접속되어 형성된다.
전술한 바와 같이, 수광소자 (18) 는 발광소자 (17) 와 같은 구성을 가지며 광불투성 영역 (11) 에 의해 광학적으로 절연되어 있다. 제 1 전극 (13-1a) 의 전압 베이스에서 측정했을 때 파지티브 전압이 제 2 전극 (13-2a) 에 가해지면 발광소자 (17) 는 빛을 발하게 된다. 유사하게, 제 1 전극 (13-1b) 의 전압 베이스에서 측정했을 때 네거티브 전압이 제 2 전극 (13-2b) 에 가해지면 수광소자 (18) 는 빛을 흡수하게 된다.
지금부터, 도 4a 내지 4e 을 참조하여 상기 본 발명의 광반도체 장치의 제조방법을 설명하도록 한다.
먼저, 도 4a 에서 보는 바와 같이, 지지기판으로서 실리콘 기판 (1) 을 사용하여 상기 매립된 산화 실리콘 막 (2) 을 포함하는 SOI 기판을 예컨데 클래딩 기술을 이용해 형성한다. 매립된 산화 실리콘 막 (2) 상에 형성된 SOI 층 (19) 은 1.5㎛ 의 두께를 가지며, 매립된 산화 실리콘 막은 0.2㎛ 의 두께를 갖는다.
다음에, 비소 (As) 를 약 5 × 1015cm-2의 도스(dose) 로 SOI 층 (19) 에 주입하여, SOI 층 (19) 을 N+형 매립층 (3) 으로 만든다. 이어서, 실리콘 에피텍시얼 성장으로 N+형 매립층 (3) 상에 두께 3㎛ 의 N형 에피텍시얼 층 (4) 을 형성한다. 다음에, 실리콘 기판 (1) 을 에칭시켜, N 형 에피텍시얼 층 (4) 의 상부 표면에서 시작하여 매립된 산화 실리콘 막 (2) 의 상부 표면까지 이르는 깊이를 갖는 트렌치 (trench) 을 형성한다. 이어서, 도 4b 에서 보는 바와 같이, 상기 트렌치를 예컨데 산화 실리콘으로 채워 사각 프레임형 소자격리 영역 (5) 을 형성한다. 다음에, 도 3c 에서 보는 바와 같이, 인 (P) 을 약 5 × 1015cm-2의 도스(dose) 로 N 형 에피텍시얼 층 (4) 에 주입하고 이어서 풀림을 하여, N 형 에피텍시얼 층 (4) 의 상부 표면에서 시작하여 N+형 매립층 (3) 의 상부 표면까지 이르는 깊이를 갖는 N+형 확산층 (14-1, 14-2) 을 형성한다 (층 (14-2) 은 도 3a 에 도시되어 있음). 후술하겠지만, N 영역을 위한 전극은 N+형 확산층 (14-1, 14-2) 상에 형성된다.
다음에, 도 4c 에서 보는 바와 같이, 결과물의 표면위에 산화 실리콘 막 (20) 을 성장시켜 형성하고, 발광소자 (17) 및 수광소자 (18) 의 형상에 대응하는 두 개의 사각형이 상기 산화 실리콘 막 (20) 에서 열리도록 패턴화시킨다. 이어서, 패턴화된 산화 실리콘 막 (20) 을 마스크로서 사용하여 실리콘 에칭을 하여, N+형 매립층 (3) 의 상부 표면까지 이르는 깊이를 갖는 리세스 (22) 를 만든다.
다음에, 도 4d 에서 보는 바와 같이, 결과물의 전체를 산화 실리콘 막으로 덮고 이 산화 실리콘 막을 에칭하여 리세스 (22) 의 내부 측벽을 덮는 산화 실리콘 층 (6) 을 만든다. 이어서, 불순물을 도핑시키지 않고 도핑되지 않은 실리콘 버퍼층 (7) 을 에피텍시얼 성장으로 리세스 (22) 에 형성한다. 도핑되지 않은 실리콘 층 (7) 은 1㎛ 의 두께를 갖는다. 다음에, 32 nm 의 두께를 갖는 실리콘 층을 700℃에서 800 Pa 에서 성장시키고 6 nm 의 두께를 갖는 여섯 개의 Si0.65Ge0.35층을 625℃에서 성장시켜, 도핑되지 않은 실리콘 층 (7) 에 Si0.65Ge0.35양자우물 층 (8) 을 형성한다. 다음에, 도핑되지 않은 실리콘 버퍼층 (9) 을 양자우물 층 (8) 에 1㎛ 의 두께로 성장시키고, 도핑되지 않은 실리콘 버퍼층 (9) 에 P+형 접촉층 (10) 을 형성한다. 붕소 (B) 를 약 1× 1020cm-3의 도스로 P+형 접촉층 (10) 에 주입한다. 이렇게 해서, p-i-n 과 유사한 구조를 갖는 다이오드가 이루어진다.
도 4e 에서 보는 바와 같이, 결과물의 상부 표면에서 에칭되지 되지 않은 상태로 남아 있는 산화 실리콘 막 (20a) 및 산화 실리콘 막 (6) 의 일부를 제거한 다음에, 결과물의 위 전체에 산화 실리콘 막 (21) 을 새로히 형성한다. 다음에, 프레임형 개구 영역이 소자격리 영역 외측에 형성되도록 결과물을 패턴화시키고, 이어서 실리콘 에칭을 하여, N 형 에피텍시얼 층 (4) 의 상부 표면에서 시작하여 매립된 산화 실리콘 막 (2) 의 상부 표면까지 이르는 깊이를 갖는 트렌치를 만든다. 다음에, 결과물의 위 전체에 텅스텐 막을 형성하고 에칭을 하여, 광불투성 영역 (11) 을 만든다. 도 3a 에서 보는 바와 같이, 상기 광불투성 영역 (11) 은 소자 격리 영역 (5) 을 둘러싸는 프레임형 영역이다.
산화 실리콘 막 (21) 을 모두 제거한 후에, 산화 실리콘 막 (12) (도 3b 및 3c 참고) 을 0.20㎛ 내지 0.25㎛ 의 두께로 결과물 위에 형성한다.
어떤 재료로 들어가는 빛의 반사율과 투과율은 그 재료의 굴절율에 따른다. 또한, 반사율과 투과율은 그 재료의 두께에도 영향을 받는다. 먼저, 산화 실리콘 막이 형성된 실리콘 기판에 수직으로 입사하는 빛의 경우를 생각해 보자. 여기서, 산화 실리콘 막과 실리콘의 굴절율은 각각 1.45 및 3.44 이다.
도 5a 에서 알 수 있는 바와 같이, 1.3㎛ 의 파장을 갖는 빛이 효율적으로 들어가는 경우는 산화 실리콘 막의 두께가 약 0.15㎛ 내지 0.30㎛ 일 때이고, 특히 1.3㎛ 의 파장을 갖는 빛이 가장 효율적으로 들어가는 경우는 산화 실리콘 막의 두께가 약 0.20㎛ 내지 0.25㎛ 일 때이다. 이것은, 이러한 범위의 두께를 갖는 산화 실리콘 막이 소자 안으로 빛을 통과시키는데 적합함을 의미하는 것이다. 이와 같은 사실은 빛이 광섬유를 통해 들어가는 수광소자에도 작용된다. 즉, 결과물을 덮는 산화 실리콘 막 (12) 의 두께는 약 0.15㎛ 내지 0.30㎛ 의 두께를 갖는 것이 바람직하며, 더욱 바람직하게는 0.20㎛ 내지 0.25㎛ 의 두께를 갖는 것이 좋다.
다음에, 빛이 실리콘에 매립된 산화 실리콘 막에 수직으로 입사하는 경우를 생각해 보자. 도 5b 에서 보는 바와 같이, 1.3㎛ 의 파장을 갖는 빛이 많이 반사하는 경우는 산화 실리콘 막의 두께가 약 0.15㎛ 내지 0.30㎛ 일 때이고, 특히 1.3㎛ 의 파장을 갖는 빛이 가장 많이 반사하는 경우는 산화 실리콘 막의 두께가 약 0.20㎛ 내지 0.25㎛ 일 때이다. 이것은, 빛이 저부의 실리콘 기판까지 도달하는 것을 막기 위해서는, 매립된 산화 실리콘 막의 두께는 위와 같은 범위의 값을 가져야함을 의미하는 것이다. 매립된 산화 실리콘 막의 두께가 0.15㎛ 내지 0.30㎛ 일 때는 하방으로 향하는 빛의 약 40% 가 반사되고, 매립된 산화 실리콘 막의 두께가 0.20㎛ 내지 0.25㎛ 일 때는 약 50% 가 반사되며, 따라서 매립된 산화 실리콘 막의 두께를 위의 범위로 한정함으로써 상방으로 향하는 빛의 양을 증가시킬 수 있는 것이다. 이와 같은 사실은 상방으로 빛을 발하는 발광소자에도 적용된다. 또한, 위와 같은 범위를 갖는 매립된 산화 실리콘 막의 두께로, 수광소자에서의 전기-광 변환효율을 향상시킬 수 있는데, 그 이유는, 수광소자 안으로는 들어가지만 전기로 변환되지 않고 수광소자를 통하여 저부의 층에 도달하는 빛이 Si/Si0.65Ge0.35초격자층 (8) 쪽으로 반사되기 때문이다. 따라서, 매립된 산화 실리콘 막 (2) 은 약 0.15㎛ 내지 0.30㎛ 의 두께를 갖는 것이 바람직하며, 더욱 바람직하게는 약 0.20㎛ 내지 0.25㎛ 의 두께를 갖는 것이 좋다.
상기 실시예에 따라, 발광소자 (17) 및 수광소자 (18) 는 면구조를 가지며, 따라서 내부 집적회로의 제조공정이 같게 되고, 결과적으로 발광 및 수광소자와 내부 집적회로를 공통의 칩상에 형성할 수 있는 것이다. 즉, Si-OEIC 형성에 대한 제조비를 줄일 수 있게 된다.
또한, 발광소자 및 수광소자를 하나의 SOI 기판상에 형성하기 때문에, 매립된 산화 실리콘 막 (2) 은 하방으로 향하는 빛을 반사시킬 수 있다. 특히, 매립된 산화 실리콘 막 (2) 의 두께가 0.20㎛ 내지 0.25㎛ 이면, 발광소자로 향하는 빛은 약 50% 반사된다. 따라서, 발광소자는 더 많은 양의 빛을 발할 수 있으므로, 전기-광 변환효율이 향상된다.
상기 실시예에서, 광불투성 영역 (11) 은 발광소자 (17) 를 둘러싸도록 형성된다. 그리하여, 발광소자 (17) 로부터 발해진 빛이 수광소자 (18) 쪽으로 직접 퍼지는 것이 방지되어, 노이즈 감소의 효과를 얻을 수 있는 것이다.
이하, 제 2 실시예에 따른 광반도체 장치를 도 6a 내지 6c 를 참고로 설명하도록 한다.
이 실시예에서 광불투성 영역 (11) 은 발광소자 (17) 와 수광소자 (18) 를 위한 소자형성 영역들 사이에 위치하며, 광불투성 영역 (11a) 은 발광소자 (17) 를 위한 소자형성 영역의 외측에 배치되어 제 1 전극 (13-1a) 을 N+형 매립층 (3) 에 접속시키는 접속영역으로서의 역할도 한다. 이렇게 해서, 제 2 실시예에서는 제 1 실시예의 접속영역 (14-1) 과 같은 접속영역이 없다.
수광소자 (18) 에 대해서는, N+형 확산층 (12) 을 만들지 않고 제 1 전극 (13-1b) 을 광불투성 영역 (11a) 에 형성할 수 있다.
제 2 실시예에서 발광소자 (17) 가 제 1 실시예의 발광소자 (17) 보다 큰 면적을 갖기 때문에, 제 2 실시예의 발광부재 (17) 는 큰 용량을 갖게되는데 이는 고속 응답면에서 불리하다. 그러나, 제 2 실시예는 제 1 실시예와는 달리, N+형 확산층 (14-1, 14-2) 을 형성할 필요가 없어, 제조시간을 단축할 수 있는 이점이 있다. 또한, 접속 영역으로서의 역할도 하는 광불투성 영역 (11a) 은 N+형 확산층 (14-1) 보다 작은 저항을 갖는다.
상기 제 1, 2 실시예에서, 당기술 분야에 관련된 사람들은 요소의 전도성과 가해진 전압의 극성은 전술한 경우와는 반대가 될 수 있음을 쉽게 알 수 있을 것이다.
상기 제 1, 2 실시예에서 제 1 절연층인 매립된 산화 실리콘 막 (2) 이 제 1 반도체 층인 실리콘 기판 (1) 위의 전체에 형성되지만, 매립된 산화 실리콘 막 (2) 이 Si/Si0.65Ge0.35초격자층 (8) 을 포함하는 다층구조 밑에 형성된다면, 상기 매립된 산화 실리콘 막 (2) 은 실리콘 기판 (1) 위에 부분적으로 형성할 수도 있음을 알아야 한다.
금속이 고융점을 갖지 않는다면, 광불투성 영역 (11, 11a) 은 텅스텐 이외의 다른 금속으로도 형성할 수 있다.
또한, 제 1, 2 및 3 반도체 층인 실리콘 기판 (1) 과 N+형 매립층 (3) 및 N 형 에피텍시얼 층 (4) 은 단결정 실리콘으로 만들 수도 있다.
이하, 제 1, 2 실시예의 변형예를 설명하도록 한다.
도 7 은 제 1 실시예의 변형예에 따른 광반도체 장치의 단면도이다. 도시된 광반도체 장치는 제 1 실시예의 것과 거의 같지만, 제 2 절연층인 산화 실리콘 막 (6) 과 광불투성 영역 (11, 11a) 이 형성되어 있지 않다는 점이 다르다. 그러나, 도 7 에 도시된 광반도체 장치는 매립된 산화 실리콘 막 (2) 을 포함하도록 구성된다.
실리콘 기판 (1) 과 N+형 매립층 (3) 사이에 놓이는 제 1 절연층인 매립된 산화 실리콘 막 (2) 이 반사층으로서 기능을 하며, 따라서 발광소자 (17) 에서 전기-광 변환효율이 향상된다.
도 7 에 도시된 광반도체 장치는 제 2 절연막으로서 산화 실리콘 막 (6) 또는 광불투성 영역 (11, 11a) 을 추가로 포함한다.
도 8 은 제 1 실시예의 제 2 변형예에 따른 광반도체 장치의 단면도이다. 도시된 광반도체 장치는 제 1 실시예의 것과 거의 동일하지만, 제 1 절연층인 매립된 산화 실리콘 막 (2) 과 광불투성 영역 (11, 11a) 이 형성되어 있지 않다는 점이 다르다. 그러나, 도 8 에 도시된 광반도체 장치는 산화 실리콘 막 (6) 을 포함하도록 구성된다.
다층구조가, 내측벽이 산화 실리콘 막 (6) 으로 덮히는 리세스안에 형성되기 때문에, 제 1, 2 전극은 모두 광반도체 장치의 표면에 형성될 수 있는데, 다시말해 면구조 광반도체 장치를 얻을 수 있다.
도 8 에 도시된 광반도체 장치는 광불투성 영역 (11, 11a) 을 추가로 포함할 수도 있다.
도 9 는 제 1 실시예의 제 3 변형예에 따른 광반도체 장치의 단면도이다. 도시된 광반도체 장치는 제 1 실시예의 것과 거의 동일하지만, 제 1 절연층인 매립된 산화 실리콘 막 (2) 과 제 2 절연층인 산화 실리콘 막 (6) 은 형성되어 있지 않다는 점이 다르다. 그러나, 도 9 에 도시된 광반도체 장치는 광불투성 영역 (11, 11a) 을 포함하도록 구성된다.
광불투성 영역 (11, 11a) 으로 인하여, 공통의 칩상에 형성된 다층구조의 측벽과 다른 소자간에 광반사가 생기지 않는다. 따라서, 광불투성 영역 (11, 11a) 은 더 큰 반사효율을 제공하게 되며, 발광소자 (17) 에서의 전기-광 변환효율이 향상된다.
바람직한 실시예들을 참고로 설명한 이상과 같은 본 발명은 많은 이점을 지니고 있다.
먼저, SOI 을 포함하는 반도체 기판에 양자우물 층을 활성층으로 하는 면구조의 광반도체 장치를 실현할 수 있어, 쉽게 집적이 가능한 OEIC 을 얻을 수 있으며, 발광소자에서의 전기-광 변환효율 및 수광소자에서의 광-전기 변환효율이 향상된다. 이는, SOI 영역에 위치하는 제 1 절연층의 두께를 양자우물 층과 관련한 파장을 갖는 빛에 대하여 제 2 반도체 층에 대한 반사율에 따라 결정함으로써 광반사율을 크게할 수 있기 때문이다.
두 번째는, 텅스텐과 같은 고융점 금속으로 채워지는 광불투성 영역을 발광소자의 외부 또는 내부에 형성함으로써 수광소자에 대한 노이즈를 줄일 수 있다. 이는, 발광소자로부터 발해진 빛이 광불투성 영역으로 흡수되어 수광소자에 도달할 수 없기 때문이다.
Claims (16)
- (a) 제 1 반도체 층 (1); (b) 상기 제 1 반도체 층 (1) 에 높게 도핑되는 제 2 반도체 층 (3); (c) 소자 형성 영역을 이루는 소자격리 영역 (5); (d) 하나 이상의 양자 우물층 (8) 과 이 양자 우물층 (8) 에 형성된 접촉층 (10) 을 갖는 다층구조; (e) 상기 제 2 반도체 층 (3) 에 형성되는 제 1 전극 (13-1a, 13-1b); 및 (f) 상기 접촉층 (10) 에 전기접속되어 형성되는 제 2 전극 (13-2a, 13-2b) 을 갖는 광반도체 장치에 있어서,(g) 상기 제 2 반도체 층 (3) 에 형성되어 제 1 도전성을 갖는 제 3 반도체 층 (4);(h) 상기 제 3 반도체 층 (4) 의 상부표면에서 시작하여 제 2 반도체 층 (3) 의 상부 표면까지 이르는 깊이를 갖는 접속영역 (14-1, 14-2) 을 포함하고,상기 소자형성 영역에는, 제 3 반도체 층 (4) 의 상부 표면에서 시작하여 제 2 반도체 층 (3) 의 상부 표면까지 이르는 리세스 (22) 가 형성되고, 또한(i) 제 1 반도체 층 (1) 과는 다른 굴절율을 가지며, 제 1, 2 반도체 층 (1, 3) 사이에 형성되는 제 1 절연층 (2);(j) 상기 리세스 (22) 의 내부 측벽을 덮는 제 2 절연층 (6); 및(k) 상기 리세스 (22) 의 외측에 형성되며, 제 3 반도체 층 (4) 의 상부 표면에서 시작하여 제 1 절연층 (2) 의 상부 표면까지 이르는 깊이를 갖는 광불투성 영역 (11, 11a) 중 하나 이상을 더 포함하고,상기 소자격리 영역 (5) 은 제 3 반도체 층 (4) 의 상부 표면에서 시작하여 제 1 절연층 (2) 의 상부 표면까지 이르는 깊이를 가지며,제 1 전극 (13-1a, 13-1b) 은 상기 접속영역 (10) 에 전기접속되어 형성되며,상기 다층 구조는 상기 리세스 (22) 안에 형성되는 것을 특징으로 하는 광반도체 장치.
- 제 1 항에 있어서, 상기 제 1 절연층 (2) 의 두께는, 상기 양자우물 층 (8) 과 관련한 파장을 갖는 빛에 대하여 제 2 반도체 층 (3) 에 대한 반사율에 따라 결정되는 것을 특징으로 하는 광반도체 장치.
- 제 1 항에 있어서, 상기 제 1 절연층 (2) 은 0.20㎛ 내지 0.25㎛ 의 두께를 갖는 것을 특징으로 하는 광반도체 장치.
- 제 1 항에 있어서, 상기 제 1 절연층 (2) 은 적어도 상기 다층구조 밑에 형성되는 것을 특징으로 하는 광반도체 장치.
- 제 1 항 내지 4 항들중 어느 한 항에 있어서, 상기 광불투성 영역 (11, 11a) 은 소자 형성 영역의 외측에 형성되는 것을 특징으로 하는 광반도체 장치.
- 제 1 항 내지 4 항들중 어느 한 항에 있어서, 상기 광불투성 영역 (11, 11a) 은 소자 형성 영역의 내부에 형성되는 것을 특징으로 하는 광반도체 장치.
- 제 6 항에 있어서, 상기 광불투성 영역 (11, 11a) 은 금속으로 만들어져 접속영역으로서 기능하며, 이러한 경우 상기 접속영역 (14-1, 14-2) 은 형성되지 않는 것을 특징으로 하는 광반도체 장치.
- 제 1 항 내지 4 항들중 어느 한 항에 있어서, 상기 광반도체 장치는 결과물을 덮는 제 3 절연층 (12) 을 더 포함하며, 제 1, 2 전극 (13-1a, 13-1b, 13-2a, 13-2b) 은 제 3 절연층 (12) 을 통과해 외부로 나오는 것을 특징으로 하는 광반도체 장치.
- 제 8 항에 있어서, 상기 제 3 절연층 (12) 은 0.20㎛ 내지 0.25㎛ 의 두께를 갖는 것을 특징으로 하는 광반도체 장치.
- (a) 제 1 도전성을 갖는 높게 도핑된 제 2 반도체 층 (3) 을 제 1 반도체 층(1) 에 형성하는 단계;(b) 제 1 도전성을 갖는 제 3 반도체 층 (4) 을 상기 제 2 반도체 층 (3) 에 형성하는 단계;(c) 소자 형성영역을 이루는 소자격리 영역 (5) 을 형성하는 단계;(d) 상기 제 3 반도체 층 (4) 의 상부 표면에서 시작하여 제 2 반도체 층 (3) 의 상부 표면까지 이르는 깊이를 갖는 접속영역 (14-1, 14-2) 을 형성하는 단계;(e) 상기 제 3 반도체 층 (4) 의 상부 표면에서 시작하여 제 2 반도체 층 (3) 의 상부 표면까지 이르는 리세스 (22) 를 상기 소자 형성영역에 만드는 단계; (f) 하나 이상의 양자우물 층 (8) 과 이 양자우물 층 (8) 에 형성되는 접촉영역 (10) 및 제 2 도전성을 갖는 다층구조를 상기 리세스 (22) 에 형성하는 단계;(g) 상기 접속영역(10) 과 전기적으로 접속되는 제 1 전극 (13-1a, 13-1b) 을 이 접속영역에 형성하는 단계;(h) 상기 접촉영역 (10) 과 전기적으로 접속되는 제 2 전극 (13-2a,13-2b) 을 이 접촉영역에 형성하는 단계를 포함하며, 또한(i) 제 1 반도체 층 (1) 과는 다른 굴절율을 갖는 제 1 절연층 (2) 을 제 1, 2 반도체 층 (1, 3) 사이에 형성하는 단계, 상기 소자격리 영역 (5) 은 제 3 반도체 층 (4) 의 상부 표면에서 시작하여 제 1 절연층 (2) 의 상부 표면까지 이르는 깊이를 가지며;(j) 리세스 (22) 의 내부 측벽을 덮는 제 2 절연층 (6) 을 형성하는 단계; 및(k) 제 3 반도체 층 (4) 의 상부 표면에서 시작하여 제 1 반도체 층 (1) 의 상부 표면까지 이르는 깊이를 갖는 광불투성 영역 (11, 11a) 을 상기 리세스 (22) 의 외측에 형성하는 단계 중 하나 이상을 더 포함하는 것을 특징으로 하는 광반도체 제조방법.
- 제 10 항에 있어서, 결과물을 제 3 절연층 (12) 으로 덮는 단계를 더 포함하고, 상기 제 1, 2 전극 (13-1a, 13-1b, 13-2a, 13-2b) 은 제 3 절연층 (12) 을 통과해 외부로 나오는 것을 특징으로 하는 방법.
- 제 10 항 또는 11 항에 있어서, 상기 제 3 절연층 (12) 은 0.20㎛ 내지 0.25㎛ 의 두께를 갖는 것을 특징으로 하는 방법.
- 제 10 항 또는 11 항에 있어서, 상기 제 1 절연층 (2) 은, 상기 양자우물 층 (8) 과 관련한 파장을 갖는 빛에 대하여 제 2 반도체 층 (3) 에 대한 반사율에 따라 결정되는 두께를 갖도록 형성되는 것을 특징으로 하는 방법.
- 제 10 항 또는 11 항에 있어서, 상기 제 1 절연층 (2) 은 적어도 상기 다층구조 밑에 형성되는 것을 특징으로 하는 방법.
- 제 10 항 또는 11 항에 있어서, 상기 광불투성 영역 (11, 11a) 은 소자 형성 영역의 외측에 형성되는 것을 특징으로 하는 방법.
- 제 10 항 또는 11 항에 있어서, 상기 광불투성 영역 (11, 11a) 은 소자 형성 영역의 내부에 형성되는 것을 특징으로 하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10560096A JP2817703B2 (ja) | 1996-04-25 | 1996-04-25 | 光半導体装置 |
| JP96-105600 | 1996-04-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970072509A KR970072509A (ko) | 1997-11-07 |
| KR100244048B1 true KR100244048B1 (ko) | 2000-02-01 |
Family
ID=14411999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970015690A KR100244048B1 (ko) | 1996-04-25 | 1997-04-25 | 광반도체 장치 및 그의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5793060A (ko) |
| JP (1) | JP2817703B2 (ko) |
| KR (1) | KR100244048B1 (ko) |
| DE (1) | DE19717562C2 (ko) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6458619B1 (en) | 1998-02-05 | 2002-10-01 | Integration Associates, Inc. | Process for producing an isolated planar high speed pin photodiode with improved capacitance |
| US6548878B1 (en) * | 1998-02-05 | 2003-04-15 | Integration Associates, Inc. | Method for producing a thin distributed photodiode structure |
| US6753586B1 (en) | 1998-03-09 | 2004-06-22 | Integration Associates Inc. | Distributed photodiode structure having majority dopant gradient and method for making same |
| JP2001144317A (ja) * | 1999-11-15 | 2001-05-25 | Sharp Corp | 回路内蔵型受光素子 |
| JP3717104B2 (ja) | 2000-05-30 | 2005-11-16 | シャープ株式会社 | 回路内蔵受光素子 |
| JP3722279B2 (ja) * | 2001-01-26 | 2005-11-30 | 日本電気株式会社 | 光送受信モジュール |
| JP2003017704A (ja) | 2001-06-29 | 2003-01-17 | Denso Corp | 半導体装置 |
| US7501303B2 (en) * | 2001-11-05 | 2009-03-10 | The Trustees Of Boston University | Reflective layer buried in silicon and method of fabrication |
| KR100940530B1 (ko) * | 2003-01-17 | 2010-02-10 | 삼성전자주식회사 | 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치 |
| US6730914B2 (en) * | 2002-02-05 | 2004-05-04 | E-Phocus, Inc. | Photoconductor-on-active-pixel (POAP) sensor utilizing equal-potential pixel electrodes |
| WO2003069377A2 (en) * | 2002-02-12 | 2003-08-21 | Massachusetts Institute Of Technology | Method and apparatus for characterization of devices and circuits |
| KR20040076330A (ko) * | 2003-02-25 | 2004-09-01 | 삼성전자주식회사 | 실리콘 광소자 및 이를 적용한 광신호 입출력장치 |
| US7262550B2 (en) * | 2003-04-15 | 2007-08-28 | Luminus Devices, Inc. | Light emitting diode utilizing a physical pattern |
| US20050051781A1 (en) * | 2003-09-08 | 2005-03-10 | United Epitaxy Company, Ltd. | Light emitting diode and method of making the same |
| JP4160597B2 (ja) | 2004-01-07 | 2008-10-01 | 浜松ホトニクス株式会社 | 半導体発光素子及びその製造方法 |
| US7672558B2 (en) * | 2004-01-12 | 2010-03-02 | Honeywell International, Inc. | Silicon optical device |
| US7149388B2 (en) * | 2004-03-18 | 2006-12-12 | Honeywell International, Inc. | Low loss contact structures for silicon based optical modulators and methods of manufacture |
| JP4116587B2 (ja) * | 2004-04-13 | 2008-07-09 | 浜松ホトニクス株式会社 | 半導体発光素子及びその製造方法 |
| KR100612875B1 (ko) * | 2004-11-24 | 2006-08-14 | 삼성전자주식회사 | 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치 |
| KR20060059327A (ko) * | 2004-11-27 | 2006-06-01 | 삼성전자주식회사 | 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치 |
| US20060249789A1 (en) * | 2005-04-13 | 2006-11-09 | Shrenik Deliwala | Inter-digitated silicon photodiode based optical receiver on SOI |
| US7986029B2 (en) * | 2005-11-08 | 2011-07-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual SOI structure |
| US20070101927A1 (en) * | 2005-11-10 | 2007-05-10 | Honeywell International Inc. | Silicon based optical waveguide structures and methods of manufacture |
| US7362443B2 (en) | 2005-11-17 | 2008-04-22 | Honeywell International Inc. | Optical gyro with free space resonator and method for sensing inertial rotation rate |
| KR20070093271A (ko) * | 2006-03-13 | 2007-09-18 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자 및 그 제조 방법 |
| US7463360B2 (en) * | 2006-04-18 | 2008-12-09 | Honeywell International Inc. | Optical resonator gyro with integrated external cavity beam generator |
| US7454102B2 (en) | 2006-04-26 | 2008-11-18 | Honeywell International Inc. | Optical coupling structure |
| US20070274655A1 (en) * | 2006-04-26 | 2007-11-29 | Honeywell International Inc. | Low-loss optical device structure |
| US7535576B2 (en) * | 2006-05-15 | 2009-05-19 | Honeywell International, Inc. | Integrated optical rotation sensor and method for sensing rotation rate |
| JP2012119490A (ja) * | 2010-11-30 | 2012-06-21 | Sumitomo Electric Device Innovations Inc | 半導体受光素子及びそれを有する受光装置 |
| JP5822543B2 (ja) * | 2011-06-06 | 2015-11-24 | キヤノン株式会社 | 発光素子 |
| US9395491B2 (en) | 2014-02-05 | 2016-07-19 | Aurrion, Inc. | Shielding regions for photonic integrated circuits |
| JP6534888B2 (ja) * | 2015-07-30 | 2019-06-26 | 技術研究組合光電子融合基盤技術研究所 | 面型光検出器 |
| US10243314B2 (en) * | 2015-09-18 | 2019-03-26 | Skorpios Technologies, Inc. | Semiconductor layer variation for substrate removal after bonding |
| US9991328B2 (en) | 2016-08-25 | 2018-06-05 | International Business Machines Corporation | Tunable on-chip nanosheet resistor |
| JP6329287B2 (ja) * | 2017-03-02 | 2018-05-23 | 京セラ株式会社 | 受発光素子 |
| JP7138149B2 (ja) * | 2020-11-11 | 2022-09-15 | 浜松ホトニクス株式会社 | 受光装置、及び受光装置の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4488163A (en) * | 1981-01-19 | 1984-12-11 | Westinghouse Electric Corp. | Highly isolated photodetectors |
| JPS60233851A (ja) * | 1984-04-17 | 1985-11-20 | Olympus Optical Co Ltd | 固体イメ−ジセンサ |
| JPS6266668A (ja) * | 1985-09-19 | 1987-03-26 | Seiko Epson Corp | 光電子集積回路 |
| DE3709302C2 (de) * | 1987-03-20 | 1998-07-02 | Daimler Benz Ag | Monolithisch integrierte Senderanordnung sowie Verfahren zu ihrer Herstellung |
| US4866291A (en) * | 1987-06-30 | 1989-09-12 | Canon Kabushiki Kaisha | Photosensor with charge storage unit and switch unit formed on a single-crystal semiconductor film |
| US5814841A (en) * | 1988-03-18 | 1998-09-29 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting array |
| US4933302A (en) * | 1989-04-19 | 1990-06-12 | International Business Machines Corporation | Formation of laser mirror facets and integration of optoelectronics |
| JP3371007B2 (ja) * | 1993-03-17 | 2003-01-27 | 三菱電機株式会社 | 手続きコマンド方式 |
| US5537433A (en) * | 1993-07-22 | 1996-07-16 | Sharp Kabushiki Kaisha | Semiconductor light emitter |
| JP2985691B2 (ja) * | 1994-03-23 | 1999-12-06 | 株式会社デンソー | 半導体装置 |
| US5747860A (en) * | 1995-03-13 | 1998-05-05 | Nec Corporation | Method and apparatus for fabricating semiconductor device with photodiode |
-
1996
- 1996-04-25 JP JP10560096A patent/JP2817703B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-21 US US08/840,975 patent/US5793060A/en not_active Expired - Fee Related
- 1997-04-25 DE DE19717562A patent/DE19717562C2/de not_active Expired - Fee Related
- 1997-04-25 KR KR1019970015690A patent/KR100244048B1/ko not_active IP Right Cessation
-
1998
- 1998-04-28 US US09/067,619 patent/US5994154A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2817703B2 (ja) | 1998-10-30 |
| DE19717562C2 (de) | 2002-09-05 |
| US5994154A (en) | 1999-11-30 |
| DE19717562A1 (de) | 1997-11-06 |
| KR970072509A (ko) | 1997-11-07 |
| JPH09293893A (ja) | 1997-11-11 |
| US5793060A (en) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244048B1 (ko) | 광반도체 장치 및 그의 제조방법 | |
| US11728624B2 (en) | Tensile strained semiconductor photon emission and detection devices and integrated photonics system | |
| KR100615916B1 (ko) | 실리콘 온 인슐레이터(ｓｏｉ) 트랜치 광다이오드 및 그제조 방법 | |
| US5629534A (en) | Semiconductor device | |
| US8872294B2 (en) | Method and apparatus for reducing signal loss in a photo detector | |
| KR100809413B1 (ko) | 광검출기를 구비한 수직 공진 표면방출레이저 및 그제조방법 | |
| KR100460404B1 (ko) | 회로내장 감광 장치 | |
| KR20050093785A (ko) | 반도체 장치와 그 제조 방법 및 표면 조명 광검출기와 그제조 방법 | |
| EP0663699B1 (en) | Manufacturing method of an opto-electric semiconductor device | |
| CN111668324A (zh) | 一种集成光栅反射结构的光探测器 | |
| US6008506A (en) | SOI optical semiconductor device | |
| EP1204148A2 (en) | Planar resonant cavity enhanced photodetector | |
| JPH08125225A (ja) | 半導体装置 | |
| JPH07231113A (ja) | 半導体装置およびその製造方法 | |
| CN100433341C (zh) | 半导体光接收器件 | |
| US6002142A (en) | Integrated optoelectronic structures incorporating P-type and N-type layer disordered regions | |
| CN118281021B (zh) | 一种基于硅锗多雪崩层的锗系SPADs传感器及其制备方法 | |
| KR100688584B1 (ko) | 시모스 이미지 센서 및 그 센서의 제조방법 | |
| KR100276082B1 (ko) | 단일 전원으로 동작하는 양방향 광소자의구조 및 그 제조방법 | |
| JPH0715027A (ja) | 半導体装置 | |
| JPS6338269A (ja) | 端面型フオトダイオ−ド | |
| JPH0669489A (ja) | 光電集積回路 | |
| JPH05226683A (ja) | 導波光受光素子及びその製造方法 | |
| JPH02220473A (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20021107 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |