JP3914954B1 - 発光装置およびその製造方法 - Google Patents

発光装置およびその製造方法 Download PDF

Info

Publication number
JP3914954B1
JP3914954B1 JP2006144613A JP2006144613A JP3914954B1 JP 3914954 B1 JP3914954 B1 JP 3914954B1 JP 2006144613 A JP2006144613 A JP 2006144613A JP 2006144613 A JP2006144613 A JP 2006144613A JP 3914954 B1 JP3914954 B1 JP 3914954B1
Authority
JP
Japan
Prior art keywords
conductive foil
hole
light emitting
conductive
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006144613A
Other languages
English (en)
Other versions
JP2007317803A (ja
Inventor
悟郎 成田
Original Assignee
株式会社エレメント電子
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社エレメント電子 filed Critical 株式会社エレメント電子
Priority to JP2006144613A priority Critical patent/JP3914954B1/ja
Priority to TW096101386A priority patent/TWI350011B/zh
Priority to KR1020070009355A priority patent/KR100785554B1/ko
Priority to CNB2007100061344A priority patent/CN100479213C/zh
Application granted granted Critical
Publication of JP3914954B1 publication Critical patent/JP3914954B1/ja
Priority to US11/802,562 priority patent/US20070278483A1/en
Publication of JP2007317803A publication Critical patent/JP2007317803A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】 従来の発光装置ではリフレクタを別に設けるので、構造上も製造上も複雑である問題点がある。
【解決手段】 本発明の発光装置では、絶縁基板10の1主面に設けた厚い第1の導電箔11と、反対主面に設けた薄い第2の導電箔12と、第1の導電箔11に設けたハーフエッチング孔25と、発光素子31と、第1の導電箔11と第2の導電箔12とを接続するスルーホール電極21a、21b、21c、21d、21e、21fと、導電性金属層23a、23b、23cと、金属細線30と、透明保護樹脂32から構成され、発光素子31の発光をハーフエッチング孔25の湾曲面26に設けた導電性金属層23bで反射し、導電金属層23a、23cには金属細線30がボンディングされていることを特徴とする。
【選択図】 図1

Description

本発明は、厚い導電箔にハーフエッチング孔を形成してその側面にボンディング用の導電性金属層を形成して反射面としても利用する発光装置およびその製造方法に関する。
図6に発光素子から発せられる光をベース基板内に吸収されるのを防止し、発光損失を抑えて全体の輝度の向上を図る発光装置が示されている。
この発光装置は発光素子100、ベース基板200、基板電極300、接続電極部400、光反射部500、孔部600およびメッキ層700から構成される。発光素子100は三族窒化物系化合物半導体発光素子である。ベース基板200はポリイミド、ガラスエポキシあるいはBTレジン等の樹脂で形成された絶縁性の基板であり、当該表面から裏面にかけて形成される銅箔膜からなる一対の基板電極部300と、発光素子100の載置面と反対側の面に形成される銅箔膜からなる光反射部500と、一対の基板電極部300が対向する絶縁部をベース基板200の厚み方向に開設した孔部600と、この孔部600から露出する光反射部500の露出面と孔部600の内周面とに形成される金または銀によるメッキ層700で作られている。また、ベース基板200の裏面に設けられ、基板電極部300と導通する導電膜からなる電極は、マザーボード等の装置基板に実装する接続電極部400である。
特開2005−175387号公報
しかしながら、上述した発光装置では、以下のような問題点がある。
実装した発光素子の裏面に対応させてベース基板に孔部を形成し、発光素子の下方から発せられる光を上方に反射しているので、放熱性が悪く、長時間の使用に耐え難い問題点がある。
また、ベース基板の厚み方向に切削して孔部を形成しているので、孔部が発光素子で覆われて光反射量の向上が困難であった。
更に、発光素子の輝度向上のために、ベース基板にエッチングをして凹部を形成する工程と、発光素子の載置面と反対側の面あるいは孔部の内周面に光反射部を形成する工程とを必要とするため、製造工程が複雑となる問題点もあった。
本発明はかかる問題点に鑑みてなされ、絶縁基板の1主面に設けた厚い第1の導電箔と、
前記絶縁基板の反対主面に設けられ前記第1の導電箔より薄い第2の導電箔と、
前記第1の導電箔の主面から化学エッチングにより形成し且つ底面を前記第1の導電箔の中間に設けたハーフエッチング孔と、
該ハーフエッチング孔の底面に固着された前記発光素子と、
前記第1の導電箔と前記第2の導電箔とを前記絶縁基板を貫通するスルーホールを介して電気的に接続するスルーホール電極と、
前記ハーフエッチング孔の湾曲した側面及び前記スルーホール電極表面に設けられたボンディング可能な導電性金属層と、
前記発光素子の電極と前記スルーホール電極表面の前記導電性金属層とを接続する金属細線とを備え、
前記エッチング孔の側面に設けた前記導電性金属層を前記発光素子の反射面として用いることを特徴とする。
また、本発明の製造方法では、1主面には厚い第1の導電箔が貼着され、反対主面には該第1の導電箔より薄い第2の導電箔が貼着された絶縁基板を準備する工程と、
前記絶縁基板、前記第1の導電箔及び第2の導電箔を貫通するスルーホールを予定の位置に形成する工程と、
前記スルーホールをスルーホールメッキにより前記第1の導電箔と第2の導電箔を電気的に接続するスルーホール電極を形成する工程と、
前記第1の導電箔をエッチングして各発光素子が載置されるセルのパターンを多数個形成する工程と、
前記各セルの前記第1の導電箔を表面からハーフエッチングして湾曲した側面を有するハーフエッチング孔を形成する工程と、
前記ハーフエッチング孔及び前記スルーホール電極表面に選択的にボンディング可能な導電性金属層をメッキにより付着する工程と、
各セルの前記ハーフエッチング孔の底面に前記発光素子を固着する工程と、
前記発光素子の電極と前記導電性金属層を金属細線のボンディングにより接続する工程と、
前記発光素子及び前記金属細線を透明樹脂で被覆する工程と、
各セルごとにダイシングして個別の発光装置に分割する工程とを具備することを特徴とする。
本発明によれば、第1の導電箔を化学エッチングして設けたハーフエッチング孔に発光素子を実装することが可能であり、放熱性を大幅に向上できる。
また、ハーフエッチング孔の側面の凹面状湾曲面にボンディングで用いる導電性金属層を形成することにより、リフレクタとして利用できる。湾曲面の傾斜角は第1の導電箔の厚みや化学エッチングの条件で適宜選択することが可能である。
更に、本発明によれば、発光素子の厚さに合わせて第1の導電箔の厚みを選択でき、発光素子をハーフエッチング孔に納めることができ、側面に設けた導電性金属層で効率よく反射できる。
更に、本発明の製造方法によれば、第1の導電箔にハーフエッチング孔を形成する工程で同時にリフレクタとなる湾曲面を形成できるので、わざわざリフレクタを形成する工程が不要となり、製造工程を簡素化できる。
更にまた、本発明の製造方法によれば、ハーフエッチング孔の側面に付着する導電性金属層はスルーホール電極上に設けられるボンディング用の導電性金属層と兼用とすることでメッキ工程で同時に形成される。このために導電性金属層は金、銀あるいはニッケルのいずれか1つが選択され、ボンディング用としても反射用としても兼用される。これにより従来ではリフレクタ用の金属膜のメッキ工程が必要であったが、本発明では省略して工程の簡素化を実現できる。
更に、本発明の製造方法によれば、第1の導電箔の厚みを選択することでハーフエッチング孔の深さおよび湾曲面の傾斜を調整でき、発光素子の高さに合わせたハーフエッチング孔を形成することができる。このことにより、搭載する発光素子の大きさに合わせてハーフエッチング孔を設計でき、反射効率の良い湾曲面が提供できる。また、第1の導電箔の表面と発光素子の電極の表面とを揃えることで金属細線のボンディングを容易にすることが可能となる。
更に、本発明の製造方法によれば、各セルを短冊状にして行列状に多数個並べて配置することで、発光装置を大量に製造することが可能であり、しかも必ず必要であるリフレクタも第1の導電箔に作り込むことが可能となった。
まず、図1に本発明の発光装置を示す。図1(A)はその上面図であり、図1(B)はその断面図である。
本発明の発光装置は、絶縁基板10と、絶縁基板10の1主面に設けた厚い第1の導電箔11と、絶縁基板10の反対主面に設けた薄い第2の導電箔12と、第1の導電箔11に設けたハーフエッチング孔25と、発光素子31と、第1の導電箔11と第2の導電箔12とを接続するスルーホール電極21a、21b、21c、21d、21e、21fと、導電性金属層23a、23b、23cと、金属細線30と、透明保護樹脂32から構成されている。
絶縁基板10としては、ガラスエポキシ基板またはガラスポリイミド基板を用いることが好適である。第1および第2の導電箔11、12の支持基板として働く。
第1の導電箔11および第2の導電箔12は絶縁基板10の両面に接着剤で圧着して貼り付けられた銅箔である。第1の導電箔11は発光素子31の厚みより厚く、第2の導電箔12は配線として働くので第1の導電箔11よりは大分薄くなっている。
ハーフエッチング孔25は第1の導電箔11のほぼ中央付近に設けられ、化学エッチングで形成される。そのためにハーフエッチング孔25は、底面は第1の導電箔11の厚み方向の中間位置に位置し、多くの場合は半分の位置にある。ハーフエッチング孔25の大きさは収納される発光素子31よりは大きい正方形、円、楕円、あるいは多角形等の形に形成され、側面には化学エッチングで形成される凹面状の湾曲面26が形成される。
発光素子31は三族窒化物系化合物半導体発光素子である。発光素子の形状は、底面が0.15mm四方であり、高さが90μmのものを用いた。発光素子31は、接着剤33によりハーフエッチング孔25の底面に固着される。カソードを発光素子31の底面から引き出すときは接着剤33に導電ペーストを用い、カソードを発光素子31の上面から引き出すときは接着剤33に絶縁ペーストを用いると良い。
スルーホール電極21a、21b、21c、21d、21e、21fはハーフエッチング孔25の左右に設けたスルーホール20a、20bと絶縁基板10の周端にかかるように四隅近くに設けたスルーホール20c、20d、20e、20fにスルーホールメッキで形成された銅等の金属層で形成される。スルーホール電極21a、21c、20fは第1および第2の導電箔11、12とともに発光素子31のアノード側の電極を形成し、スルーホール電極21b、21d、21eは第1および第2の導電箔11、12とともに発光素子31のカソード側の電極を形成している。アノード側もカソード側の電極もそれぞれ3カ所のスルーホール電極で第1の導電箔11と第2の導電箔12とを電気的に接続している。
導電性金属層23a、23b、23cはボンディング可能な金属で形成され、ハーフエッチング孔の底面と側面とスルーホール電極21a、21b上に選択的にメッキで付着される。導電性金属層としてはボンディング可能な金、銀、ニッケルのいずれか1つを選択する。ここでは銀を用いる。ハーフエッチング孔25の底面および側面にはこの導電性金属層23bが付着され、側面の湾曲面26に付着された導電性金属層23bはリフレクタとして働く。湾曲面26は凹面なので、発光素子31からの発光を効率よくその焦点方向(上方)に反射する。
金属細線30は発光素子31表面のアノードおよびカソード電極とスルーホール電極21a、21b上の導電性金属層23a、23cとを電気的に接続する。
透明保護樹脂32は全体を覆い、発光素子31および金属細線30の保護と同時に発光素子31のレンズとして働く。
ハーフエッチング孔の形状は、上面開口の径は0.3mmであり、下面開口の径は0.16mmであり、高さは0.1mmである。ハーフエッチング孔の傾斜角度は、125度である。
第1の導電箔11には、図1(A)に示す短冊形状のパターン、中央より左方に凸状のパターンおよび凸状のパターンに対向して凹状のパターンが形成される。凹状のパターンを大きく形成することにより、ハーフエッチング孔25の周囲を広く保て、ハーフエッチング孔25の底面に固着された発光素子31の放熱性を向上することが可能になる。
次に、図2に本発明の個別のセルを示す。図2(A)はその上面図であり、図2(B)はその底面図である。
セルは絶縁基板10の上面に厚い第1の導電箔11が、下面には薄い第2の導電箔12が一体に貼り付けられている。第1の導電箔11のほぼ中央には発光素子31が載置されるハーフエッチング孔25が設けられる。このハーフエッチング孔25のすぐ左側に分離溝27を設けて第1の導電箔11を左右に分離して一方をアノード電極とし、他方をカソード電極とする。第2の導電箔12も第1の導電箔11と対応して分離溝28で左右に分離され、アノード電極とカソード電極としている。
ハーフエッチング孔25の近くの左右にスルーホール20a、20bが形成され、このスルーホール内に形成されたスルーホール電極21a、21bによりアノード電極およびカソード電極となる第1の導電箔11および第2の導電箔12が連結され電気的に接続される。また、セルの周端部には上述したスルーホール20a、20bより大きめのスルーホール20c、20d、20e、20fが形成され、このスルーホール内に形成されたスルーホール電極21c、21d、21e、21fによりセルの周端部でもアノード電極およびカソード電極となる第1の導電箔11および第2の導電箔12が連結されており、3カ所で確実にスルーホール接続されている。
本発明では、絶縁基板10の上面に発光素子31より厚い第1の導電箔11が貼着され、絶縁基板10の下面に薄い第2の導電箔12が貼着された実装基板を用意する。ハーフエッチング孔25は第1の導電箔11を表面からハーフエッチングすることにより形成されており、ハーフエッチング孔25の深さは発光素子31が収まる高さに形成している。なお、発光素子31は必ずしもハーフエッチング孔25に完全に収まる必要はない。
絶縁基板10としては、ガラスエポキシ基またはガラスポリイミド基板を用いることが好適であるが、場合によってはフッ素基板、ガラスPPO基板またはセラミック基板などを採用してもよい。また、フレキシブルシート、フィルムなどでもよい。本形態では、厚さ200μm程度のガラスエポキシ基板を採用した。
第1の導電箔11および第2の導電箔12としては、エッチング可能な金属であればよい。本形態では、銅から成る金属箔を採用した。そして、第1の導電箔11には膜厚が175μm程度の銅箔を採用した。この膜厚は、ハーフエッチング孔25の深さに対応するように決定される。最大230μm程度の膜厚の導電箔を採用することができる。従って、ハーフエッチング孔25の深さにより第1の導電箔11の厚みを選択することができる。
第2の導電箔12は、配線に必要な厚さの導電箔が用いられる。本形態では、第2の導電箔12の膜厚を18μm程度にした。配線の厚さは、実装される回路素子の電流容量などによって任意に決定することができる。
導電性金属層23a、23b、23cはハーフエッチング孔25の内面とスルーホール電極21a、21bに重ねて設けられ、ボンディング可能な金属である金、銀、ニッケルのいずれか1つが選択され、電解メッキで1〜3μmに形成される。
上述したセルは図5に示されるように大きな実装基板に行列状に並べて配置して多数個配列されて形成される。
続いて、図3および図4を参照して本発明の製造方法について説明する。
本発明の製造方法は、1主面には厚い第1の導電箔が貼着され、反対主面には第1の導電箔より薄い第2の導電箔が貼着された絶縁基板を準備する工程と、絶縁基板、第1の導電箔及び第2の導電箔を貫通するスルーホールを予定の位置に形成する工程と、スルーホールをスルーホールメッキにより第1の導電箔と第2の導電箔を電気的に接続するスルーホール電極を形成する工程と、第1の導電箔をエッチングして各発光素子が載置されるセルのパターンを多数個形成する工程と、各セルの第1の導電箔を表面からハーフエッチングして湾曲した側面を有するハーフエッチング孔を形成する工程と、ハーフエッチング孔及びスルーホール電極表面に選択的にボンディング可能な導電性金属層をメッキにより付着する工程と、各セルのハーフエッチング孔の底面に発光素子を固着する工程と、発光素子の電極と導電性金属層を金属細線のボンディングにより接続する工程と、発光素子及び金属細線を透明樹脂で被覆する工程と、各セルごとにダイシングして個別の発光装置に分割する工程とから構成される。
本発明の第1の工程は、図3(A)に示すように、1主面に発光素子より厚い銅などの第1の導電箔11を貼着し、反対主面に該第1の導電箔11より薄い銅などの第2の導電箔12を貼着したガラスエポキシ基板10を用意する。
絶縁基板10としては、ガラスエポキシ基板またはガラスポリイミド基板を用いることが好適であるが、場合によってはフッ素基板、ガラスPPO基板またはセラミック基板などを採用してもよい。また、フレキシブルシート、フィルムなどでもよい。本形態では、厚さ200μm程度のガラスエポキシ基板を採用した。
第1の導電箔11および第2の導電箔12としては、エッチングが可能な金属であればよい。本形態では、銅から成る金属箔を採用した。そして、第1の導電箔11には膜厚が175μm程度の銅箔を採用した。この膜厚は、後述するハーフエッチング孔25の深さに対応するように決定される。最大230μm程度の膜厚の導電箔を採用することができる。従って、ハーフエッチング孔25の深さを導電箔の厚みによって選択することができる。
第2の導電箔12は、配線の高さに対応した厚さの導電箔が用いられる。本形態では、第2の導電箔12の膜厚を18μm程度にした。配線の厚さは、実装される回路素子の電流容量などによって任意に決定することができる。
本発明の第2の工程は、図3(B)に示すように、絶縁基板、第1の導電箔及び第2の導電箔を貫通するスルーホールを予定の位置に形成することにある。
本工程では、スルーホール電極を形成するためのスルーホール20a、20b、20c、20d、20e、20fが、NC工作機を用いてドリル等で第1の導電箔11、第2の導電箔12および絶縁基板10を貫通して開けられる。スルーホール20a、20bは、図2(A)で示したハーフエッチング孔の左右に直径0.3mmの大きさで設けられ、またスルーホール20c、20d、20e、20fは、絶縁基板10の周端にかかるように直径0.4mmの大きさで設けられる。図3ではスルーホール20a、20b、20c、20d、20e、20fを便宜的に同一断面図に示しているが、実際の配置は図2(A)(B)に示すものである。
本発明の第3の工程は、図3(C)に示すように、スルーホールをスルーホールメッキにより前記第1の導電箔11と第2の導電箔12を電気的に接続するスルーホール電極21a、21b、21c、21d、21e、21fを形成することにある。
本工程では、全体をパラジウム溶液に浸漬して、第1の導電箔11および第2の導電箔12を電極としてスルーホール20a、20b、20c、20d、20e、20fの内壁に銅の無電解メッキおよび電解メッキにより約20μmの膜厚のスルーホール電極21a、21b、21c、21d、21e、21fを形成する。
本発明の第4の工程は、図3(D)に示すように、第1の導電箔11をエッチングして各発光素子31が載置されるセルのパターンを多数個形成することにある。
本工程では、絶縁基板10の第1の導電箔11および第2の導電箔12をレジスト層(図示せず)で被覆し、第1の導電箔11には図2(A)に示す短冊形状のパターンを露光現像し、残ったレジスト層をマスクとして第1の導電箔11のエッチングを行う。これにより、各発光素子31が載置されるセルのパターンが行列状に多数個形成される。第1の導電箔11が銅のときはエッチング溶液として塩化第2鉄を用いる。続いて、レジスト層の剥離除去を行う。各セルのパターンの形状についてはすでに図2(A)を参照して説明しているので、ここでは省略する。なお、分離溝27もこの工程で一緒に形成される。
本発明の第5の工程は、図3(E)に示すように、各セルの第1の導電箔11を表面からハーフエッチングして湾曲した側面26を有するハーフエッチング孔25を形成することにある。
本工程では、再び、絶縁基板10の第1の導電箔11および第2の導電箔12をレジスト層(図示せず)で被覆し、第1の導電箔11には図2(A)に示す円状のパターンを中央付近に露光現像し、残ったレジスト層をマスクとして第1の導電箔11の表面からハーフエッチングを行う。これにより、第1の導電箔11に湾曲した側面26を有するハーフエッチング孔25が形成される。第1の導電箔11が銅のときは同様に塩化第2鉄を用いる。続いて、レジスト層の剥離除去を行う。
本工程では、ハーフエッチング孔25の深さでエッチング条件を選択し、そのエッチング速度からエッチング時間でコントロールする。
更に、本工程の後、図4(A)に示すように、第2の導電箔12の化学エッチングも行う。再び、絶縁基板10の第1の導電箔11および第2の導電箔12をレジスト層(図示せず)で被覆し、第2の導電箔12には図2(B)に示す短冊形状のパターンおよび中央より左方に凸状のパターンを露光現像し、残ったレジスト層をマスクとして第2の導電箔12のエッチングを行い、分離溝28を形成する。これにより、セルのパターンが行列状に多数個完成される。第2の導電箔12が銅のときは同様に塩化第2鉄を用いる。続いて、レジスト槽の剥離除去を行う。なお、第2の導電箔12のセルパターンはそれぞれが接続パターン29(図2(B)参照)により電気的に接続されている。これは次工程で導電金属層をメッキする際に第2の導電箔12を共通電極として用いるためである。
本発明の第6の工程は、図4(B)に示すように、ハーフエッチング孔25及びスルーホール電極21a、21b表面に選択的にボンディング可能な導電性金属層23a、23b、23cをメッキにより付着することにある。
本工程では連結されている第2の導電箔12のセルパターンを共通電極としてそれにスルーホール電極21a、21b、21c、21d、21e、21fで電気的に接続された第1の導電箔11のセルパターンのハーフエッチング孔25およびスルーホール電極21a、21bの表面に選択的にボンディング可能な導電性金属層を電解メッキにより付着する。導電性金属層としては金、銀あるいはニッケルのいずれか1つが選択され、多くの場合銀メッキ層23a、23b、23cを設けて金属細線のボンディングを可能とする。
本発明の第7の工程は、図4(C)に示すように、各セルのハーフエッチング孔25の底面に発光素子31を固着することにある。
本工程では発光素子31のチップを絶縁性のエポキシ樹脂等の接着剤33でハーフエッチング孔25の底面に固着する。発光素子の上面にはアノードおよびカソード電極があり、底面は第1の導電箔11とは電気的に絶縁されてハーフエッチング孔25に固着される。発光素子31の固着にはチップマウンターを用いる。なお、接着剤33として導電ペーストを用いる場合は、カソードは第1の導電箔11より取り出される。
本発明の第8の工程は、図4(C)に示すように、発光素子31の電極(図示せず)と導電性金属層23a、23cを金属細線30のボンディングにより接続することにある。
本工程では金の金属細線30を用いてボンダーで電極の位置をパターン認識しながら超音波熱圧着により発光素子31の電極とスルーホール電極21a、21b上の導電性金属層23a、23cとを接続する。ハーフエッチング孔25により発光素子31の電極と導電金属層23a、23cとはほぼ同一平面に位置するので、金属細線30のボンディングは高低差がなく効率よく行える。
本発明の第9の工程は、図4(C)に示すように、発光素子31及び金属細線30を透明樹脂32で被覆することにある。
本工程では発光素子31および金属細線30を透明樹脂32で被覆して外気より保護をし、また光を取り出す凸レンズとしても働く。
本発明の第10の工程は、図5に示すように、各セルごとにダイシングして個別の発光装置に分割することにある。
本工程では絶縁基板10に行列状に配列された多数個のセルをダイシングにより個別の完成した発光装置に分離する。この際に第2の導電箔12を連結する接続パターン29(図2(B)参照)も切断されて第2の導電箔12のセルもそれぞれが電気的に分離される。
具体的には、絶縁基板10は68mm×100mmのガラスエポキシ基板を用いる。周辺には位置合わせ孔を複数個設けられ、内部には行列上に多数の短冊形状の各セルが配置される。位置合わせ孔34は前述した工程での位置決めに利用される。
本発明の発光装置の(A)上面図、(B)断面図である。 本発明に用いる実装基板の(A)上面図、(B)底面図である。 (A)〜(E)は本発明の製造方法を説明する断面図である。 (A)〜(C)は本発明の製造方法を説明する断面図である。 本発明の実装基板の上面図である。 従来の発光装置を説明する断面図である。
符号の説明
10 絶縁基板
11 第1の導電箔
12 第2の導電箔
20a、20b、20c、20d、20e、20f スルーホール
21a、21b、21c、21d、21e、21f スルーホール電極
23a、23b、23c 導電性金属層
25 ハーフエッチング孔
26 湾曲面
27、28 分離溝
29 接続パターン
30 金属細線
31 発光素子
32 透明樹脂
33 接着剤
34 位置合わせ孔

Claims (10)

  1. 絶縁基板の1主面に設けた厚い第1の導電箔と、
    前記絶縁基板の反対主面に設けられ前記第1の導電箔より薄い第2の導電箔と、
    前記第1の導電箔の主面から化学エッチングにより形成し且つ底面を前記第1の導電箔の中間に設けたハーフエッチング孔と、
    該ハーフエッチング孔の底面に固着された前記発光素子と、
    前記第1の導電箔と前記第2の導電箔とを前記絶縁基板を貫通するスルーホールを介して電気的に接続するスルーホール電極と、
    前記ハーフエッチング孔の湾曲した側面及び前記スルーホール電極表面に設けられたボンディング可能な導電性金属層と、
    前記発光素子の電極と前記スルーホール電極表面の前記導電性金属層とを接続する金属細線とを備え、
    前記エッチング孔の側面に設けた前記導電性金属層を前記発光素子の反射面として用いることを特徴とする発光装置。
  2. 前記ハーフエッチング孔の底面の長さは前記第1の導電箔表面の開口部の長さのほぼ半分とすることを特徴とする請求項1に記載の発光装置。
  3. 前記発光素子の上面と前記第1の導電箔表面をほぼ揃えることを特徴とする請求項1に記載の発光装置。
  4. 前記第1及び第2の導電箔は銅から成り、
    前記導電性金属層は金、銀、ニッケルのいずれか1つから選択されることを特徴とする請求項1に記載の発光装置。
  5. 1主面には厚い第1の導電箔が貼着され、反対主面には該第1の導電箔より薄い第2の導電箔が貼着された絶縁基板を準備する工程と、
    前記絶縁基板、前記第1の導電箔及び第2の導電箔を貫通するスルーホールを予定の位置に形成する工程と、
    前記スルーホールをスルーホールメッキにより前記第1の導電箔と第2の導電箔を電気的に接続するスルーホール電極を形成する工程と、
    前記第1の導電箔をエッチングして各発光素子が載置されるセルのパターンを多数個形成する工程と、
    前記各セルの前記第1の導電箔を表面からハーフエッチングして湾曲した側面を有するハーフエッチング孔を形成する工程と、
    前記ハーフエッチング孔及び前記スルーホール電極表面に選択的にボンディング可能な導電性金属層をメッキにより付着する工程と、
    各セルの前記ハーフエッチング孔の底面に前記発光素子を固着する工程と、
    前記発光素子の電極と前記導電性金属層を金属細線のボンディングにより接続する工程と、
    前記発光素子及び前記金属細線を透明樹脂で被覆する工程と、
    各セルごとにダイシングして個別の発光装置に分割する工程とを具備することを特徴とする発光装置の製造方法。
  6. 前記第1の導電箔及び第2の導電箔は銅で構成され、スルーホール電極は銅メッキで形成されることを特徴とする請求項5に記載の発光装置の製造方法。
  7. 各セルは短冊形状に形成され、行列状に多数個を配列されることを特徴とする請求項5に記載の発光装置の製造方法。
  8. 前記ハーフエッチング孔を形成する工程の後に、前記第2の導電箔を前記各セルに対応する短冊形状に形成する工程を具備することを特徴とする請求項5に記載の発光装置の製造方法。
  9. 前記導電性金属として金、銀、ニッケルのいずれかを用い、前記第2の導電箔を共通電極として電解メッキで付着することを特徴とする請求項5に記載の発光装置の製造方法。
  10. 前記発光素子の電極と前記導電性金属層を金属細線のボンディングにより接続する工程において、前記発光素子の電極と前記導電性金属層の表面とをほぼ揃えてボンディングを
    行うことを特徴とする請求項5に記載の発光装置の製造方法。
JP2006144613A 2006-05-24 2006-05-24 発光装置およびその製造方法 Active JP3914954B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006144613A JP3914954B1 (ja) 2006-05-24 2006-05-24 発光装置およびその製造方法
TW096101386A TWI350011B (en) 2006-05-24 2007-01-15 Light emitting device and method for making the light emitting device
KR1020070009355A KR100785554B1 (ko) 2006-05-24 2007-01-30 발광 장치 및 그 제조 방법
CNB2007100061344A CN100479213C (zh) 2006-05-24 2007-01-31 发光装置及其制造方法
US11/802,562 US20070278483A1 (en) 2006-05-24 2007-05-23 Light emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006144613A JP3914954B1 (ja) 2006-05-24 2006-05-24 発光装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP3914954B1 true JP3914954B1 (ja) 2007-05-16
JP2007317803A JP2007317803A (ja) 2007-12-06

Family

ID=38156613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006144613A Active JP3914954B1 (ja) 2006-05-24 2006-05-24 発光装置およびその製造方法

Country Status (5)

Country Link
US (1) US20070278483A1 (ja)
JP (1) JP3914954B1 (ja)
KR (1) KR100785554B1 (ja)
CN (1) CN100479213C (ja)
TW (1) TWI350011B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021420A (ja) * 2008-07-11 2010-01-28 Denka Agsp Kk 発光素子搭載用基板、発光素子パネル、発光素子パッケージおよび発光素子搭載用基板の製造方法
JP2011077275A (ja) * 2009-09-30 2011-04-14 Toppan Printing Co Ltd Ledパッケージおよびその製造方法
CN102593271A (zh) * 2011-01-14 2012-07-18 九介企业股份有限公司 发光二极管封装结构与其槽型封装导线架的形成方法
JP5590220B2 (ja) 2011-03-24 2014-09-17 株式会社村田製作所 発光素子用台座基板およびledデバイス
JP6244130B2 (ja) * 2013-07-26 2017-12-06 新光電気工業株式会社 発光素子搭載用パッケージ及び発光素子パッケージ
JP2017135326A (ja) * 2016-01-29 2017-08-03 イビデン株式会社 発光素子搭載用基板、及び、発光素子搭載用基板の製造方法
JP2018129469A (ja) * 2017-02-10 2018-08-16 イビデン株式会社 発光素子搭載用基板、及び、発光素子搭載用基板の製造方法
CN113251761B (zh) * 2021-06-08 2022-03-11 淮北市三丰肥业有限公司 一种用于功能性化肥生产的干燥包膜设备及其工作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57114293A (en) 1981-01-06 1982-07-16 Sanyo Electric Co Ltd Manufacture of light emitting diode substrate
JPH0774395A (ja) * 1993-08-31 1995-03-17 Victor Co Of Japan Ltd 発光ダイオード装置及びその製造方法
JP3127195B2 (ja) * 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
DE19549818B4 (de) * 1995-09-29 2010-03-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiter-Bauelement
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
JP4280050B2 (ja) 2002-10-07 2009-06-17 シチズン電子株式会社 白色発光装置
WO2004068596A1 (en) * 2003-01-25 2004-08-12 Nam-Young Kim Lamp module with light emitting diode
TWI239670B (en) * 2004-12-29 2005-09-11 Ind Tech Res Inst Package structure of light emitting diode and its manufacture method

Also Published As

Publication number Publication date
TW200744232A (en) 2007-12-01
KR20070113097A (ko) 2007-11-28
CN101079462A (zh) 2007-11-28
TWI350011B (en) 2011-10-01
JP2007317803A (ja) 2007-12-06
KR100785554B1 (ko) 2007-12-13
CN100479213C (zh) 2009-04-15
US20070278483A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
JP3914954B1 (ja) 発光装置およびその製造方法
JP4062358B2 (ja) Led装置
JP3956965B2 (ja) チップ部品型発光装置及びそのための配線基板
JP4910220B1 (ja) Ledモジュール装置及びその製造方法
JP4735941B2 (ja) 発光素子用の配線基板
CN104756267A (zh) 发光装置及其制造方法以及发光装置安装体
JP5447928B2 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP2012142459A (ja) 実装基板およびその製造方法
JP2005026276A (ja) 発光デバイス用基板および発光デバイス
JP5812845B2 (ja) 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
JP2005244033A (ja) 電極パッケージ及び半導体装置
JP2005286057A (ja) 回路装置およびその製造方法
JP4118320B1 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP2007013067A (ja) リフレクタ付き実装基板の製造方法
JP2020161697A (ja) 半導体発光装置
JP2009260395A (ja) 配線基板及びその製造方法
JP2010272744A (ja) Ledモジュール装置及びその製造方法
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
JP2009218625A (ja) Led装置
JP4453004B2 (ja) 発光素子搭載用の配線基板
JP2006073842A (ja) 配線基板
JP2008305834A (ja) 発光装置およびその製造方法
JP2019212649A (ja) 半導体装置用基板とその製造方法、および半導体装置
JP5672714B2 (ja) Led発光素子用リードフレームの製造方法
JP2009260394A (ja) 発光素子搭載用の配線基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070205

R150 Certificate of patent or registration of utility model

Ref document number: 3914954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250